CN111987158A - 沟槽阵列晶体管结构及其制备方法 - Google Patents
沟槽阵列晶体管结构及其制备方法 Download PDFInfo
- Publication number
- CN111987158A CN111987158A CN201910438290.0A CN201910438290A CN111987158A CN 111987158 A CN111987158 A CN 111987158A CN 201910438290 A CN201910438290 A CN 201910438290A CN 111987158 A CN111987158 A CN 111987158A
- Authority
- CN
- China
- Prior art keywords
- trench
- extension
- oxide layer
- groove
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 59
- 230000003647 oxidation Effects 0.000 claims description 34
- 238000007254 oxidation reaction Methods 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000009279 wet oxidation reaction Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- WVBBLATZSOLERT-UHFFFAOYSA-N gold tungsten Chemical compound [W].[Au] WVBBLATZSOLERT-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本公开提出一种沟槽阵列晶体管结构及其制备方法，涉及集成电路制造技术领域。沟槽阵列晶体管结构包括衬底基板、沟槽及栅极氧化层。衬底基板具有有源区，其中，所述有源区内设置源极和漏极。沟槽位于所述衬底基板内穿过所述有源区，包括底部、侧壁、第一延伸部及第二延伸部，其中，第一延伸部位于所述侧壁上部的靠近所述源极的一侧，第二延伸部位于所述侧壁上部靠近所述漏极的一侧。栅极氧化层覆盖所述沟槽的所述底部、所述侧壁、所述第一延伸部及所述第二延伸部。本公开提供的技术方案能够有效改善沟槽阵列晶体管容易产生漏电流问题。
Description
技术领域
本公开涉及集成电路制造技术领域，尤其涉及一种沟槽阵列晶体管结构及其制备方法。
背景技术
目前，晶体管被广泛应用于存储器、寄存器及集成电路中，随着各器件制造技术的发展，尺寸变得越来越小，引起晶体管短信道效应的发生。沟槽通道阵列晶体管(RCAT，recess channel array transistor)具有较小的信道长度，可减少短信道效应，近年来其被广泛使用。
但是，当沟槽通道阵列晶体管的尺寸被持续缩小时，沟槽两侧的源极与漏极的距离不断减小，容易发生栅漏交叠区的栅诱导漏极泄漏电流(GIDL，gate-induced drainleakage)，在这些泄漏电流中，集成电路中器件处于关态或者处于等待状态时，GIDL电流在泄漏电流中占主导地位，对沟槽通道阵列晶体管的可靠性影响较大。所以，沟槽通道阵列晶体管的尺寸较小容易产生漏电流是集成电路制造技术领域急需解决的问题。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开为解决上述的现有技术存在的问题，提供一种能够有效改善容易产生漏电流问题的沟槽阵列晶体管结构及其制备方法。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开的一个方面，提供一种沟槽阵列晶体管结构，包括：衬底基板、沟槽及栅极氧化层。衬底基板具有有源区，其中，所述有源区内设置源极和漏极。沟槽位于所述衬底基板内穿过所述有源区，包括底部、侧壁、第一延伸部及第二延伸部，其中，第一延伸部位于所述侧壁上部的靠近所述源极的一侧，第二延伸部位于所述侧壁上部靠近所述漏极的一侧。栅极氧化层覆盖所述沟槽的所述底部、所述侧壁、所述第一延伸部及所述第二延伸部。
在一个实施例中，沟槽阵列晶体管结构，还包括导电层及填充绝缘层。导电层位于所述沟槽内，所述导电层的顶面与所述延伸部内的所述栅极氧化层的底端齐平。填充绝缘层位于所述沟槽内的所述导电层的上方。
在一个实施例中，所述第一延伸部从所述沟槽的侧壁向所述源极方向延伸的长度为2纳米至10纳米；所述第二延伸部从所述沟槽的侧壁向所述漏极方向延伸的长度为2纳米至10纳米。
在一个实施例中，，所述第一延伸部、所述第二延伸部的深度为20纳米至50纳米。
在一个实施例中，所述栅极氧化层的厚度为1纳米至4纳米。
在一个实施例中，所述沟槽的形状为U形、矩形、倒梯形。
在一个实施例中，所述第一延伸部与所述第二延伸非对称地设置于所述沟槽的两侧。
根据本公开的另一个方面，本公开提供一种沟槽阵列晶体管结构的制备方法，包括：通过刻蚀在具有源区的衬底基板内形成沟槽；通过第一次氧化在所述沟槽的底部及侧壁形成第一牺牲氧化层；通过沉积在所述沟槽内填充绝缘层；通过刻蚀部分去除所述绝缘层暴露位于所述沟槽的侧壁上部的所述第一牺牲氧化层；通过第二次氧化所述侧壁上部暴露的所述第一牺牲氧化层延伸形成第二牺牲氧化层；通过刻蚀去除所述沟槽内的所述绝缘层；去除所述沟槽内的所述第一牺牲氧化层及所述第二牺牲氧化层形成位于所述侧壁上部的第一延伸部及第二延伸部，其中，所述第一延伸部位于所述侧壁上部的靠近源极的一侧，所述第二延伸部位于所述侧壁上部靠近漏极的一侧；通过第三次氧化在所述沟槽的所述底部、所述侧壁、所述第一延伸部及所述第二延伸部形成栅极氧化层。
在一个实施例中，沟槽阵列晶体管结构的制备方法，还包括：去除所述衬底基板上的所述绝缘层；通过沉积在所述栅极氧化层上形成导电层，所述导电层位于沟槽内，所述导电层的顶面与所述栅极氧化层的底端齐平；在所述沟槽内的所述导电层的上方形成填充绝缘层；在所述有源区内的所述沟槽的两侧形成源极和漏极。
在一个实施例中，沟槽阵列晶体管结构的制备方法，还包括：所述第一次氧化、所述第二次氧化及所述第三次氧化分别采用干氧氧化工艺、湿氧氧化工艺其中的一种。
在一个实施例中，沟槽阵列晶体管结构的制备方法，还包括：通过刻蚀部分去除所述绝缘层后所述沟槽内所述绝缘层的去除深度为20纳米至50纳米。
在一个实施例中，所述第一牺牲氧化层的厚度范围为1纳米至4纳米。
在一个实施例中，所述第二牺牲氧化层从第一牺牲氧化层上分别向靠近所述漏极及所述源极的方向延伸的长度为2纳米至10纳米。
在一个实施例中，所述栅极氧化层的厚度为1纳米至4纳米。
在一个实施例中，所述沟槽的形状为U形、矩形、倒梯形。
本公开实施例提供的技术方案可以包括以下有益效果：
本公开提供一种沟槽阵列晶体管结构及其制备方法，沟槽阵列晶体管结构的沟槽包括底部、侧壁、第一延伸部及第二延伸部，第一延伸部位于所述侧壁上部的靠近源极的一侧及第二延伸部位于所述侧壁上部的靠近源极的一侧，第一延伸部及第二延伸部的设计增加了沟槽上部两侧源极与漏极之间的距离，能够有效改善容易产生漏电流的问题。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一个实施例中的沟槽阵列晶体管结构的局部截面结构示意图；
图2A为本公开另一个实施例中的沟槽阵列晶体管结构的局部截面结构示意图；
图2B为图2A中D部分的放大图；
图3为本公开实施例中提供的一种沟槽阵列晶体管结构的制备方法的流程图；
图4为本公开实施例中提供的部分去除绝缘层的制备方法的流程图；
图5至图16为本公开一个实施例中提供的沟槽阵列晶体管结构在制备过程中各个步骤的局部截面结构示意图。
附图标记说明：
100：衬底基板
111：源极
112：漏极
120：沟槽
121：底部
122：侧壁
123：第一延伸部
124：第二延伸部
130：栅极氧化层
140：导电层
150：填充绝缘层
510：掩膜层
520：有源区
610：第一牺牲氧化层
710：绝缘层
910：第二牺牲氧化层
t1：延伸部的延伸宽度
t2：延伸部的深度
d1：沟槽的开口宽度
d2：沟槽的深度
d3：第一牺牲氧化层的厚度
d4：沟槽内绝缘层的去除深度
d5：第二牺牲氧化层的厚度
d6：形成延伸部后沟槽的第一开口宽度
d7：形成延伸部后沟槽的第二开口宽度
t3：栅极氧化层的厚度
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者更多个该特征。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、步骤等。在其它情况下，不详细示出或描述公知方法、实现或者操作以避免模糊本公开的各方面。
图1为本公开实施例中的沟槽阵列晶体管结构的局部截面结构示意图。
如图1所示，沟槽阵列晶体管结构包括衬底基板100、有源区、沟槽120、栅极氧化层130、导电层140及填充绝缘层150。衬底基板100的材料可采用单晶或多晶半导体材料，例如衬底基板100为单晶硅衬底或多晶硅衬底，或轻微掺杂的硅衬底，本公开不以此为限。衬底基板100具有源区，对有源区采用离子注入工艺进行掺杂处理，例如掺杂N型导电性杂质，得到源极111和漏极112。此处也可以掺杂P型导电杂质，本公开不以此为限。源极111和漏极112相对设置于沟槽120的两侧。
继续参阅图1，沟槽120位于衬底基板100内穿过有源区，包括底部121、侧壁122及两个延伸部。其中，两个延伸部分别为第一延伸部123及第二延伸部124，沟槽120的截面形状例如是如图1所示的U型，其中，第一延伸部123位于侧壁122上部的靠近源极111的一侧及第二延伸部124位于侧壁122上部的靠近源极111的一侧。栅极氧化层130覆盖沟槽120的底部121、侧壁122、第一延伸部123及第二延伸部124。栅极氧化层130的材料例如是但不限于氧化硅，氧化硅可包括一氧化硅与二氧化硅。本实施例中，栅极氧化层130可采用干氧氧化工艺或湿氧氧化工艺其中的一种制备而形成。导电层140位于沟槽120内，导电层140的顶面与栅极氧化层130的底端齐平。导电层140的材料选择含金属的可导电材料，例如是氮化钛、金钨，导电层140可采用电镀、化学气相沉积、物理气相沉积或原子层沉积等工艺制备。填充绝缘层150位于沟槽120内的导电层140的上方。填充绝缘层150的材料可选择合适的绝缘材料，例如是绝缘的氧化物、氮化物、氮氧化物等。填充绝缘层150可采用化学沉积等合适的制备工艺形成，本公开不以此为限。填充绝缘层150的顶面与衬底基板100的顶面齐平。
在本公开的一些实施例中，沟槽120的截面形状还可为矩形、倒梯形等符合器件性能的各种形状。
如图1所示，延伸部的延伸宽度t1，即第一延伸部123从沟槽120的侧壁122向源极111方向延伸的长度范围为2纳米至10纳米，第二延伸部124从沟槽120的侧壁122向漏极112方向延伸的长度范围为2纳米至10纳米。延伸部的深度t2，即第一延伸部123及第二延伸部124的深度范围为20纳米至50纳米。栅极氧化层130的厚度t3范围为1纳米至4纳米。
在本公开的一些实施例中，沟槽120的第一延伸部123及第二延伸部124呈非对称地设置于沟槽120的两侧。具体的，第一延伸部123与第二延伸部124的深度不相同，或，第一延伸部123与第二延伸部124的深度的延伸宽度不相同。本公开不以此为限。
本公开的上述实施例提供的沟槽阵列晶体管结构，在沟槽120的侧壁122上部形成第一延伸部123及第二延伸部124，第一延伸部123位于靠近源极111的一侧及第二延伸部124位于靠近漏极112的一侧，第一延伸部123及第二延伸部124的形成增加了沟槽120上部两侧覆盖的栅极氧化层130的距离，从而增加了源极111与漏极112之间的距离，能够将容易产生漏电流问题有效改善。
图2A为本公开另一个实施例中的沟槽阵列晶体管结构的局部截面结构示意图。图2B为图2A中D部分的放大图。
图2A与图1中的沟槽阵列晶体管结构的差别在于：第一延伸部123及第二延伸部124的底面由水平面变为斜面，如图2B所示。上述沟槽阵列晶体管结构的变动仍然可以实现增加沟槽120上部两侧覆盖的栅极氧化层130的距离，从而增加了源极111与漏极112之间的距离，能够将容易产生漏电流问题有效改善。
图3为本公开实施例中提供的一种沟槽阵列晶体管结构的制备方法的流程图。以下将具体介绍图1所示的沟槽阵列晶体管结构的制备流程。沟槽阵列晶体管结构的制备方法包括以下步骤。
步骤S301，通过刻蚀在具有源区的衬底基板内形成沟槽。
步骤S302，通过第一次氧化在沟槽的底部及侧壁形成第一牺牲氧化层。
步骤S303，通过沉积在沟槽内填充绝缘层。
步骤S304，通过刻蚀部分去除绝缘层暴露位于沟槽的侧壁上部的第一牺牲氧化层。
步骤S305，通过第二次氧化在侧壁上部暴露的第一牺牲氧化层上延伸形成第二牺牲氧化层。
步骤S306，通过刻蚀去除沟槽内的绝缘层。
步骤S307，去除沟槽内的第一牺牲氧化层及第二牺牲氧化层形成位于所述侧壁上部的第一延伸部及第二延伸部，其中，第一延伸部位于侧壁上部的靠近源极的一侧，第二延伸部位于侧壁上部靠近漏极的一侧。
步骤S308，通过第三次氧化在沟槽的底部、侧壁、第一延伸部及第二延伸部形成栅极氧化层。参考图5至图16，为本公开实施例中提供的沟槽阵列晶体管结构在制备过程中各个步骤的局部截面结构示意图。以下将给出制备沟槽阵列晶体管结构的详细过程。
在步骤S301中，参考图5利用掩膜层510在衬底基板100上刻蚀出沟槽120，沟槽120穿过有源区520，沟槽120包括底部121、相对的两个侧壁122。具体的，可以采用干法刻蚀工艺或湿法刻蚀工艺的至少一种对衬底基板100进行刻蚀。沟槽120的形状例如是但不限于U型，沟槽120的开口宽度d1范围为30纳米至80纳米，沟槽120的深度d2范围为100纳米至200纳米。
在本公开的一些实施例中，掩膜层510的材料例如是但不限于氮化物。衬底基板100的材料可采用单晶或多晶半导体材料，例如衬底基板100为单晶硅衬底或多晶硅衬底，或轻微掺杂的硅衬底。衬底基板100的材料只要满足器件性能的要求即可本公开不以此为限。
在本公开的一些实施例中，沟槽120的数量可以根据器件的实际需求进行设定。沟槽120的截面形状还可为矩形、倒梯形等符合器件性能的各种形状。
在步骤S302中，参考图6通过第一次氧化在沟槽120的底部121及侧壁122形成第一牺牲氧化层610。具体的，可以采用干氧氧化工艺、湿氧氧化工艺其中过的一种对沟槽120壁面进行氧化处理，以形成覆盖沟槽120的底部121及侧壁122的第一牺牲氧化层。其中，干氧氧化工艺制备过程中，向沟槽120内冲入热氧气气流，氧气的温度范围介于800摄氏度至1000摄氏度之间，可制备出厚度均匀缺陷较少的氧化层。湿氧氧化工艺制备过程中，采用水汽工艺制备，制备中产生大量的气相活性自由基，参与硅的氧化，从而得到厚度均匀缺陷较少的氧化层。第一牺牲氧化层610的主要成分为氧化硅，第一牺牲氧化层610的厚度d3范围为1纳米至4纳米。
在步骤S303中，参考图7通过沉积在沟槽120内填充入绝缘层710；具体的，可以采用化学气相沉积，在沟槽120内填充入绝缘层710。绝缘层710的材料可以任何合适的绝缘材料，例如是绝缘的氧化物、氮化物、氮氧化物等。但是如果绝缘层710的材料与掩膜层510的材料相同，例如是氮化物，则不需要对步骤S302中衬底基板100上的掩膜层510做处理，可直接进行步骤S303。若绝缘层710与掩膜层510的材料不同，可将步骤S302中的掩膜层510先通过干法刻蚀工艺或湿法刻蚀工艺刻蚀掉，然后再进行步骤S303。沟槽120内将完全被绝缘层710填充。
在步骤S304中，参考图8刻蚀掉部分步骤S303中形成的绝缘层710。可以采用干法刻蚀工艺或湿法刻蚀工艺。绝缘层710的去除区域的中心线与沟槽120的中心线重合，即对绝缘层710进行刻蚀，以暴露位于沟槽120的侧壁上部的第一牺牲氧化层610。沟槽120内绝缘层710的去除深度d4范围为20纳米至50纳米。
图4为本公开实施例中提供的部分去除绝缘层的制备方法的流程图。
参考图4，刻蚀部分绝缘层710的详细步骤如下。
步骤S401中，在绝缘层710表面形成光刻胶层。
步骤S402中，通过相应的掩膜板进行曝光，将掩膜板的图案转移到光刻胶层上。
步骤S403中，通过显影，使光刻胶层暴露出待去除区域。
步骤S404中，通过刻蚀，在绝缘层内形成去除区域。具体的，通过可采用干法刻蚀工艺对绝缘层710进行刻蚀，制备过程中，使用的刻蚀气体例如是六氟化硫气体，通过调整刻蚀气体流量及刻蚀时间，从而控制对绝缘层710的刻蚀深度。
步骤S405中，去除光刻胶层，形成如图8所示的结构。
上述实施例中提供的对绝缘层的刻蚀方法，能够控制绝缘层710的刻蚀深度。
在步骤S305中，参考图9进行第二次氧化过程，可采用干氧氧化工艺、湿氧氧化工艺其中的一种对沟槽120壁面进行氧化处理，以在第一牺牲氧化层610上向靠近漏极和漏极的两个方向延伸形成第二牺牲氧化层910。第二牺牲氧化层910的厚度d5范围为2纳米至10纳米。
在步骤S306中，参考图10对沟槽120内的绝缘层710进行刻蚀，以暴露出沟槽120的壁面上的第一牺牲氧化层610。可以采用干法刻蚀工艺或湿法刻蚀工艺。
在步骤S307中，参考图11去除沟槽120内的第一牺牲氧化层610与第二牺牲氧化层910，可以采用干法刻蚀工艺或湿法刻蚀工艺，形成位于沟槽120的侧壁上部的靠近漏极112的一侧的第二延伸部124及靠近源极111的一侧的第一延伸部123。即，沟槽120由底部121、侧壁122、第一延伸部123及第二延伸部124组成。此时，形成延伸部后沟槽120的第一开口宽度d6，即的第一延伸部123及第二延伸部124对应的沟槽120的侧壁的开口宽度，为步骤S301中沟槽120的开口宽度d1加上两个第一次牺牲氧化层610的厚度d3与两个第二次牺牲氧化层510的厚度d5，形成延伸部后沟槽120的第二开口宽度d7，即两个延伸部下方的沟槽120开口宽度，为步骤S301中沟槽120的开口宽度d1加上两个第一次牺牲氧化层610的厚度d3。所形成延伸部的延伸宽度t1，即第一延伸部123从沟槽120的侧壁向源极111方向延伸的长度范围为2纳米至10纳米，第二延伸部124从沟槽120的侧壁向漏极112方向延伸的长度范围为2纳米至10纳米。此处第一延伸部123或第二延伸部124的延伸宽度t1与第二次牺牲氧化层510的厚度d5相同。第一延伸部123的深度t2范围为20纳米至50纳米，第二延伸部124的深度t2范围为20纳米至50纳米。
在步骤S508中，参考图12进行第三次氧化过程，可采用干氧氧化工艺、湿氧氧化工艺其中的一种对沟槽120壁面进行氧化处理，以在沟槽120的底部121、侧壁122、第一延伸部123及第二延伸部124形成栅极氧化层130。栅极氧化层130的厚度t3范围为1纳米至4纳米。
在本公开的一些实施例中，第一次氧化、第二次氧化及第三次氧化都可以采用干氧氧化工艺或湿氧氧化工艺其中的一种，三次氧化过程所采用的工艺可以相同也可以不同，换言之，三次氧化过程互相之间没有影响。
本公开的上述实施例中，沟槽120的第一延伸部123及第二延伸部124增加了沟槽120上部两侧栅极氧化层130的距离，能够有效改善沟槽阵列晶体管容易产生漏电流的问题。
如图13所示，去除衬底基板100上的绝缘层710，可以采用化学机械平坦化(chemical-mechanical planarization,CMP)对衬底基板100上的绝缘层710进行去除。
如图14所示，通过沉积在栅极氧化层130上形成导电层140，导电层140位于沟槽120内，导电层140的顶面与栅极氧化层130的底端齐平。具体的，导电层140的材料选择含金属的可导电材料，例如是氮化钛、金钨，可以采用电镀、化学气相沉积、物理气相沉积或原子层沉积等工艺制备。
如图15所示，在沟槽120内的导电层140的上方形成填充绝缘层150。具体的，填充绝缘层150的材料可选择合适的绝缘材料，例如是绝缘的氧化物、氮化物、氮氧化物等。填充绝缘层150可采用化学沉积等合适的制备工艺形成。所形成的填充绝缘层的顶面与衬底基板100的顶部保持齐平。
如图16所示，形成图1中实施例提供的沟槽阵列晶体管结构。具体的，在衬底基板100内沟槽120的两侧形成源极111及漏极112，其中，漏极112位于沟槽120的靠近第二延伸部124的一侧，源极111位于沟槽120的远离漏极112的靠近第一延伸部123的另一侧。具体的，对有源区采用离子注入工艺进行掺杂处理，例如掺杂N型导电性杂质，得到源极111和漏极112。此处也可以掺杂P型导电杂质，本公开不以此为限。
图2所示的实施例提供的沟槽阵列晶体管结构的制备方法与上述制备方法的不同在于：形成第二牺牲氧化层的氧化过程的条件不同，最后形成的第一延伸部123与第二延伸部124的形状略有差别。在此不再详细描述。
此外，本领域技术人员可采用其他的方法形成本公开实施例提供的沟槽阵列晶体管结构，但是仍然属于本公开的保护范围内。
综上所述，本公开上述实施例提供的沟槽阵列晶体管结构及其制备方法，在沟槽120的侧壁122上部形成第一延伸部123及第二延伸部124，第一延伸部123及第二延伸部124的形成增加了沟槽120上部两侧覆盖的栅极氧化层130的距离，能够有效改善沟槽阵列晶体管容易产生漏电流的问题。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (15)
1.一种沟槽阵列晶体管结构，其特征在于，包括：
衬底基板具有有源区，其中，所述有源区内设置源极和漏极；
沟槽，位于所述衬底基板内穿过所述有源区，包括底部、侧壁、第一延伸部及第二延伸部，其中，第一延伸部位于所述侧壁上部的靠近所述源极的一侧，第二延伸部位于所述侧壁上部靠近所述漏极的一侧；
栅极氧化层，覆盖所述沟槽的所述底部、所述侧壁、所述第一延伸部及所述第二延伸部。
2.根据权利要求1所述的沟槽阵列晶体管结构，其特征在于，还包括：
导电层，位于所述沟槽内，所述导电层的顶面与所述延伸部内的所述栅极氧化层的底端齐平；
填充绝缘层，位于所述沟槽内的所述导电层的上方。
3.根据权利要求1所述的沟槽阵列晶体管结构，其特征在于，所述第一延伸部从所述沟槽的侧壁向所述源极方向延伸的长度为2纳米至10纳米；所述第二延伸部从所述沟槽的侧壁向所述漏极方向延伸的长度为2纳米至10纳米。
4.根据权利要求1所述的沟槽阵列晶体管结构，其特征在于，所述第一延伸部、所述第二延伸部的深度为20纳米至50纳米。
5.根据权利要求1所述的沟槽阵列晶体管结构，其特征在于，所述栅极氧化层的厚度为1纳米至4纳米。
6.根据权利要求1所述的沟槽阵列晶体管结构，其特征在于，所述沟槽的形状为U形、矩形、倒梯形。
7.根据权利要求1所述的沟槽阵列晶体管结构，其特征在于，所述第一延伸部与所述第二延伸非对称地设置于所述沟槽的两侧。
8.一种沟槽阵列晶体管结构的制备方法，其特征在于，包括：
通过刻蚀在具有源区的衬底基板内形成沟槽；
通过第一次氧化在所述沟槽的底部及侧壁形成第一牺牲氧化层；
通过沉积在所述沟槽内填充绝缘层；
通过刻蚀部分去除所述绝缘层暴露位于所述沟槽的侧壁上部的所述第一牺牲氧化层；
通过第二次氧化所述侧壁上部暴露的所述第一牺牲氧化层延伸形成第二牺牲氧化层；
通过刻蚀去除所述沟槽内的所述绝缘层；
去除所述沟槽内的所述第一牺牲氧化层及所述第二牺牲氧化层形成位于所述侧壁上部的第一延伸部及第二延伸部，其中，所述第一延伸部位于所述侧壁上部的靠近源极的一侧，所述第二延伸部位于所述侧壁上部靠近漏极的一侧；
通过第三次氧化在所述沟槽的所述底部、所述侧壁、所述第一延伸部及所述第二延伸部形成栅极氧化层。
9.根据权利要求8所述的制备方法，其特征在于，还包括：
去除所述衬底基板上的所述绝缘层；
通过沉积在所述栅极氧化层上形成导电层，所述导电层位于沟槽内，所述导电层的顶面与所述栅极氧化层的底端齐平；
在所述沟槽内的所述导电层的上方形成填充绝缘层；
在所述有源区内的所述沟槽的两侧形成源极和漏极。
10.根据权利要求8所述的制备方法，其特征在于，还包括：
所述第一次氧化、所述第二次氧化及所述第三次氧化分别采用干氧氧化工艺、湿氧氧化工艺其中的一种。
11.根据权利要求8所述的制备方法，其特征在于，还包括：通过刻蚀部分去除所述绝缘层后所述沟槽内所述绝缘层的去除深度为20纳米至50纳米。
12.根据权利要求8所述的制备方法，其特征在于，所述第一牺牲氧化层的厚度范围为1纳米至4纳米。
13.根据权利要求8所述的制备方法，其特征在于，所述第二牺牲氧化层从第一牺牲氧化层上分别向靠近所述漏极及所述源极的方向延伸的长度为2纳米至10纳米。
14.根据权利要求8所述的制备方法，其特征在于，所述栅极氧化层的厚度为1纳米至4纳米。
15.根据权利要求8所述的制备方法，其特征在于，所述沟槽的形状为U形、矩形、倒梯形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910438290.0A CN111987158B (zh) | 2019-05-24 | 2019-05-24 | 沟槽阵列晶体管结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910438290.0A CN111987158B (zh) | 2019-05-24 | 2019-05-24 | 沟槽阵列晶体管结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111987158A true CN111987158A (zh) | 2020-11-24 |
| CN111987158B CN111987158B (zh) | 2024-05-17 |
Family
ID=73436109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910438290.0A Active CN111987158B (zh) | 2019-05-24 | 2019-05-24 | 沟槽阵列晶体管结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111987158B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040232481A1 (en) * | 2003-05-20 | 2004-11-25 | Robert Herrick | Structure and method for forming a trench MOSFET having self-aligned features |
| US20060180855A1 (en) * | 2005-02-11 | 2006-08-17 | Alpha And Omega Semiconductor, Inc. | Power MOS device |
| CN101140950A (zh) * | 2006-09-08 | 2008-03-12 | 奇梦达股份公司 | 晶体管、存储单元阵列以及制造晶体管的方法 |
| US20080203472A1 (en) * | 2007-02-27 | 2008-08-28 | Nec Electronics Corporation | Lateral mosfet and manufacturing method thereof |
| CN101410987A (zh) * | 2006-03-28 | 2009-04-15 | Nxp股份有限公司 | 用于集成电路的功率半导体器件结构及其制造方法 |
| CN102280486A (zh) * | 2010-08-20 | 2011-12-14 | 成都芯源系统有限公司 | 半导体器件及其制作方法 |
| CN102779843A (zh) * | 2012-07-23 | 2012-11-14 | 上海宏力半导体制造有限公司 | 晶体管及其形成方法 |
| CN209822649U (zh) * | 2019-05-24 | 2019-12-20 | 长鑫存储技术有限公司 | 沟槽阵列晶体管结构 |
-
2019
- 2019-05-24 CN CN201910438290.0A patent/CN111987158B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040232481A1 (en) * | 2003-05-20 | 2004-11-25 | Robert Herrick | Structure and method for forming a trench MOSFET having self-aligned features |
| US20060180855A1 (en) * | 2005-02-11 | 2006-08-17 | Alpha And Omega Semiconductor, Inc. | Power MOS device |
| CN101410987A (zh) * | 2006-03-28 | 2009-04-15 | Nxp股份有限公司 | 用于集成电路的功率半导体器件结构及其制造方法 |
| CN101140950A (zh) * | 2006-09-08 | 2008-03-12 | 奇梦达股份公司 | 晶体管、存储单元阵列以及制造晶体管的方法 |
| US20080203472A1 (en) * | 2007-02-27 | 2008-08-28 | Nec Electronics Corporation | Lateral mosfet and manufacturing method thereof |
| CN102280486A (zh) * | 2010-08-20 | 2011-12-14 | 成都芯源系统有限公司 | 半导体器件及其制作方法 |
| CN102779843A (zh) * | 2012-07-23 | 2012-11-14 | 上海宏力半导体制造有限公司 | 晶体管及其形成方法 |
| CN209822649U (zh) * | 2019-05-24 | 2019-12-20 | 长鑫存储技术有限公司 | 沟槽阵列晶体管结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111987158B (zh) | 2024-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7605032B2 (en) | Method for producing a trench transistor and trench transistor | |
| US20030141546A1 (en) | MOS semiconductor device and method of manufacturing the same | |
| US20050167754A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR101832334B1 (ko) | 반도체소자 및 그 제조방법 | |
| CN101154596A (zh) | 制造具有finfet的半导体器件的方法 | |
| JP2002076112A (ja) | 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法 | |
| JP3802530B2 (ja) | 半導体装置及びその製造方法 | |
| CN209822649U (zh) | 沟槽阵列晶体管结构 | |
| CN209822647U (zh) | 沟槽阵列晶体管结构 | |
| CN209822648U (zh) | 沟槽阵列晶体管结构 | |
| KR100683490B1 (ko) | 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 | |
| US20010018241A1 (en) | Transistor and method for fabricating the same | |
| CN111987158B (zh) | 沟槽阵列晶体管结构及其制备方法 | |
| CN111987157B (zh) | 沟槽阵列晶体管结构及其制备方法 | |
| CN111987142B (zh) | 沟槽阵列晶体管结构及其制备方法 | |
| KR100611083B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| KR100275484B1 (ko) | 트렌치형 게이트 전극을 갖는 전력소자 제조방법 | |
| KR100586553B1 (ko) | 반도체 소자의 게이트 및 이의 형성 방법 | |
| US7071076B2 (en) | Method of manufacturing semiconductor device | |
| KR20020055147A (ko) | 반도체 소자의 제조방법 | |
| CN216671642U (zh) | 集成电路 | |
| US20060145259A1 (en) | Fin field-effect transistor and method for fabricating the same | |
| KR100660327B1 (ko) | 반도체 소자의 트랜지스터 및 그 형성방법 | |
| US7393750B2 (en) | Method for manufacturing a semiconductor device | |
| KR100979241B1 (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |