CN111987072A - 电子设备及其制造方法 - Google Patents

电子设备及其制造方法 Download PDF

Info

Publication number
CN111987072A
CN111987072A CN201911284470.4A CN201911284470A CN111987072A CN 111987072 A CN111987072 A CN 111987072A CN 201911284470 A CN201911284470 A CN 201911284470A CN 111987072 A CN111987072 A CN 111987072A
Authority
CN
China
Prior art keywords
insulating layer
memory
data
region
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911284470.4A
Other languages
English (en)
Inventor
金治皓
姜民船
康铉石
金孝俊
吴在根
蔡洙振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111987072A publication Critical patent/CN111987072A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

这项技术提供了一种电子设备及其制造方法。根据本文件的实施方式的电子设备可以包括：衬底，其包括在第一区域中的第一部分和在第二区域中的第二部分；多个存储单元，其设置在衬底的第一部分之上；第一绝缘层，其在衬底的第二部分之上延伸并且至少部分地填充多个存储单元中的相邻存储单元之间的空间；以及第二绝缘层，其设置在第一绝缘层之上，并且其中，第一绝缘层的介电常数小于第二绝缘层的介电常数，或第一绝缘层的导热率小于第二绝缘层的导热率，或同时满足这两者。

Description

电子设备及其制造方法
相关申请的交叉引用
本申请要求2019年5月22日提交的申请号为10-2019-0060003、名称为“电子设备及其制造方法”的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
该专利文件涉及存储电路或设备及其在电子设备或系统中的应用。
背景技术
近来，随着电子设备趋向于小型化、低功耗、高性能、以及多功能等，在本领域中已需要能够将信息储存在诸如计算机、以及便携式通信设备等各种电子设备中的半导体器件，并且已经进行了对所述半导体器件的研究。这样的半导体器件包括能够利用根据施加的电压或电流的不同电阻状态之间的切换特性来储存数据的半导体器件，例如，RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、电子熔丝等。
发明内容
该专利文件中公开的技术包括存储电路或器件及其在电子设备或系统中的应用以及电子设备的各种实施方式及其制造方法，其中，电子设备包括可靠性和制造工艺可以得到改进的半导体存储器。
在一种实施方式中，一种电子设备可以包括半导体存储器，其中，所述半导体存储器可以包括：衬底，其包括在第一区域中的第一部分和在第二区域中的第二部分；多个存储单元，其设置在所述衬底的所述第一部分之上；第一绝缘层，其在所述衬底的所述第二部分之上延伸，并且至少部分地填充所述多个存储单元中的相邻存储单元之间的空间；以及第二绝缘层，其设置在所述第一绝缘层之上，并且其中，所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数，或所述第一绝缘层的导热率小于所述第二绝缘层的导热率，或同时满足这两者。
在另一种实施方式中，一种用于制造包括半导体存储器的电子设备的方法可以包括：提供衬底，其包括在第一区域中的第一部分和在第二区域中的第二部分；形成第一绝缘层，其在所述衬底的所述第二部分之上延伸，并且至少部分地填充所述多个存储单元中的相邻存储单元之间的空间；在所述第一绝缘层之上形成第二绝缘层；以及执行平坦化工艺，直到暴露出所述多个存储单元的上表面为止，其中，所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数，或所述第一绝缘层的导热率小于所述第二绝缘层的导热率，或同时满足这两者。
在附图、说明书和权利要求书中更详细地描述了这些和其他方面、实施方式和相关的优点。
附图说明
图1是示出根据本公开的实施方式的存储器件的截面图。
图2、图3、图4、图5和图6是示出根据本公开的实施方式的存储器件及其制造方法的截面图。
图7是示出根据本公开的实施方式的存储器件及其制造方法的截面图。
图8是实施了基于所公开的技术的存储电路的微处理器的配置图的示例。
图9是实施了基于所公开的技术的存储电路的处理器的配置图的示例。
图10是实施了基于所公开的技术的存储电路的系统的配置图的示例。
图11是实施了基于所公开的技术的存储电路的数据储存系统的配置图的示例。
图12是实施了基于所公开的技术的存储电路的存储系统的配置图的示例。
具体实施方式
下面参考附图详细描述所公开技术的各种示例和实施方式。
附图可能不一定是按比例绘制的，并且在某些情况下，可能已夸大了附图中至少一些结构的比例，以便清楚地示出所描述的示例或实施方式的某些特征。在附图或说明书中示出具有多层结构中的两个或更多个层的特定示例时，这样的层的相对定位关系或如图所示的这些层的排列顺序反映了所描述或示出的示例的特定实施方式，并且不同的相对定位关系或层的排列顺序是可能的。另外，多层结构的所描述或示出的示例可以不反映该特定多层结构中存在的所有层(例如，在两个示出的层之间可以存在一个或更多个附加层)。作为特定示例，当所描述或示出的多层结构中的第一层被称为在第二层“上”或“之上”或在衬底“上”或“之上”时，第一层可以直接形成在第二层或衬底上，也可以表示在第一层与第二层或衬底之间可以存在一个或更多个其他中间层的结构。
图1是示出根据本公开的实施方式的存储器件的截面图。
参考图1，存储器件可以包括形成在衬底SUB之上的多个存储单元MC，在衬底SUB中形成有下部结构(未示出)。
每个存储单元MC可以具有其中层叠有底部电极BE、可变电阻层VR和顶部电极TE的结构。可变电阻层VR可以是数据储存元件，其根据通过底部电极BE和顶部电极TE施加的电压或电流而在不同的电阻状态之间切换，从而储存数据。然而，代替具有可变电阻特性的可变电阻层VR，存储单元MC可以包括利用不同的机制来储存数据的另一数据储存元件。
绝缘层ILD可以形成在衬底SUB之上，以填充相邻存储单元MC之间的空间并使相邻存储单元MC彼此隔离。
然而，随着存储器件的集成度增大，相邻存储单元MC之间的空间减小，并且可能发生各种问题。例如，在相邻的存储单元MC之间可能发生电流通过绝缘层ILD的泄漏。当存储单元MC是被配置用于利用生热来储存数据的存储单元(例如，相变存储单元)时，可能发生通过绝缘层ILD的热损失或从存储单元MC到一个或更多个相邻存储单元MC的热传递，或者两者都可能发生。在这种情况下，操作电流可以被增大并可能发生热干扰。例如，流过存储单元MC的操作电流可以被增大，以补偿通过绝缘层ILD的热损失。
在以下实施方式中，将提出能够基本上解决上述各种问题的单元阵列区域的结构，并且还将提出外围电路区域的结构。
图2、图3、图4、图5和图6是示出根据本公开的实施方式的存储器件及其制造方法的截面图。
首先，将描述制造方法。
参考图2，可以提供在其中形成下部结构(未示出)的衬底100。衬底100可以包括在第一区域A1中的第一部分和在第二区域A2中的第二部分。
第一区域A1可以是单元阵列区域，多个存储单元110布置在单元阵列区域，并且第二区域A2可以是外围电路区域，用于驱动单元阵列区域A1中的元件的外围电路(未示出)设置在的外围电路区域。在该实施方式中，尽管第一区域A1和第二区域A2被示出为彼此相邻，但是本公开的实施方式不限于此。例如，这些区域A1和A2可以彼此间隔开。
尽管未示出，但是在第一区域A1中的衬底100的第一部分可以包括诸如字线(未示出)的配线，该配线与存储单元110中相应的一个存储单元的下端耦接并向该存储单元110提供电压或电流。此外，在第二区域A2中的衬底100的第二部分可以包括各种外围电路，诸如控制对单元阵列区域的字线或位线(未示出)的访问的开关晶体管(未示出)，与开关晶体管的结耦接的金属焊盘(未示出)，或金属线(未示出)。
存储单元110可以形成在第一区域A1中的衬底100的第一部分之上。每个存储单元110可以包括下电极层111、选择元件层113、中间电极层115、可变电阻层117和上电极层119。存储单元110可以通过以下方法来形成：在衬底100之上沉积分别与下电极层111、选择元件层113、中间电极层115、可变电阻层117和上电极层119相对应的材料层(未图示)，在材料层上形成硬掩模图案120，并使用硬掩模图案120作为蚀刻阻挡层来蚀刻所述材料层。存储单元110可以具有柱形，并且存储单元110可以沿关于图2的截面图的取向的水平方向和穿过该截面图的方向布置。
下电极层111可以设置在存储单元110的最下部，以提供存储单元110与衬底100的一部分(例如，字线)之间的连接。下电极层111可以具有单层结构或多层结构，并且包括低电阻导电材料，比如金属或金属氮化物。
选择元件层113可以具有阈值切换特性，以在提供给选择元件层113的上端和下端的电压的幅值小于预定阈值电压时实质上阻断电流并且在所述电压的幅值等于或大于阈值电压时允许电流突然增大，从而控制对可变电阻层117的访问。选择元件层113可以包括二极管、OTS(双向阈值开关)材料比如硫属化物材料、MIEC(混合离子电子导电)材料比如含硫属化物材料的金属、MIT(金属绝缘体转变)材料(例如NbO2、或VO2等)，或具有相对较宽的带隙的隧穿绝缘材料(例如SiO2、或Al2O3等)。
中间电极层115可以将选择元件层113与可变电阻层117物理地分隔开，但是将它们电连接。中间电极层115可以具有单层结构或多层结构，并且可以包括低电阻导电材料，比如金属或金属氮化物。
可变电阻层117可以具有可变电阻特性，其根据提供给可变电阻层117的上端和下端的电压或电流而在不同的电阻状态之间进行切换，从而储存不同的数据。可变电阻层117可以具有单独表现出可变电阻特性的单层结构，或者可以具有通过两层或多层的组合而表现出可变电阻特性的多层结构。作为示例，可变电阻层117可以包括相变材料，其能够通过根据流过可变电阻层117的电流所产生的焦耳热而在非晶态与晶态之间进行切换。然而，本公开的实施方式不限于此，可变电阻层117可以具有单层结构或多层结构，并且可以包括用于RRAM、PRAM、MRAM、或FRAM等的材料中的至少一种，即，金属氧化物比如钙钛矿基氧化物或过渡金属氧化物等、相变材料比如基于硫属化物的材料、铁磁材料、或铁电材料等。此外，存储单元110可以使用以不同于可变电阻层117的方式来储存数据的数据储存元件。在一个实施方式中，可变电阻层117或代替可变电阻层117的数据储存元件可以利用热来执行操作，比如数据储存操作。
上电极层119可以设置在存储单元110的最上部，以提供存储单元110与存储单元110之上的导电元件(例如位线，未示出)之间的连接。上电极层119可以包括单层结构或多层结构，并且可以包括低电阻导电材料，比如金属或金属氮化物。
根据图2所示的实施方式，参考图2，存储单元110包括依次层叠的下电极层111、选择元件层113、中间电极层115、可变电阻层117和上电极层119。然而，所层叠的层111、113、115、117和119的层叠顺序可以根据实施方式而变化。作为示例，选择元件层113与可变电阻层117的位置可以颠倒。可替代地，只要对于数据储存必不可少的可变电阻层117保留，所层叠的层111、113、115和119中的一层或更多层可以省略。可替代地，还可以在所层叠的层111、113、115、117和119中添加层(未示出)。
参考图3，可以在衬底100之上形成第一绝缘层130。第一绝缘层130可以形成在第一区域A1中以填充存储单元MC之间的空间。而且，第一绝缘层130可以延伸到第二区域A2。
第一绝缘层130可以由具有低介电常数的材料形成，以减小存储单元110之间的泄漏电流。当存储单元110利用生热来储存数据时，例如，当可变电阻层117包括相变材料时，第一绝缘层130可以由具有低导热率的材料形成，以减少从存储单元110的热损失或从存储单元110到相邻存储单元110的热传递。即，第一绝缘层130可以由Low-k(低介电常数)材料或Low-K(低导热率)材料或这两者形成。作为示例，第一绝缘层130可以包括含有硅和碳的绝缘材料，例如SiOC、SIOCH、SiOCHN、SiC、SiCON或SiCN。所述绝缘材料可以是可流动材料，其将在随后的工艺中固化。在一个实施例中，第一绝缘层130可以利用可流动化学气相沉积(FCVD)工艺来形成。例如，可以通过使具有Si-C键的电介质前体与氧化剂反应以形成电介质材料、以及然后通过使该电介质材料固化来形成第一绝缘层130。
为了防止泄漏电流和/或热传递，第一绝缘层130可以具有足够大的厚度以至少填充相邻的可变电阻层117之间的空间。在下文中，在第一区域A1中第一绝缘层130的厚度，即在第一区域A1中从衬底100的上表面到第一绝缘层130的最上表面的距离，可以被称为第一厚度T1。在图3所示的实施方式中，在第一区域A1中，第一绝缘层130可以完全填充层叠结构之间的空间，每个层叠结构包括存储单元MC和硬掩模图案120，并且第一绝缘层130的最上表面可以位于硬掩模图案120的上方。但是，如稍后所述，优选的是，第二区域A2中的第一绝缘层130的厚度相对薄。考虑到这一点，可以减小第一区域A1中第一绝缘层130的厚度，只要至少相邻的可变电阻层117之间存在第一绝缘层130。例如，如第一虚线①所示，第一绝缘层130的最上表面可以低于硬掩模图案120的上表面，或者如第二虚线②所示，第一绝缘层130的最上表面可以低于上电极层119的上表面。在由第一虚线①和第二虚线②指示的这些示例中，第一绝缘层130的最上表面可以高于可变电阻层117的上表面。此外，在第一绝缘层130中可以存在空隙V。由于空隙V中的真空具有相对较低的介电常数或相对较低的导热率，或兼有这两者，因此空隙V随同第一绝缘层130一起可以增强防止泄漏电流或热传递或防止这两者的功能。
这里，在第一区域A1中形成具有预定高度的存储单元MC，而在第二区域A2中不存在存储单元MC。因此，第二区域A2中第一绝缘层130的厚度可以小于第一区域A1中第一绝缘层130的厚度。以下，将第二区域A2中第一绝缘层130的厚度称为第二厚度T2。由于第一绝缘层130在第一区域A1和第二区域A2中一起形成，所以第一绝缘层130可以存在于第二区域A2中(除非执行去除第一绝缘层130在第二区域A2中的部分的单独工艺)，但是第二厚度T2可以按所需尽可能地薄。这是因为与第二绝缘层140相比，用于第一绝缘层130且具有低介电常数或低导热率或这两者的材料在固化过程中具有更高的收缩率，由此导致应力，其中第二绝缘层140要在随后的工艺中形成并包括硅氧化物。为了使第一绝缘层130产生的应力处于或低于类似硅氧化物的水平，可以将第二厚度T2调整到
Figure BDA0002317616250000061
或更小同时超过
Figure BDA0002317616250000062
例如，由于在固化过程中第一绝缘层130比第二绝缘层140收缩更多，所以在固化过程中拉伸应力可以被施加于第一绝缘层130，从而导致第一绝缘层130中出现一个或更多裂纹。当将第一绝缘层130的第二厚度T2调整到等于或小于
Figure BDA0002317616250000063
时，施加在绝缘层130上的拉伸应力可以被保持在足够低的水平以抑制所述裂纹的出现。
总之，在图3所示的实施方式中，第一绝缘层130可以形成在第一区域A1和第二区域A2两者中，但是在第一区域A1中第一绝缘层130的第一厚度T1可以满足第一条件，即第一绝缘层130填充可变电阻层117之间的空间的部分或基本上全部，并且在满足第一条件的前提下，在第二区域A2中第一绝缘层130的第二厚度T2可以优选为尽可能地薄。第二厚度T2可以优选为
Figure BDA0002317616250000064
或更小，但是可以大于
Figure BDA0002317616250000065
来满足第一条件。
随后，可以在第一绝缘层130之上形成第二绝缘层140。第二绝缘层140可以包括硅氧化物，并且相比于第一绝缘层130而可以具有较高的介电常数或较高的导热率或兼有这两者。在第一区域A1和第二区域A2中第二绝缘层140的上表面可以位于第一绝缘层130的上表面之上，以补偿第一区域A1和第二区域A2之间的台阶差。
参考图4，可以对图3的所得结构执行平坦化工艺，例如化学机械抛光(CMP)工艺，直到存储单元110的上表面(例如，上电极层119的上表面)暴露出来为止。结果，在第一区域A1中，第一绝缘层130可以存在于存储单元110之间，同时可以具有与存储单元110的厚度基本相同的第三厚度T1'。而且，在第二区域A2中，第一绝缘层130具有第二厚度T2，而第二绝缘层140具有与第三厚度T1'与第二厚度T2之间的差相对应的厚度并且形成在第一绝缘层130之上。在第二区域A2中，第二绝缘层140的厚度可以大于第一绝缘层130的第二厚度T2。
参考图5，可以选择性地蚀刻第二区域A2中的第一绝缘层130和第二绝缘层140以形成接触孔150。接触孔150可以暴露出衬底100的一部分，例如，开关晶体管的结、金属焊盘或金属线。接触孔150可以通过各向异性蚀刻(比如干法蚀刻)来形成。
这里，第一绝缘层130可以是低k材料，或低K材料或这两者，并且在各向异性蚀刻工艺(例如，干法蚀刻工艺)中，这些材料可以比由硅氧化物等形成的第二绝缘层140而具有较高的蚀刻速率。因此，在用于形成接触孔150的蚀刻工艺中，第一绝缘层130的蚀刻速率大于第二绝缘层140的蚀刻速率。因此，接触孔150下部的宽度可以变得大于接触孔150上部的宽度。换言之，形成在第一绝缘层130中的第二接触孔150B的宽度WB可以大于形成在第二绝缘层140中的第一接触孔150A的宽度WA。
参考图6，可以用导电材料比如金属或金属氮化物来填充接触孔150以形成接触插塞160。
这里，由于根据上述接触孔150的形状，接触插塞160的下部具有相对较宽的宽度，因此，接触插塞160可以容易地连接衬底100的一部分，例如，开关晶体管的结、焊盘或线。
通过上述工艺，可以制造图6中所示的存储器件。
再次参考图6，根据本公开的实施方式的存储器件可以包括：衬底100，其包括在第一区域A1中的第一部分和在第二区域A2中的第二部分；存储单元110，其在第一区域A1中形成在衬底100的第一部分之上，并且彼此间隔开；第一绝缘层130，其填充存储单元110之间的空间的至少一部分，并且在第二区域A2中在衬底100的第二部分之上延伸；第二绝缘层140，其形成在第二区域A2中的第一绝缘层130之上；以及接触插塞160，其在第二区域A2中穿透第一绝缘层130和第二绝缘层140以连接到衬底100的一部分。
这里，第一绝缘层130可以包括具有相对低的介电常数或相对低的导热率或兼有这两者的材料。例如，相比第二绝缘层140，第一绝缘层130可以包括具有较低的介电常数，或者具有较低的导热率，或者兼有这两者的材料。第二绝缘层140可以包括硅氧化物。另外，第一绝缘层130可以具有比第二绝缘层140高的蚀刻速率。
在第一区域A1中第一绝缘层130的厚度(例如，图4中的第三厚度T1')可以大于第二区域A2中第一绝缘层130的厚度T2。另外，在第二区域A2中，第一绝缘层130的厚度T2可以小于第二绝缘层140的厚度。
接触插塞160可以具有穿透第一绝缘层130的第一部分和穿透第二绝缘层140的第二部分。第一部分的宽度WB可以大于第二部分的宽度WA。
根据如上所述的存储器件及其制造方法，可以获得以下有益方面。
首先，在存储单元110之间存在具有相对低的介电常数或相对低的导热率或兼有这两者的第一绝缘层130，从而减少了通过第一绝缘层130的泄漏电流或热传递/热损失。因此，存储器件的可靠性可以增大。
另外，由于在第二区域A2中在衬底100的第二部分之上延伸的第一绝缘层130的厚度T2小于给定值，因此可以不执行诸如在第二区域A2中减小第一绝缘层130的厚度或去除第一绝缘层130的附加工艺来解决与应力相关的问题。因此，工艺难度可以降低并且工艺可以得到简化。
此外，由于第一绝缘层130包括蚀刻速率比第二绝缘层140的蚀刻速率高的材料，所以第二区域A2中接触插塞160的形成在衬底100的第二部分之上的第一绝缘层130中的下部宽度WB可以轻松地增大而无需执行附加工艺。结果，接触插塞160可以容易地与位于接触插塞160下方并且接触接触插塞160的部件对准。
同时，根据本公开的实施方式，可以在垂直方向上层叠两个或更多个存储单元。这将参考图7通过示例方式进行描述。
图7是用于示出根据本公开的实施方式的存储器件及其制造方法的截面图。将省略与上述实施方式基本相同的部分的详细描述。
参考图7，存储器件可以包括半导体衬底200，半导体衬底200包括在第一区域A1中的第一部分和在第二区域A2中的第二部分，其中多个存储单元布置在第一区域A1，外围电路设置在第二区域A2。
在第二区域A2中可以在半导体衬底200的第二部分之上提供晶体管TR。具体地，在第二区域A2中，可以在半导体衬底200之上形成作为晶体管TR的一部分并且通过栅极绝缘层而与半导体衬底200绝缘的栅极，并且可以在半导体衬底200中在该栅极的两侧形成结区(未示出)。结区可以通过掺杂杂质来形成。接触插塞CP可以分别形成在这些结区之上。接触插塞CP可以穿过第一层间绝缘层ILD1，该第一层间绝缘层ILD1覆盖其上形成有晶体管TR的半导体衬底200，并且接触插塞CP可以被连接到晶体管TR的两个结。
可以在第一层间绝缘层ILD1之上提供沿第一方向延伸的第一字线WL1和与第一字线WL1间隔开的第一焊盘PD1。就图7的截面图的取向而言，第一方向可以平行于水平方向。第一字线WL1可以横穿第一区域A1并且延伸至第二区域A2的一部分以连接到接触插塞CP中的第一个。第一焊盘PD1可以形成在第二区域A2中以连接到接触插塞CP中的第二个。第一字线WL1和第一焊盘PD1之间的空间可以用第二层间绝缘层ILD2填充。
可以在第一字线WL1、第一焊盘PD1和第二层间绝缘层ILD2之上提供第一层叠体(stack)，该第一层叠体包括：多个存储单元210-1，其连接到第一字线WL1；第一绝缘层230-1，其填充两个存储单元210-1之间的空间的至少一部分并且延伸至第二区域A2；第二绝缘层240-1，其形成在第二区域A2中的第一绝缘层230-1之上；以及接触插塞260-1，其穿透第一绝缘层230-1和第二绝缘层240-1以连接到第一焊盘PD1。可以通过与上述参考图2至图6所述的工艺基本相同的工艺来形成该第一层叠体。
可以在所述第一层叠体之上提供在第二方向上延伸的公共位线CBL和第二焊盘PD2。第二方向可以垂直于图7的截面图。虽然未示出，但是公共位线CBL可以横穿第一区域A1并且延伸至第二区域A2的一部分以连接到特定的接触插塞。第二焊盘PD2可以形成在第二区域A2中以连接到第一层叠体的接触插塞260-1。公共位线CBL与第二焊盘PD2之间的空间可以用第三层间绝缘层ILD3填充。
可以在公共位线CBL、第二焊盘PD2和第三层间绝缘层ILD3之上形成第二层叠体，该第二层叠体包括：多个存储单元210-2，其连接到公共位线CBL；第三绝缘层230-2，其填充存储单元210-2之间的空间的至少一部分并延伸至第二区域A2；第四绝缘层240-2，其形成在第二区域A2中的第一绝缘层230-2之上；以及接触插塞260-2，其穿透第三绝缘层230-2和第四绝缘层240-2以连接到第二焊盘PD2。该第二层叠体也可以通过与上述参考图2至图6所述的工艺基本相同的工艺来形成。
可以在第二层叠体之上重复从第一字线WL1至第二层叠体的层叠结构。例如，可以在第二层叠体之上设置：第二字线WL2，其在与第一字线WL1相同的方向上延伸以与第一字线WL1重叠；以及第三焊盘PD3，其与第二层叠体的接触插塞260-2耦接。
基于所公开的技术的以上和其他存储电路或半导体器件可以在一系列设备或系统中使用。图8至图12提供了可以实施本文所公开的存储电路的设备或系统的一些示例。
图8是实施了基于所公开的技术的存储电路的微处理器的配置图的示例。
参考图8，微处理器1000可以执行用于控制和调整一系列处理的任务，一系列处理为从各种外部设备接收数据、处理数据以及将处理结果输出到外部设备。微处理器1000可以包括存储部1010、运算部1020、以及控制部1030等。微处理器1000可以是各种数据处理单元，例如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)和应用处理器(AP)。
存储部1010是微处理器1000中储存数据的部分，作为处理器寄存器、或寄存器等。存储部1010可以包括数据寄存器、地址寄存器、以及浮点寄存器等。此外，存储部1010可以包括各种寄存器。存储部1010可以执行以下功能：临时储存要被运算部1020执行运算的数据、执行运算的结果数据以及储存有用于执行运算的数据的地址。
存储部1010可以包括一个或更多个根据实施方式的上述半导体器件。例如，存储部1010可以包括：衬底，其包括在第一区域中的第一部分和在第二区域中的第二部分；多个存储单元，其设置在衬底的第一部分之上；第一绝缘层，其在衬底的第二部分之上延伸，并且至少部分地填充多个存储单元中的相邻存储单元之间的空间；以及第二绝缘层，其设置在第一绝缘层之上，并且其中，第一绝缘层的介电常数小于第二绝缘层的介电常数，或第一绝缘层的导热率小于第二绝缘层的导热率，或同时满足这两者。这样，可以提高存储部1010的可靠性，并且可以改善制造工艺。结果，可以改善微处理器1000的操作特性。
运算部1020可以根据控制部1030对命令进行解码的结果来执行四则算术运算或逻辑运算。运算部1020可以包括至少一个算术逻辑单元(ALU)等。
控制部1030可以从存储部1010、运算部1020和微处理器1000的外部设备接收信号，执行命令的提取、解码以及控制微处理器1000的信号的输入和输出，并运行程序表示的处理。
根据本实施方式的微处理器1000可以另外包括高速缓存单元1040，其可以临时储存要从不同于存储部1010的外部设备输入或要输出到外部设备的数据。在这种情况下，高速缓存单元1040可以通过总线接口1050而与存储部1010、运算部1020和控制部1030交换数据。
图9是实施了基于所公开的技术的存储电路的处理器的配置图的示例。
参考图9，处理器1100可以通过包括不同于微处理器的各种功能来提高性能并实现多功能，所述微处理器执行用于控制和调整从各种外部设备接收数据、处理数据以及输出处理结果到外部设备的一系列处理的任务。处理器1100可以包括用作微处理器的内核单元1110，用于临时储存数据的高速缓存单元1120以及用于在内部与外部设备之间传输数据的总线接口1130。处理器1100可以包括各种片上系统(SoC)，诸如多核处理器、图形处理单元(GPU)和应用处理器(AP)。
本实施方式的内核单元1110是对从外部设备输入的数据执行算术逻辑运算的部分，并且可以包括存储部1111、运算部1112和控制部1113。
存储部1111是将数据储存在处理器1100中的部分，作为处理器寄存器、或寄存器等。存储部1111可以包括数据寄存器、地址寄存器、以及浮点寄存器等。此外，存储部1111可以包括各种寄存器。存储部1111可以执行以下功能：临时储存要被运算部1112执行运算的数据，执行运算的结果数据以及储存有用于执行运算的数据的地址。运算部1112是处理器1100中执行运算的部分。运算部1112可以根据控制部1113对命令进行解码的结果等来执行四则算术运算、逻辑运算。运算部1112可以包括至少一个算术逻辑单元(ALU)等。控制部1113可以从存储部1111、运算部1112和处理器1100的外部设备接收信号，执行命令的提取、解码，控制处理器1100的信号的输入和输出，并且运行由程序表示的处理。
高速缓存单元1120是临时储存数据以补偿高速操作的内核单元1110与低速操作的外部设备之间的数据处理速度的差异的部分。高速缓存单元1120可以包括一级储存部1121、二级储存部1122和三级储存部1123。通常，高速缓存单元1120包括一级储存部1121和二级储存部1122，并且在需要高储存容量的情况下可以包括三级储存部1123。根据情况需要，高速缓存单元1120可以包括数量增加的储存部。也就是说，可以根据设计来改变高速缓存单元1120中所包括的储存部的数量。一级储存部1121、二级储存部1122和三级储存部1123储存和识别数据的速度可以相同或不同。在各个储存部1121、1122和1123的速度不同的情况下，一级储存部1121的速度可以是最大的。高速缓存单元1120的一级储存部1121、二级储存部1122和三级储存部1123中的至少一个储存部可以包括一个或更多个根据实施方式的上述半导体器件。例如，高速缓存单元1120可以包括：衬底，其包括在第一区域中的第一部分和在第二区域中的第二部分；多个存储单元，其设置在衬底的第一部分之上；第一绝缘层，其在衬底的第二部分之上延伸，并且至少部分地填充多个存储单元中的相邻存储单元之间的空间；以及第二绝缘层，其设置在第一绝缘层之上，并且其中，第一绝缘层的介电常数小于第二绝缘层的介电常数，或第一绝缘层的导热率小于第二绝缘层的导热率，或同时满足这两者。通过这样，可以改善高速缓存单元1120的可靠性和制造工艺。结果，可以改善处理器1100的操作特性。
尽管在图9中示出了一级储存部1121、二级储存部1122和三级储存部1123全部都被配置在高速缓存单元1120内部，要注意的是，高速缓存单元1120的的一级储存部1121、二级储存部1122和三级储存部1123可以全部被配置在内核单元1110的外部，并且可以补偿内核单元1110与外部设备之间的数据处理速度的差异。同时，应注意，高速缓存单元1120的一级储存部1121可以设置在内核单元1110内部，并且二级储存部1122和三级储存部1123可以配置在内核单元1110外部，以增强补偿数据处理速度差异的功能。在另一实施方式中，一级储存部1121和二级储存部1122可以设置在内核单元1110内部，而三级储存部1123可以设置在内核单元1110外部。
总线接口1130是连接内核单元1110、高速缓存单元1120以及外部设备并允许有效地传输数据的部分。
根据本实施方式的处理器1100可以包括多个内核单元1110，并且多个内核单元1110可以共享高速缓存单元1120。多个内核单元1110和高速缓存单元1120可以直接地连接或可以通过总线接口1130连接。该多个内核单元1110可以通过与上述内核单元1110的配置相同的方式来配置。在处理器1100包括多个内核单元1110的情况下，高速缓存单元1120的一级储存部1121可以对应于多个内核单元1110的数量而配置在每个内核单元1110中，而二级储存部1122和三级储存部1123可以以通过总线接口1130共享的方式配置在多个内核单元1110的外部。一级储存部1121的处理速度可以大于二级储存部1122和三级储存部1123的处理速度。在另一实施方式中，一级储存部1121和二级储存部1122可以对应于多个内核单元1110的数量而配置在每个内核单元1110中，而三级储存部1123可以以通过总线接口1130共享的方式配置在多个内核单元1110的外部。
根据本实施方式的处理器1100还可以包括：储存数据的嵌入式存储部1140；通信模块单元1150，其可以以有线或无线方式向外部设备发送数据和从外部设备接收数据；存储器控制单元1160，其驱动外部存储器件；以及媒体处理单元1170，其处理在处理器1100中处理的数据或从外部输入设备输入的数据，并将处理后的数据输出到外部接口设备等。此外，处理器1100可以包括多个各种模块和器件。在这种情况下，添加的多个模块可以通过总线接口1130而与内核单元1110和高速缓存单元1120交换数据以及与彼此交换数据。
嵌入式存储部1140不仅可以包括易失性存储器，还可以包括非易失性存储器。易失性存储器可以包括DRAM(动态随机存取存储器)、移动DRAM、SRAM(静态随机存取存储器)以及具有与上述存储器相似的功能的存储器，等等。非易失性存储器可以包括ROM(只读存储器)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移转矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)、具有类似功能的存储器。
通信模块单元1150可以包括能够与有线网络连接的模块，能够与无线网络连接的模块以及可以包括这两者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)以及诸如通过传输线发送和接收数据的各种设备等。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(Wibro)、高速下行链路分组访问(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)以及诸如无需传输线即可发送和接收数据的各种设备，等等。
存储器控制单元1160用于管理和处理在处理器1100与根据不同的通信标准进行操作的外部储存设备之间传输的数据。存储器控制单元1160可以包括各种存储器控制器，例如，可以控制IDE(集成设备电子设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、RAID(独立磁盘冗余阵列)、SSD(固态磁盘)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)以及紧凑型闪存(CF)卡等的设备。
媒体处理单元1170可以处理在处理器1100中处理的数据或者以图像、语音或其他形式从外部输入设备输入的数据，并且将所述数据输出到外部接口设备。媒体处理单元1170可以包括图形处理单元(GPU)、数字信号处理器(DSP)、高清晰度音频设备(HD音频)和高清晰度多媒体接口(HDMI)控制器等等。
图10是实施了基于所公开的技术的存储电路的系统的配置图的示例。
参考图10，系统1200作为用于处理数据的装置的可以执行输入、处理、输出、通信、储存等以对数据进行一系列操控。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230、以及接口设备1240等。本实施方式的系统1200可以是利用处理器进行操作的各种电子系统，例如计算机、服务器、PDA(个人数字助理)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、数字音乐播放器、PMP(便携式多媒体播放器)、照相机、全球定位系统(GPS)、摄像机、录音机、远程信息处理、视听(AV)系统以及智能电视等等。
处理器1210可以对输入的命令进行解码并处理对系统1200中储存的数据的运算、比较等，并控制这些运算。处理器1210可以包括微处理器单元(MPU)、中央处理单元(CPU)、单核/多核处理器、图形处理单元(GPU)、应用处理器(AP)以及数字信号处理器(DSP)，等等。
主存储器件1220是可以在运行程序时临时储存、调用和运行来自辅助存储器件1230的程序代码或数据的储存器，并且即使在电源切断时也可以保存所存储的内容。主存储器件1220可包括一个或更多个根据实施方式的上述半导体器件。例如，主存储器件1220可以包括：衬底，其包括在第一区域中的第一部分和在第二区域中的第二部分；多个存储单元，其设置在衬底的第一部分之上；第一绝缘层，其在衬底的第二部分之上延伸，并且至少部分地填充多个存储单元中的相邻存储单元之间的空间；以及第二绝缘层，其设置在第一绝缘层之上，并且其中，第一绝缘层的介电常数小于第二绝缘层的介电常数，或第一绝缘层的导热率小于第二绝缘层的导热率，或同时满足这两者。通过这样，可以改善主存储器件1220的可靠性和制造工艺。结果，可以改善系统1200的操作特性。
此外，主存储器件1220还可以包括易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，其中在电源切断时所有内容都被擦除。与此不同，主存储器件1220可以不包括根据实施方式的半导体器件，而是可以包括易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，其中在电源切断时所有内容都被擦除。
辅助存储器件1230是用于储存程序代码或数据的存储器件。尽管辅助存储器件1230的速度比主存储器件1220慢，但是辅助存储器件1230可以储存更大量的数据。辅助存储器件1230可以包括一个或更多个根据实施方式的上述半导体器件。例如，辅助存储器件1230可以包括：衬底，其包括在第一区域中的第一部分和在第二区域中的第二部分；多个存储单元，其设置在衬底的第一部分之上；第一绝缘层，其在衬底的第二部分之上延伸，并且至少部分地填充多个存储单元中的相邻存储单元之间的空间；以及第二绝缘层，其设置在第一绝缘层之上，并且其中，第一绝缘层的介电常数小于第二绝缘层的介电常数，或第一绝缘层的导热率小于第二绝缘层的导热率，或同时满足这两者。通过这样，可以改善辅助存储器件1230的可靠性和制造工艺。结果，可以改善系统1200的操作特性。
此外，辅助存储器件1230还可以包括数据储存系统(参见图11的参考数字1300)，诸如，利用磁性的磁带、磁盘、利用光学的激光盘、同时利用磁性和光学的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)以及紧凑型闪存(CF)卡等。与此不同，辅助存储器件1230可以不包括根据实施方式的半导体器件，而是可以包括数据储存系统(参见图11的附图标记1300)，诸如利用磁性的磁带、磁盘、利用光学的激光盘、同时利用磁性和光学的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)以及紧凑型闪存(CF)卡等。
接口设备1240可以用于执行在本实施方式的系统1200与外部设备之间的命令和数据的交换。接口设备1240可以是小键盘、键盘、鼠标、扬声器、麦克风、显示器、各种人机接口设备(HID)以及通信设备等。通信设备可以包括能够与有线网络连接的模块，能够与无线网络连接的模块以及可以包括这两者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)以及诸如通过传输线发送和接收数据的各种设备等等。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(Wibro)、高速下行链路分组访问(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)以及诸如无需传输线即可发送和接收数据的各种设备，等等。
图11是实施了基于所公开的技术的存储电路的数据储存系统的配置图的示例。
参考图11，数据储存系统1300可以包括：作为用于储存数据的组件的具有非易失性特性的储存设备1310，控制储存设备1310的控制器1320，用于与外部设备连接的接口1330以及用于临时储存数据的临时储存设备1340。数据储存系统1300可以是诸如硬盘驱动器(HDD)、光盘只读存储器(CDROM)、数字多功能盘(DVD)以及固态盘(SSD)等的盘类型，以及可以是卡类型，诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数字高容量(SDHC))卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)以及紧凑型闪存(CF)卡等。
储存设备1310可以包括半永久地储存数据的非易失性存储器。非易失性存储器可以包括ROM(只读存储器)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)以及磁性随机存取存储器(MRAM)，等等。
控制器1320可以控制储存设备1310与接口1330之间的数据交换。为此目的，控制器1320可以包括处理器1321，该处理器1321用于执行以下操作：处理通过接口1330从数据储存系统1300的外部输入的命令，等等。
接口1330用于在数据储存系统1300与外部设备之间执行命令和数据的交换。在数据储存系统1300是卡类型的情况下，接口1330可以与诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等等设备中使用的接口兼容，或与类似于上述设备的设备中使用的接口兼容。在数据储存系统1300是盘类型的情况下，接口1330可以与诸如IDE(集成设备电子设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)等的接口兼容，或者与类似于上述接口的接口兼容。接口1330可以与类型彼此不同的一个或更多个接口兼容。
临时储存设备1340可以根据与外部设备、控制器和系统的接口的多样性和高性能，来临时储存数据，以便在接口1330与储存设备1310之间有效地传输数据。用于临时储存数据的临时储存设备1340可以包括一个或更多个根据实施方式的上述半导体器件。临时储存设备1340可以包括：衬底，其包括在第一区域中的第一部分和在第二区域中的第二部分；多个存储单元，其设置在衬底的第一部分之上；第一绝缘层，在其衬底的第二部分之上延伸，并且至少部分地填充多个存储单元中的相邻存储单元之间的空间；以及第二绝缘层，其设置在第一绝缘层之上，并且其中，第一绝缘层的介电常数小于第二绝缘层的介电常数，或第一绝缘层的导热率小于第二绝缘层的导热率，或同时满足这两者。通过这样，可以提改善储存设备1310或临时储存设备1340的可靠性以及制造工艺。结果，可以改善数据储存系统1300的操作特性和数据储存特性。
图12是实施了基于所公开的技术的存储电路的存储系统的配置图的示例。
参考图12，存储系统1400可以包括作为用于储存数据的组件具有非易失性特性的存储器1410，控制存储器1410的存储器控制器1420以及用于与外部设备连接的接口1430等。存储系统1400可以是卡类型，诸如固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)以及紧凑型闪存(CF)卡，等等。
用于储存数据的存储器1410可以包括一个或更多个根据实施方式的上述半导体器件。例如，存储器1410可以包括：衬底，其包括在第一区域中的第一部分和在第二区域中的第二部分；多个存储单元，其设置在衬底的第一部分之上；第一绝缘层，其在衬底的第二部分之上延伸，并且至少部分地填充多个存储单元中的相邻存储单元之间的空间；以及第二绝缘层，其设置在第一绝缘层之上，并且其中，第一绝缘层的介电常数小于第二绝缘层的介电常数，或第一绝缘层的导热率小于第二绝缘层的导热率，或同时满足这两者。通过这样，可以改善存储器1410的可靠性和制造工艺。结果，可以改善存储系统1400的操作特性和数据储存特性。
此外，根据本实施方式的存储器1410还可以包括具有非易失性特性的ROM(只读存储器)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)以及磁性随机存取存储器(MRAM)等。
存储器控制器1420可以控制存储器1410与接口1430之间的数据交换。为此目的，存储器控制器1420可以包括处理器1421，该处理器1421用于执行以下操作：处理通过接口1430从存储系统1400外部输入的命令。
接口1430用于执行存储系统1400与外部设备之间的命令和数据交换。接口1430可以与在诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等的设备中使用的接口兼容，或者与在类似于上述设备的设备中使用的接口兼容。接口1430可以与类型彼此不同的一个或更多个接口兼容。
根据本实施方式的存储系统1400还可以包括缓冲存储器1440，该缓冲存储器1440用于根据与外部设备、存储器控制器和存储系统的接口的多样化和高性能而在接口1430与存储器1410之间有效地传输数据。例如，用于临时储存数据的缓冲存储器1440可以包括一个或更多个根据实施方式的上述半导体器件。缓冲存储器1440可以包括：衬底，其包括在第一区域中的第一部分和在第二区域中的第二部分；多个存储单元，其设置在衬底的第一部分之上；第一绝缘层，其在衬底的第二部分之上延伸，并且至少部分地填充多个存储单元中的相邻存储单元之间的空间；以及第二绝缘层，其设置在第一绝缘层之上，并且其中，第一绝缘层的介电常数小于第二绝缘层的介电常数，或第一绝缘层的导热率小于第二绝缘层的导热率，或同时满足这两者。由此，可以改善缓冲存储器1440的可靠性和制造工艺。结果，可以改善存储系统1400的操作特性和数据储存特性。
此外，根据本实施方式的缓冲存储器1440还可以包括具有易失性特性的SRAM(静态随机存取存储器)和DRAM(动态随机存取存储器)等，以及具有非易失性特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移转矩随机存取存储器(STTRAM)和磁性随机存取存储器(MRAM)等。与此不同，缓冲存储器1440可以不包括根据实施方式的半导体器件，而是可以包括具有易失性特性的SRAM(静态随机存取存储器)和DRAM(动态随机存取存储器)等，以及具有非易失性特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移转矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。
基于本文件中所公开的存储器件的图8至图12中的电子设备或系统的以上示例中的特征可以在各种设备、系统或应用中实现。一些示例包括移动电话或其他便携式通信设备、平板电脑、笔记本或膝上型计算机、游戏机、智能电视机、电视机顶盒、多媒体服务器、具有或不具有无线通信功能的数码相机，手表或其他带有无线通信功能的可穿戴设备。
尽管本专利文件包括许多细节，但是这些细节不应解释为对任何发明或可要求保护的内容的范围的限制，而应解释为对可能对特定发明的特定实施例是特定的特征的描述。在该专利文件中在不同的实施例的背景中描述的某些特征也可以在单个实施例中组合实施。相反，在单个实施例的背景中描述的各种特征也可以分别在多个实施例中实施或以任何合适的子组合来实施。此外，尽管以上可以将特征描述为以某些组合起作用并且甚至最初如此要求保护，但是在某些情况下，可以从所要求保护的组合中切除该组合中的一个或更多个特征，并且所要求保护的组合可以指子组合或子组合的变体。
类似地，虽然在附图中操作以特定顺序来描绘，但是这不应理解为为了实现期望的效果，要求以所示的特定顺序或连续的顺序来执行这些操作，或者要求执行所有示出的操作。此外，在该专利文件中描述的实施例中的各种系统组件的分离不应被理解为在所有实施例中都需要这样的分离。
仅描述了一些实施方式和示例。基于该专利文件中所描述和示出的内容，可以做出其他实施方式、改善和变化。

Claims (20)

1.一种电子设备，包括半导体存储器，其中，所述半导体存储器包括：
衬底，其包括在第一区域中的第一部分和在第二区域中的第二部分；
多个存储单元，其设置在所述衬底的所述第一部分之上；
第一绝缘层，其在所述衬底的所述第二部分之上延伸并且至少部分地填充所述多个存储单元中的相邻存储单元之间的空间；和
第二绝缘层，其设置在所述第一绝缘层之上，以及
其中，所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数、所述第一绝缘层的导热率小于所述第二绝缘层的导热率、或同时满足这两者。
2.根据权利要求1所述的电子设备，其中，在所述第二区域中所述第一绝缘层的厚度小于在所述第一区域中所述第一绝缘层的厚度。
3.根据权利要求1所述的电子设备，其中，所述第一绝缘层在所述第二区域中的厚度小于所述第二绝缘层的厚度。
4.根据权利要求1所述的电子设备，其中，所述半导体存储器还包括：
接触插塞，其在所述第二区域中穿透所述第二绝缘层和所述第一绝缘层。
5.根据权利要求4所述的电子设备，其中，穿透所述第一绝缘层的所述接触插塞的第一部分的宽度大于穿透所述第二绝缘层的所述接触插塞的第二部分的宽度。
6.根据权利要求1所述的电子设备，其中，所述第一绝缘层的蚀刻速率高于所述第二绝缘层的蚀刻速率。
7.根据权利要求1所述的电子设备，其中，所述第一绝缘层包括硅和碳，以及
其中，所述第二绝缘层包括硅氧化物。
8.根据权利要求7所述的电子设备，其中，所述第一绝缘层包括SiOC、SIOCH、SiOCHN、SiC、SiCON或SiCN。
9.根据权利要求1所述的电子设备，其中，所述多个存储单元中的每一个包括相变材料。
10.根据权利要求1所述的电子设备，还包括：微处理器，所述微处理器包括：
控制部，其被配置为从所述微处理器外部接收包括命令的信号，并且执行命令的提取、解码或控制所述微处理器的信号的输入或输出；
运算部，其被配置为基于所述控制部对所述命令进行解码的结果来执行运算；和
存储部，其被配置为储存用于执行所述运算的数据、与执行所述运算的结果相对应的数据或被执行所述运算的数据的地址，
其中，所述半导体存储器是所述微处理器中的存储部的部分。
11.根据权利要求1所述的电子设备，还包括：处理器，所述处理器包括：
内核单元，其被配置为基于从所述处理器外部输入的命令，通过使用数据来执行与所述命令相对应的运算；
高速缓存单元，其被配置为储存用于执行所述运算的数据、与执行所述运算的结果相对应的数据或被执行所述运算的数据的地址；和
总线接口，其连接在所述内核单元与所述高速缓存单元之间，并被配置为在所述内核单元与所述高速缓存单元之间传输数据；
其中，所述半导体存储器是所述处理器中的高速缓存单元的部分。
12.根据权利要求1所述的电子设备，还包括：处理系统，所述处理系统包括：
处理器，其被配置为对所述处理器接收到的命令进行解码，以及基于对所述命令进行解码的结果来控制针对信息的操作；
辅助存储器件，其被配置为储存用于对所述命令进行解码的程序和所述信息；
主存储器件，其被配置为从所述辅助存储器件调用和储存所述程序和所述信息，使得所述处理器在执行所述程序时使用所述程序和所述信息来执行所述操作；和
接口设备，其被配置为执行所述处理器、所述辅助存储器件和所述主存储器件中的至少一个与外部之间的通信，
其中，所述半导体存储器是所述处理系统中的辅助存储器件的部分或主存储器件的部分。
13.根据权利要求1所述的电子设备，还包括：数据储存系统，所述数据储存系统包括：
储存设备，其被配置为储存数据并且不管电源如何都保存所储存的数据；
控制器，其被配置为根据从外部输入的命令来控制向所述储存设备的数据输入和从所述储存设备的数据输出；
临时储存设备，其被配置为临时储存在所述储存设备与所述外部之间交换的数据；和
接口，其被配置为在所述储存设备、所述控制器和所述临时储存设备中的至少一个与所述外部之间执行通信，
其中，所述半导体存储器是所述数据储存系统中的储存设备的部分或临时储存设备的部分。
14.根据权利要求1所述的电子设备，还包括：存储系统，所述存储系统包括：
存储器，其被配置为储存数据并且不管电源如何都保存所储存的数据；
存储器控制器，其被配置为根据从外部输入的命令来控制向所述存储器的数据输入和从所述存储器的数据输出。
缓冲存储器，其被配置为对在所述存储器与所述外部之间交换的数据进行缓冲；和
接口，其被配置为在所述存储器、所述存储器控制器和所述缓冲存储器中的至少一个与所述外部之间进行通信，
其中，所述半导体存储器是所述存储系统中的存储器的部分或缓冲存储器的部分。
15.一种用于制造电子设备的方法，所述电子设备包括半导体存储器，所述方法包括：
提供衬底，所述衬底包括在第一区域中的第一部分和在第二区域中的第二部分；
形成第一绝缘层，所述第一绝缘层在所述衬底的所述第二部分之上延伸并且至少部分地填充多个存储单元中的相邻存储单元之间的空间；
在所述第一绝缘层之上形成第二绝缘层；以及
执行平坦化工艺，直到暴露出所述多个存储单元的上表面为止，
其中，所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数、所述第一绝缘层的导热率小于所述第二绝缘层的导热率、或同时满足这两者。
16.根据权利要求15所述的方法，其中，所述多个存储单元分别包括多个可变电阻层，以及
其中，形成所述第一绝缘层的步骤包括：
在填充所述多个可变电阻层中的相邻可变电阻层之间的空间的至少一部分时，将所述第二区域中的所述第一绝缘层的厚度调整到给定值或更小。
17.根据权利要求15所述的方法，在执行所述平坦化工艺之后，所述方法还包括：
通过在所述第二区域中蚀刻所述第二绝缘层和所述第一绝缘层来形成接触孔；以及
通过用导电材料填充所述接触孔来形成接触插塞，以及
其中，所述第一绝缘层的蚀刻速率高于所述第二绝缘层的蚀刻速率。
18.根据权利要求17所述的方法，其中，穿透所述第一绝缘层的所述接触孔的第一部分的宽度大于穿透所述第二绝缘层的所述接触孔的第二部分的宽度。
19.根据权利要求15所述的方法，其中，所述第一绝缘层包括硅和碳，以及
其中，所述第二绝缘层包括硅氧化物。
20.根据权利要求15所述的方法，其中，所述第一绝缘层包括SiOC、SIOCH、SiOCHN、SiC、SiCON或SiCN。
CN201911284470.4A 2019-05-22 2019-12-13 电子设备及其制造方法 Pending CN111987072A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0060003 2019-05-22
KR1020190060003A KR102668222B1 (ko) 2019-05-22 2019-05-22 전자 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN111987072A true CN111987072A (zh) 2020-11-24

Family

ID=73441630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911284470.4A Pending CN111987072A (zh) 2019-05-22 2019-12-13 电子设备及其制造方法

Country Status (4)

Country Link
US (1) US11271039B2 (zh)
KR (1) KR102668222B1 (zh)
CN (1) CN111987072A (zh)
SG (1) SG10201911654SA (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097383A (zh) * 2021-03-09 2021-07-09 长江先进存储产业创新中心有限责任公司 中央处理器及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102182293B1 (ko) * 2019-03-11 2020-11-24 현대모비스 주식회사 Mimo 시스템에서 도래각 추정 장치 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140258626A1 (en) * 2013-03-05 2014-09-11 SK Hynix Inc. Electronic devices having semiconductor memory unit
US20150155482A1 (en) * 2013-11-29 2015-06-04 SK Hynix Inc. Electronic device and method for fabricating the same
US20160284992A1 (en) * 2015-03-25 2016-09-29 SK Hynix Inc. Electronic device and method for fabricating the same
US20180309051A1 (en) * 2017-04-21 2018-10-25 Everspin Technologies, Inc. Apparatus and methods for integrating magnetoresistive devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101390341B1 (ko) * 2007-11-15 2014-04-30 삼성전자주식회사 상변화 메모리 소자
US8384061B2 (en) * 2007-11-29 2013-02-26 Panasonic Corporation Nonvolatile memory device and manufacturing method
JP5342189B2 (ja) 2008-08-06 2013-11-13 株式会社日立製作所 不揮発性記憶装置及びその製造方法
KR101926862B1 (ko) * 2012-05-01 2018-12-07 서울대학교산학협력단 가변 저항체 및 저항형 메모리 소자
US9231205B2 (en) * 2013-03-13 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Low form voltage resistive random access memory (RRAM)
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US10714536B2 (en) * 2018-10-23 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form memory cells separated by a void-free dielectric structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140258626A1 (en) * 2013-03-05 2014-09-11 SK Hynix Inc. Electronic devices having semiconductor memory unit
US20150155482A1 (en) * 2013-11-29 2015-06-04 SK Hynix Inc. Electronic device and method for fabricating the same
US20160284992A1 (en) * 2015-03-25 2016-09-29 SK Hynix Inc. Electronic device and method for fabricating the same
US20180309051A1 (en) * 2017-04-21 2018-10-25 Everspin Technologies, Inc. Apparatus and methods for integrating magnetoresistive devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097383A (zh) * 2021-03-09 2021-07-09 长江先进存储产业创新中心有限责任公司 中央处理器及其制造方法

Also Published As

Publication number Publication date
KR102668222B1 (ko) 2024-05-24
US11271039B2 (en) 2022-03-08
US20200373353A1 (en) 2020-11-26
KR20200135600A (ko) 2020-12-03
SG10201911654SA (en) 2020-12-30

Similar Documents

Publication Publication Date Title
US10102136B2 (en) Electronic device and method for fabricating the same
US10042767B2 (en) Electronic device and method for fabricating the same
US9305976B2 (en) Electronic device including memory cells having variable resistance characteristics
US9634246B2 (en) Electronic device and method for fabricating the same
CN110047871B (zh) 电子设备
US9502639B2 (en) Electronic device for improving characteristic of variable resistance element and method of fabricating the same
US20140258626A1 (en) Electronic devices having semiconductor memory unit
US9570511B2 (en) Electronic device having buried gate and method for fabricating the same
US10276636B2 (en) Electronic device and method for fabricating the same
CN106374038B (zh) 电子设备
KR102515035B1 (ko) 전자 장치 및 그 제조 방법
US11963467B2 (en) Electronic device and method for fabricating the same
US9865810B2 (en) Electronic device and method for fabricating the same
KR102626234B1 (ko) 전자 장치 및 그 제조 방법
US11271039B2 (en) Electronic device and method for fabricating the same
CN108807662B (zh) 电子装置
US9887353B2 (en) Electronic device and method for fabricating the same
US9589617B2 (en) MRAM with magnetic material surrounding contact plug
CN113809119B (zh) 电子器件及其制造方法
KR20180049387A (ko) 전자 장치 및 그 제조 방법
CN113497184A (zh) 电子器件及其制造方法
US9543358B2 (en) Electronic device and method for fabricating the same
KR20150107160A (ko) 전자 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination