CN113497184A - 电子器件及其制造方法 - Google Patents

电子器件及其制造方法 Download PDF

Info

Publication number
CN113497184A
CN113497184A CN202010776288.7A CN202010776288A CN113497184A CN 113497184 A CN113497184 A CN 113497184A CN 202010776288 A CN202010776288 A CN 202010776288A CN 113497184 A CN113497184 A CN 113497184A
Authority
CN
China
Prior art keywords
memory
insulating layer
pad
layer
pad layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010776288.7A
Other languages
English (en)
Inventor
金晃衍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113497184A publication Critical patent/CN113497184A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the boundary region between the core and peripheral circuit regions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7821—Tightly coupled to memory, e.g. computational memory, smart memory, processor in memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种包括半导体存储器的电子器件。半导体存储器包括：多个第一线，其在第一方向上延伸；多个第二线，其设置在所述第一线上方，所述第二线在与第一方向相交的第二方向上延伸；多个存储单元，其设置在所述第一线与所述第二线之间在第一线和第二线的交叉区域处；第一衬垫层图案，其位于每个存储单元在第二方向上的两个侧壁上；第一绝缘层图案，其位于在第二方向上相邻的第一衬垫层图案之间；第二衬垫层图案，其位于每个存储单元在第一方向上的两个侧壁上；第二绝缘层图案，其位于在第一方向上相邻的第二衬垫层图案之间；以及第三绝缘层，其位于在第二方向上相邻的第二衬垫层图案之间。

Description

电子器件及其制造方法
相关申请的交叉引用
本申请要求于2020年3月18日提交的申请号为10-2020-0033190的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
该专利文件涉及存储电路或器件及其在电子设备或系统中的应用。
背景技术
近来，随着电子设备趋于小型化、低功耗、高性能、多功能等趋势，在本领域中已要求能够在诸如计算机、便携式通信设备等的各种电子设备中储存信息的半导体器件，并由此已对所述半导体器件进行了研究。这样的半导体器件包括能够利用根据所施加的电压或电流在不同电阻状态之间切换的特性来储存数据的半导体器件，例如，RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、电熔丝等。
发明内容
该专利文件中公开的技术包括能够便利工艺并改善操作特性的电子器件有关的各种实施例及其制造方法。
在一个实施例中，一种电子器件包括半导体存储器，该半导体存储器包括：多个第一线，其在第一方向上延伸；多个第二线，其在所述第一线上方，所述第二线在与第一方向相交的第二方向上延伸；多个存储单元，其设置在所述第一线与所述第二线之间在所述第一线和所述第二线的交叉区域处；第一衬垫层图案，其位于每个存储单元在第二方向上的两个侧壁上；第一绝缘层图案，其位于在第二方向上相邻的第一衬垫层图案之间；第二衬垫层图案，其位于每个存储单元在第一方向上的两个侧壁上；第二绝缘层图案，其位于在第一方向上相邻的第二衬垫层图案之间；和第三绝缘层，其位于在第二方向上相邻的第二衬垫层图案之间。
在另一实施例中，一种用于制造包括半导体存储器的电子器件的方法，其包括：在衬底上方形成在第一方向上延伸的多个层叠结构，所述层叠结构每一个均包括第一线和初始存储单元；在所述层叠结构的与第一方向相交的第二方向上的两个侧壁上形成第一衬垫层；在所述第一衬垫层之间形成第一绝缘层；在所述层叠结构、所述第一衬垫层和所述第一绝缘层上方形成在第二方向上延伸的多个第二线；蚀刻由所述第二线暴露的所述初始存储单元、所述第一衬垫层和所述第一绝缘层，以形成存储单元、第一衬垫层图案和第一绝缘层图案；在每个所述存储单元、每个所述第一衬垫层图案和每个所述第一绝缘层图案在第一方向上的两个侧壁上形成第二衬垫层；在所述第二衬垫层之间形成第二绝缘层；以及形成孔，其用于去除在第二方向上存储单元之间的第二衬垫层的一部分，以形成在第二方向上彼此分隔开的多个第二衬垫层图案。
在附图、说明书和权利要求书中更详细地描述了这些和其他方面、实施例以及相关的优点。
附图说明
图1A、图1B、图2A、图2B、图3A、图3B、图4A、图4B、图5A、图5B、图6A、图6B、图7A、图7B、图8A和8B是示出根据本公开的一个实施例的存储器件及其制造方法的图。
图9A和图9B是示出根据本公开的另一实施例的存储器件的平面图和截面图。
图10A和图10B是示出根据本公开的另一实施例的存储器件的平面图和截面图。
图11是实施了基于所公开的技术的存储电路的微处理器的配置图。
图12是实施了基于所公开的技术的存储电路的处理器的配置图。
图13是实施了基于所公开的技术的存储电路的系统的配置图。
图14是实施了基于所公开的技术的存储电路的存储系统的配置图。
具体实施方式
下面参考附图详细描述所公开技术的各种示例和实施例。
附图可能不一定是按比例绘制的，并且在某些情况下，可能已夸大了附图中至少一些结构的比例，以便清楚地示出所描述的示例或实施例的某些特征。在附图或说明书中示出特定的示例具有多层结构中的两个或多个层时，所示出的这些的层的相对定位关系或布置这些层的顺序反映了所描述或示出的示例的特定实施例，并且不同的相对定位关系或布置这些层的顺序是可能的。另外，所描述或示出的多层结构的示例可以不反映该特定多层结构中存在的所有层(例如，在两个示出的层之间可以存在一个或更多个附加层)。作为特定示例，当所描述或示出的多层结构中的第一层被称为在第二层“上”或“上方”或在衬底“上”或“上方”时，第一层可以直接形成在第二层或衬底上，但是也可以表示这样的结构，其中在第一层与第二层或衬底之间可以存在一个或更多个其他中间层。
在描述实施例之前，将简要描述可以应用所述实施例的存储器件。
所述实施例可以应用于其中存储单元被布置在彼此交叉的下线与上线之间的交叉处的存储器件。
这里，存储单元在存储器件的操作期间可能需要热量或产生热量。例如，存储单元可以包括相变材料。作为参考，相变材料可以因根据流过其中的电流所产生的焦耳热而在非晶态与晶态之间切换。当相变材料处于非晶态时，相变材料可以处于相对高的电阻状态，而当相变材料处于晶态时，相变材料可以处于相对低的电阻状态。可以利用相变材料的电阻差将数据储存在存储单元中。
然而，这种来自存储单元的热量可能被传递到周围环境并引起热干扰现象，所述热干扰现象影响相邻的存储单元的相变材料。由于热干扰现象，在存储器件的操作中可能发生错误，因此，存储器件的可靠性可能劣化。
此外，由于相变材料的状态改变所产生的热量可能散失到周围环境中，因此相变材料的状态改变所需的电流(特别是复位电流)可能增大。
在下文中，将提出一种能够减少在存储器件的操作期间到周围环境的热传递和/或热损失的存储器件及其制造方法。
图1A至图8B是示出根据本公开的一个实施例的存储器件及其制造方法的图。图1A、图2A、图3A、图4A、图5A、图6A、图7A和图8A是平面图。图1B、图2B和图3B分别是沿图1A、图2A和图3A的线A-A’截取的截面图。图4B、图5B和图6B分别是沿图4A、图5A和图6A的线B-B’截取的截面图。图7B和图8B分别是沿图7A和图8A的线C-C’截取的截面图。图1A、图2A、图3A、图4A、图5A、图6A、图7A和图8A分别示出在图1B、图2B、图3B、图4B、图5B、图6B、图7B和图8B的线H-H’的高度处。
首先，将描述制造方法。
参考图1A和图1B，可以提供衬底100。衬底100可以包括诸如硅的半导体材料。另外，可以在衬底100中形成下部结构(未示出)。例如，衬底100可以包括电耦接到第一线110和/或第二线(参见图4B的150)并控制电流或电压的供应的晶体管等。
随后，可以在衬底100上方形成以下结构：其中层叠有第一线110和初始存储单元120。层叠结构110和120可以具有线的形状，其在第一方向上延伸。多个层叠结构110和120可以被布置成在与第一方向基本垂直的第二方向上彼此间隔开。层叠结构110和120可以通过以下方式形成：在衬底100上方形成用于第一线110的导电层以及用于初始存储单元120的一个和更多个材料层，并且使用在第一方向上延伸的线状掩模图案(未示出)来蚀刻导电层和材料层。
第一线110可以耦接到初始存储单元120的下端以供应电流或电压。第一线110可以具有单层结构或多层结构，所述结构包括导电材料，诸如金属或金属氮化物等。第一线110可以用作字线或位线。
初始存储单元120可以在随后的工艺中另外被图案化以转变成存储单元(参见图4B的120A等)，并且可以储存数据。特别地，初始存储单元120可以包括可变电阻元件，该元件能够根据经由其上端和下端施加的电流或电压通过在不同电阻状态之间切换来储存数据。
作为示例，初始存储单元120可以包括初始下电极层121、初始选择元件层123、初始中间电极层125、初始可变电阻层127和初始上电极层129。
初始下电极层121可以设置在初始存储单元120的底部以提供初始存储单元120与第一线110之间的连接。初始下电极层121可以具有单层结构或多层结构，所述结构包括低电阻的导电材料，诸如金属或金属氮化物等。
初始选择元件层123可以具有阈值开关特性，该开关特性用于在所施加的电压的大小小于预定阈值电压时阻断或仅允许少量的电流，并且在高于阈值电压时允许电流突然增大。因此，初始选择元件层123可以控制对初始可变电阻层127的访问。初始选择元件层123可以包括：二极管，OTS(双向阈值开关)材料诸如硫属化物材料，MIEC(混合离子电子导电)材料诸如含有硫属化物材料的金属，MIT(金属绝缘体转变)材料诸如NbO2或VO2等，或者具有相对较宽的带隙的隧穿绝缘材料诸如SiO2或Al2O3等。
初始中间电极层125可以在物理上将初始选择元件层123与初始可变电阻层127分隔开同时将它们电连接。初始中间电极层125可以具有单层结构或多层结构，所述结构包括低电阻的导电材料，诸如金属或金属氮化物等。
初始可变电阻层127可以具有可变电阻特性，其根据施加到其上端和下端的电流或电压而在不同的电阻状态之间切换以储存数据。初始可变电阻层127可以具有单独表现出可变电阻特性的单层结构，或者通过两个或多个层的组合表现出可变电阻特性的多层结构。作为示例，初始可变电阻层127可以包括相变材料，该相变材料通过根据流过其中的电流所产生的焦耳热在非晶态与晶态之间切换。然而，本公开不限于此。在另一实施例中，初始可变电阻层127可以具有单层结构或多层结构，所述结构包括用于RRAM、PRAM、MRAM或FRAM等的材料中的至少一种，即金属氧化物诸如钙钛矿基氧化物或过渡金属氧化物等，相变材料诸如基于硫属化物的材料，铁磁材料，或铁电材料等。即使该实施例的初始可变电阻层127不是相变材料，该实施例也可以被应用于减少或阻止存储单元之间的热传递。
初始上电极层129可以设置在初始存储单元120的顶部，以提供初始存储单元120与稍后将描述的第二线之间的连接。初始上电极层129可以具有单层结构或多层结构，所述结构包括低电阻的导电材料，诸如金属或金属氮化物等。
然而，初始存储单元120的层叠结构在不同的实施例之间可以不同。作为示例，除了层121、123、125、127和129之外，初始存储单元120还可以包括一个或更多个层(未示出)，以改善数据储存特性或工艺。可替代地，初始下电极层121、初始选择元件层123、初始中间电极层125和初始上电极层129中的至少一个可以省略。可替代地，初始可变电阻层127和初始选择元件层123的位置可以相对于竖直方向颠倒。
参考图2A和图2B，可以沿着层叠结构110和120的整个表面形成第一衬垫层130。第一衬垫层130可以足够薄，从而未完全填充在第二方向上的层叠结构110和120之间的空间。
第一衬垫层130可以在随后的工艺中起到保护初始存储单元120的作用。作为示例，在形成绝缘材料以填充初始存储单元120之间的空间的工艺中，第一衬垫层130可以防止初始存储单元120的氧化。在这种情况下，第一衬垫层130可以包括氮化硅，该氮化硅包含硅和氮。除了硅和氮之外，该氮化硅还可以包含其他元素。例如，第一衬垫层130可以包括SiN或SiCN等。然而，本公开不限于此，并且第一衬垫层130可以具有包括各种绝缘材料的单层结构或多层结构。
参考图3A和图3B，可以形成第一绝缘层140以填充在第二方向上的第一衬垫层130之间的空间。
第一绝缘层140可以通过以下步骤来形成：形成具有足够厚度的绝缘材料以填充图2A和图2B的所得结构上方的第一衬垫层130之间的空间，然后执行平坦化工艺，例如化学机械抛光(CMP)工艺，直到暴露出初始存储单元120的上表面，例如初始上电极层129的上表面。在该平坦化工艺中，第一衬垫层130可以与绝缘材料一起被平坦化。因此，第一绝缘层140的上表面、第一衬垫层130的上表面以及初始存储单元120的上表面可以形成基本平坦的表面。此外，用于形成第一绝缘层140的绝缘材料可以是可流动的材料。当第一衬垫层130之间的空间的长宽比大时，使用可流动的材料易于填充该空间。当绝缘材料是可流动的时，可以在形成绝缘材料之后另外执行固化工艺。
这里，第一绝缘层140可以包括具有低率导热的材料，即，低K材料，以防止从初始存储单元120、特别是从初始可变电阻层127的热损失或在初始存储单元120之间、特别是在初始可变电阻层127之间的热传递。例如，第一绝缘层140可以包括K值小于0.04W/mK的材料。作为示例，第一绝缘层140可以包括SiOC，并且还包括诸如氢(H)或氮(N)等的杂质。第一绝缘层140的热导率可以低于第一衬垫层130的热导率。
参考图4A和图4B，可以形成第二线150和存储单元120A。第二线150和存储单元120A可以通过以下步骤来形成：在图3A和图3B的所得结构上沉积用于形成第二线150的导电层，使用在第二方向上延伸的掩模图案作为蚀刻屏障来蚀刻所述导电层的一部分以形成第二线150，并且蚀刻被第二线150暴露的初始存储单元120。当蚀刻了初始存储单元120之后，还可以蚀刻被第二线150暴露的第一衬垫层130和第一绝缘层140。经蚀刻的初始存储单元、经蚀刻的第一衬垫层和经蚀刻的第一绝缘层将分别被称为存储单元120A、第一衬垫层图案130A和第一绝缘层图案140A。作为参考，沿图4A的线A-A’的截面图类似于图3B的截面图。另外，尽管图4A示出在图4B的线H-H’的高度处，但是为了解释的方便在图4A中通过虚线示出了第一线110和第二线150。
第二线150可以具有线的形状，其在第二方向上延伸。另外，多个第二线150可以在第一方向上彼此间隔开。第二线150可以耦接到存储单元120A的上端，并且可以与第一线110一起向存储单元120A传输电流或电压。第二线150可以具有单层结构或多层结构，所述结构包括导电材料，诸如金属或金属氮化物等。当第一线110用作字线时，第二线150可以用作位线。当第一线110用作位线时，第二线150可以用作字线。
存储单元120A可以设置在第一线110与第二线150之间在第一线110和第二线150的交叉区域处。在平面图中，存储单元120A可以具有岛的形状并且可以沿第一方向和第二方向布置成矩阵。存储单元120A的在第一方向上的两个侧壁可以与第二线150对准，并且存储单元120A的在第二方向上的两个侧壁可以与第一线110对准。
存储单元120A可以包括下电极层121A、选择元件层123A、中间电极层125A、可变电阻层127A与上电极层129A的层叠结构。
第一衬垫层图案130A可以位于存储单元120A在第二方向上的两个侧壁上，并且第一绝缘层图案140A可以在第二方向上位于第一衬垫层图案130A之间。
因此，可以形成在第二方向上延伸并且在第一方向上彼此间隔开的第二线150。另外，可以形成布置在第二方向上并且在每个第二线150下方与每个第二线150重叠的存储单元120A、第一衬垫层图案130A和第一绝缘层图案140A。
参考图5A和图5B，可以沿着图4A和图4B的所得结构的整个表面形成第二衬垫层160。即，第二衬垫层160可以形成在层叠结构120A、130A、140A和150的侧壁和上表面上。第二衬垫层160可以足够薄，使得它未完全填充在第一方向上的层叠结构120A、130A、140A和150之间的空间。作为参考，沿图5A的线A-A’的截面图类似于图3B的截面图。
第二衬垫层160可以用于在后续工艺中保护存储单元120A。作为示例，在形成绝缘材料以填充在第一方向上的存储单元120A之间的空间的工艺中，第二衬垫层160可以防止存储单元120A的氧化。在这在这种情况下，第二衬垫层160可以包括氮化硅，该氮化硅包含硅和氮。除了硅和氮之外，该氮化硅还可以包含其他元素。例如，第二衬垫层160可以包括SiN或SiCN等。然而，本公开不限于此，并且第二衬垫层160可以具有包括各种绝缘材料的单层结构或多层结构。第二衬垫层160可以由与第一衬垫层130相同的材料形成。
参考图6A和图6B，可以形成第二绝缘层170以填充在第一方向上的第二衬垫层160之间的空间。作为参考，沿图6A的线A-A’的截面图类似于图3B的截面图。
第二绝缘层170可以通过以下步骤来形成：形成具有足够厚度的绝缘材料以填充图5A和图5B的所得结构的第二衬垫层160之间的空间，然后执行平坦化工艺，例如，化学机械抛光(CMP)工艺，直到暴露出第二线150的上表面。在该平坦化工艺中，第二衬垫层160也可以与绝缘材料一起被平坦化。因此，第二绝缘层170的上表面、第二衬垫层160的上表面以及第二线150的上表面可以形成基本平坦的表面。此外，用于形成第二绝缘层170的绝缘材料可以是可流动的材料。当绝缘材料是可流动的时，可以在形成绝缘材料之后另外执行固化工艺。
这里，第二绝缘层170可以包括热导率低的材料(即，低K材料)以防止从存储单元120A、特别是从可变电阻层127A的热损失或在存储单元120A、特别是在可变电阻层127A之间的热传递。例如，第二绝缘层170可以包括K值小于0.04W/mK的材料。作为示例，第二绝缘层170可以包括SiOC，并且还包括诸如氢(H)或氮(N)等的杂质。第二绝缘层170的热导率可以低于第二衬垫层160的热导率。第二绝缘层170可以由与第一绝缘层140相同的材料形成。
同时，当操作图6A和图6B中所示的存储器件时，将参考图6A的平面图来说明从存储单元120A、特别是从可变电阻层127A到周围环境的热损失/传递。
参考图6A，在9个可变电阻层127A以3×3矩阵布置的实施例中，可变电阻层127A中的中央的一个可变电阻层的电阻状态可以改变，从而从该中央存储单元的可变电阻层中产生热量。在这种情况下，箭头①表示在第一方向上从中央可变电阻层127A到相邻的可变电阻层127A的热损失路径或热传递路径。另外，箭头②和箭头③表示在第二方向上从中央可变电阻层127A到相邻的可变电阻层127A的热损失路径或热递路径。参考箭头①，在第一方向上的热损失路径/热传递路径可以穿过第二衬垫层160和第二绝缘层170。另一方面，在第二方向上，热损失路径/热传递路径不仅可以穿过如箭头②所示的第一衬垫层图案130A和第一绝缘层图案140A，而且可以穿过如箭头③所示的第二衬垫层160。这是因为第二衬垫层160在第二方向上延伸，同时设置在存储单元120A的在第一方向上的两个侧壁上。
因为第一绝缘层图案140A和第二绝缘层170具有低的热导率，所以可以有效地阻断由箭头①和②所示的热损失路径/热传递路径。另一方面，可能难以阻断由箭头③所示的热损失路径/热传递路径。因此，在第二方向上的热损失/热传递的程度可以大于在第一方向上的热损失/热传递的程度。因此，可以通过将第二方向上的热损失/热传递的程度减小到与第一方向上的热损失/热传递的程度接近的程度来降低总的热损失/热传递的程度。为此，可以执行以下描述的图7A至图8B的工艺。
参考图7A和图7B，可以去除第二衬垫层160的一部分以形成在第二方向上彼此分隔开的多个第二衬垫层图案160A。作为参考，沿图7A的线A-A’的截面图类似于图3B的截面图，而沿图7A线B-B’的截面图类似于图6B的截面图，并且将其省略。
第二衬垫层图案160A可以通过以下步骤形成：在图6A和图6B的所得结构上方形成掩模图案以暴露第二衬垫层160的至少一部分，该部分对应于在第二方向上相邻的存储单元120A之间的区域，然后，去除由掩模图案暴露的第二衬垫层160的该部分。由第二衬垫层160的被去除的部分形成的空间在下文中被称为孔180。多个第二衬垫层图案160A可以在第二方向上被孔180彼此分隔开。因此，第二衬垫层图案160A可以位于存储单元120A在第一方向上的两个侧壁上。位于第一存储单元120A的侧壁上的第二衬垫层图案160A和位于在第二方向上与第一存储单元相邻的第二存储单元120A的侧壁上的第二衬垫层图案160A可以被彼此分隔并且间隔开。因此，由图6A中的箭头③表示的热损失路径/热传递路径可以被阻断。因此，可以减小第二方向上的热损失/热传递的程度，并且第一方向上的热损失/热传递的程度可以与第二方向上的热损失/热传递的程度相同或接近。
在第一方向上的第一衬垫层图案130A的宽度和存储单元120A宽度基本相同，而在第二方向上的第二衬垫层图案160A的宽度可以大于存储单元120A的宽度。此外，在第二方向上，第二衬垫层图案160A的宽度可以等于或大于存储单元120A的宽度与在存储单元120A的两个侧壁上的第一衬垫层图案130A的宽度之和。这一尺寸上的差异可能是由于使用不同的工艺来形成第一衬垫层图案130A和第二衬垫层图案160而导致的。
此外，在图7A的实施例中，孔180可以将在第一方向上彼此相邻的一对第二衬垫层160分隔开。也就是说，孔180可以与一对第二衬垫层160以及在该一对第二衬垫层160之间的第二绝缘层170相重叠。因此，设置在在第二方向上相邻的存储单元120A之间的区域中的第二绝缘层170的至少一部分可以被去除，以形成多个第二绝缘层图案170A。在此，由孔180分隔开的一对第二衬垫层160是两个在第一方向上相邻的第二衬垫层160，它们之间没有存储单元120A。多个第二绝缘层图案170A还可以通过孔180在第二方向上彼此分隔开。因此，第二绝缘层图案170A可以位于存储单元120A的相对侧，在其间有第二衬垫层图案160A。
位于第一存储单元120A在第二方向上的两侧上的第二绝缘层图案170A可以与位于与第一单元相邻的第二存储单元120A在第二方向上的两侧上的第二绝缘层图案170A间隔开。根据该实施例，用于形成孔180的掩模图案的开口可以相对较大，以便于掩模和蚀刻工艺。然而，本公开不限于该实施例，并且在其他实施例中，热传递的减少可以通过使第二衬垫层160分隔开的孔180来提供。下面参考图9A和9B来描述这样的实施例。
在图7A的实施例中，孔180具有矩形平面形状，该矩形平面形状在第一方向上具有相对较长的长度而在第二方向上具有相对较短的宽度。在其他实施例中，孔180的平面形状可以具有各种形式，例如在第一方向上具有长轴的椭圆形等。另外，在第一方向上，孔180的宽度可以略大于两个第二衬垫层图案160A和其间的第二绝缘层图案170A的宽度之和，以提供在第二方向上的第二衬垫层图案160A之间的完全分隔。在这种情况下，当形成孔180时，可以去除第二衬垫层160和第二绝缘层170的一部分，并且也可以去除第一绝缘层图案140A的位于孔180在第一方向上的两侧上的部分。
如图7B中所示，在蚀刻以形成孔180的步骤中，可以在竖直方向上去除所有的第二衬垫层160和第二绝缘层170。即，在沿图7B的线C-C’截取的截面图中，通过去除所有的第二衬垫层160和第二绝缘层170，孔180延伸到暴露出第一线110的深度。然而，在其他实施例中，孔180的深度可以具有不同的特性，只要它延伸到等于或低于可变电阻层127A的下表面的深度即可。下面将参考图10A和图10B描述其中孔180具有这些特性的实施例。
总之，只要在第二方向上在存储单元120A之间切割出第二衬垫层160，孔180的平面形状可以具有不同的形状。另外，孔180的深度可以延伸到与可变电阻层127A的下表面相同或更低的深度。
尽管未示出，但是在其中执行图6A和图6B的工艺的状态下，当沉积第一绝缘层140和/或第二绝缘层170时，在包括存储单元120的单元区域之外的外围电路区域中沉积了低K材料。外围电路区域中的低K材料可能不会影响存储单元120A的特性，而可能由于高吸湿性而导致工艺失败。因此，可以使用掩模来去除外围电路区域中的低K材料，该掩模覆盖其中布置了存储单元120A的区域并且暴露出外围电路区域。在一个实施例中，可以通过去除外围电路区域中的低K材料的相同工艺来形成孔180。更具体地，暴露外围电路区域的掩模可以进一步包括暴露与孔180相对应的区域的开口，并且可以在蚀刻外围电路区域中的低K材料的工艺中一起蚀刻第二衬垫层160和第二绝缘层170。因此，可以在无需执行额外的专用工艺的情况下执行形成孔180的步骤。
参考图8A和图8B，可以形成填充孔180的第三绝缘层190。形成第三绝缘层190的工艺可以与在外围电路区域中沉积绝缘材料的工艺一起执行或分开地执行。
第三绝缘层190可以包括热导率低于第二衬垫层图案160A的热导率的材料。此外，第三绝缘层190可以包括热导率等于或大于第一绝缘层图案140A和第二绝缘层图案170A的热导率的材料。例如，第三绝缘层190可以由低K材料形成，类似于第一绝缘层图案140A和第二绝缘层图案170A。可替代地，例如，第三绝缘层190可以包括诸如SiO2的氧化硅，类似于外围电路区域中的绝缘材料。作为参考，第一衬垫层图案130A和第二衬垫层图案160A可以包括具有约29的K值的SiN，并且第三绝缘层190可以包括具有约1.38的K值的SiO2。
第三绝缘层190可以在第二方向上介于第二衬垫层图案160A之间。在这种情况下，由于第三绝缘层190具有比第二衬垫层图案160A更低的热导率，并且第三绝缘层190与第二衬垫层图案160A之间的界面阻碍了热传递，所以图6A中由箭头③所示的热损失/热传递路径可以被阻断。
此外，第三绝缘层190可以在第二方向上介于第二绝缘层图案170A之间。
通过上述工艺，可以获得如图8A和图8B所示的存储器件。
再次参考图8A和图8B，存储器件的实施例可以包括：多个第一线110，其形成在衬底100上方并且在第一方向上延伸；多个第二线150A，其形成在第一线110上方并且在第二方向上延伸；和多个存储单元120A，其形成在第一线110与第二线150之间的第一线110和第二线150的交叉区域中。因此，存储单元120A可以沿着第一方向和第二方向布置成矩阵形式。
第一衬垫层图案130A可以形成在存储单元120A在第二方向上的两个侧壁上，并且第一绝缘层图案140A可以形成在第一衬垫层图案130A之间。第二衬垫层图案160A可以形成在存储单元120A在第一方向上的两个侧壁上，并且第二绝缘层图案170A可以形成在第二衬垫层图案160A之间。
这里，第三绝缘层190可以设置在在第二方向上相邻的第二衬垫层图案160A之间，以将它们彼此分隔开。第三绝缘层190可以设置在在第二方向上相邻的第二绝缘层图案170A之间，以将它们彼此分隔开。更详细地，第三绝缘层190可以将在第一方向上彼此相邻的一对第二衬垫层图案160A以及在所述相邻的第二衬垫层图案160A之间的第二绝缘层图案170A分隔开。
由于第一绝缘层图案140A和第二绝缘层图案170A具有相对较低的热导率，因此可以减少和/或阻断从存储单元120A通过第一绝缘层图案140A和第二绝缘层图案170A的热损失/热传递。
尽管第二衬垫层图案160A具有相对较高的热导率，但是可以将具有相对较低的热导率的第三绝缘层190设置在第二方向上的第二衬垫层图案160A之间。因此，也可以减少和/或阻断从存储单元120A通过第二衬垫层图案160A的热损失/热传递。
结果，可以改善存储器件的操作期间的操作特性。例如，可以减小工作电流如复位电流，并且可以防止热干扰。
在描述制造方法的过程中已经做出对存储器件的组件的详细描述，因此其将被省略。
图9A和图9B是示出根据本公开的另一实施例的存储器件的平面图和截面图。因此，以下描述集中于与前述实施例不同的特征。
参考图9A和图9B，通过与图1A至图6B所述的工艺基本相同的工艺，可以获得这样的结构，其包括衬底200、第一线210、包括可变电阻层227A的存储单元、第一衬垫层图案230A、第一绝缘层图案240A、第二线250、第二衬垫层和第二绝缘层。
随后，可以形成与第二衬垫层重叠的孔280，以将第二衬垫层分隔成多个第二衬垫层图案260A。第三绝缘层290可以填充孔280。
这里，孔280的形状不同于孔180的形状。因此，与孔280交界的第二绝缘层图案270A和第三绝缘层290的形状不同于上述第二绝缘层图案170A和第三绝缘层190的形状。
在图9A和9B的实施例中，可形成孔280以将第二衬垫层分隔成第二衬垫层图案。因此，多个第二衬垫层图案260A通过孔280和第三绝缘层290在第二方向上彼此分隔开，而第二绝缘层图案270A可以具有在第二方向上延伸的线形形状。
在该实施例中，孔280和第三绝缘层290的平面面积可以小于上述孔180和第三绝缘层190的平面面积。另外，孔280和第三绝缘层290的平面形状被示出为矩形。但是本公开不限于此，并且孔280和第三绝缘层290的平面形状在实施例之间可以不同。例如，孔280和第三绝缘层290的平面形状可以是正方形、圆形或椭圆形等。另外，为了在第二方向上第二衬垫层图案260A之间的完全分隔，在第一方向上，孔280和第三绝缘层290的宽度可以比第二衬垫层图案260A的宽度稍大。在这种情况下，当形成孔280时，可以去除第二衬垫层的一部分，并且也可以去除第一绝缘层图案240A和第二绝缘层图案270A的位于孔280在第一方向上的两侧的一部分。
当执行了这些工艺时，由图6A中的箭头③所示的热损失/传热路径可以被阻断。因此，关于图9A至图9B描述的实施例可以以与关于图8A至图8B描述的实施例相同或相似的程度来阻止相邻单元之间的热传递。
图10A和图10B是示出根据本公开的另一实施例的存储器件的平面图和截面图。因此，以下描述集中于与前述实施例不同的特征。
参考图10A和图10B，通过执行与在图1A至图6B中描述的工艺相同的工艺，可以得到这样的结构，其包括衬底300、第一线310、包括可变电阻层327A的存储单元、第一衬垫层图案330A、第一绝缘层图案340A、第二线350、第二衬垫层和第二绝缘层。
随后，可以形成与第二衬垫层重叠的孔380。第三绝缘层390可以填充孔380。
这里，在线H-H’的高度处，即在可变电阻层327A的高度处，孔380、第二绝缘层图案370A和第三绝缘层390的平面形状可以与上述孔180、第二绝缘层图案170A和第三绝缘层190的平面形状相同。即，用于形成孔380的掩模图案可以与用于形成孔180的掩模图案相同。
另一方面，只要孔380的下表面低于或等高于可变电阻层327A的下表面，则孔380的深度可以小于孔180的深度。因此，第二衬垫层图案360A可以在与可变电阻层327A相对应的高度处被划分成在第二方向上的多个部分，同时在低于可变电阻层327A的高度处具有在第二方向上延伸的线形形状。类似地，第二绝缘层图案370A可以在与可变电阻层327A相对应的高度处被划分成在第二方向上的多个部分，同时在低于可变电阻层327A的高度处具有在第二方向上延伸的线形形状。
填充孔380的第三绝缘层390的下表面可以低于或等高于可变电阻层327A的下表面，并且第二绝缘层图案370A和第二衬垫层图案360A可以设置在第三绝缘层390之下。
当执行这些工艺时，由图6A中的箭头③示出热损失路径/传热路径可以在可变电阻层327A的高度处被阻断。因此，可以获得与上述实施例基本相同/相似的效果。
基于已公开的技术的以上和其他存储电路或半导体存储器件可以应用在一系列设备或系统中。图11至图14提供了能够实施本文公开的存储电路的一些设备或系统的示例。
图11是实施了基于所公开的技术的存储电路的微处理器的配置图示例。
参考图11，微处理器1000可以执行用于控制和调整从各种外部设备接收数据、处理数据并将处理结果输出到外部设备的一系列处理的任务。微处理器1000可以包括存储单元1010、操作单元1020和控制单元1030等。微处理器1000可以是各种数据处理单元，诸如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)和应用处理器(AP)等。
存储单元1010是在微处理器1000中储存数据的部分，如处理器寄存器或寄存器等。存储单元1010可以包括各种寄存器，诸如数据寄存器、地址寄存器和浮点寄存器等。存储单元1010可以执行以下功能：临时储存要被操作单元1020执行操作的数据、执行所述操作的结果数据以及用于执行所述操作的数据被储存的地址。
存储单元1010可以包括根据所述实施例的上述半导体器件中的一种或更多种。例如，存储单元1010可以包括：多个第一线，其在第一方向上延伸；多个第二线，其设置在所述第一线上方，所述第二线在与第一方向相交的第二方向上延伸；多个存储单元，其设置在所述第一线与所述第二线之间在第一线和第二线的交叉区域处；第一衬垫层图案，其位于每个存储单元在第二方向上的两个侧壁上；第一绝缘层图案，其位于在第二方向上相邻的第一衬垫层图案之间；第二衬垫层图案，其位于每个存储单元在第一方向上的两个侧壁上；第二绝缘层图案，其位于在第一方向上相邻的第二衬垫层图案之间；以及第三绝缘层，其位于在第二方向上相邻的第二衬垫层图案之间。这样，在存储单元101中，操作特性可以改善，并且可以利于制造工艺。结果，可以改善微处理器1000的操作特性。
操作单元1020可以根据控制单元1030对命令进行解码的结果来执行四则算术运算或逻辑运算。操作单元1020可以包括至少一个算术逻辑单元(ALU)等。
控制单元1030可以从存储单元1010、操作单元1020和微处理器1000的外部设备接收信号，执行对于命令的提取、解码，控制微处理器1000的信号的输入和输出，并且执行以程序表示的处理。
根据该实施例的微处理器1000还可以额外地包括高速缓冲存储单元1040，其可以临时储存要从除存储单元1010之外的外部设备输入的数据或要被输出到外部设备的数据。在这种情况下，高速缓冲存储单元1040可以通过总线接口1050与存储单元1010、操作单元1020和控制单元1030交换数据。
图12是实施了基于所公开的技术的存储电路的处理器的配置图示例。
参考图12，处理器1100可以通过包括除上述微处理器1000的功能以外的各种功能来提高性能并实现多功能。处理器1100可以包括：用作微处理器的核心单元1110，临时储存数据的高速缓冲存储单元1120，以及用于在内部与外部设备之间传输数据的总线接口1130。处理器1100可以包括各种片上系统(SoC)，诸如多核处理器、图形处理单元(GPU)和应用处理器(AP)。
该实施例的核心单元1110是对从外部设备输入的数据执行算术逻辑运算的部分，并且可以包括存储单元1111、操作单元1112和控制单元1113。存储单元1111、操作单元1112和控制单元1113可以与存储单元1010、操作单元1020和控制单元1030基本相同。
高速缓冲存储单元1120是临时地储存数据以补偿在高速操作的核心单元1110与低速操作的外部设备之间的数据处理速度差异的部分。高速缓冲存储单元1120可以包括一级储存部分1121和二级储存部分1122。此外，在需要高的储存容量的情况下，高速缓冲存储单元1120可以包括三级储存部分1123。必要时，高速缓冲存储单元1120可以包括更多数目的储存部分。即，可以根据设计改变高速缓冲存储单元1120中所包括的储存部分的数量。一级储存部分1121、二级储存部分1122和三级储存部分1123储存和区分数据的速度可以相同或不同。在各个储存部分1121、1122和1123的速度不同的情况下，一级储存部分1121的速度可以是最大的。高速缓冲存储单元1120的一级储存部分1121、二级储存部分1122和三级储存部分1123中的至少一个储存部分可以包括根据所述实施例的上述半导体器件中的一种或更多种。例如，高速缓冲存储单元1120可以包括：多个第一线，其在第一方向上延伸；多个第二线，其设置在所述第一线上方，所述第二线在与第一方向相交的第二方向上延伸；多个存储单元，其设置在所述第一线与所述第二线之间在第一线和第二线的交叉区域处；第一衬垫层图案，其位于每个存储单元在第二方向上的两个侧壁上；第一绝缘层图案，其位于在第二方向上相邻的第一衬垫层图案之间；第二衬垫层图案，其位于每个存储单元在第一方向上的两个侧壁上；第二绝缘层图案，其位于在第一方向上相邻的第二衬垫层图案之间；以及第三绝缘层，其位于在第二方向上相邻的第二衬垫层图案之间。通过这样，在高速缓冲存储单元1120中，操作特性可以改善，并且可以有利于制造工艺。结果，可以改善处理器1100的操作特性。
尽管在该实施例中示出了一级储存部分1121、二级储存部分1122和三级储存部分1123全部都被配置在高速缓冲存储单元1120的内部，但是，高速缓冲存储单元1120的一级储存部分1121、二级储存部分1122和三级储存部分1123中的至少一个可以被配置在核心单元1110的外部，并且可以补偿核心单元1110与外部设备之间的数据处理速度的差异。
总线接口1130是这样的部件，其连接核心单元1110、高速缓冲存储单元1120和外部设备，并允许有效地传输数据。
根据本实施例的处理器1100可以包括多个核心单元1110，并且多个核心单元1110可以共享高速缓冲存储单元1120。多个核心单元1110与高速缓冲存储单元1120可以直接连接或者通过总线接口1130连接。多个核心单元1110可以以与上述核心单元1110的配置相同的方式来配置。每个核心单元1110中的储存部分可以被配置为通过总线接口1130与在核心单元1110外部的储存部分共享。
根据该实施例的处理器1100还可以包括：嵌入式存储单元1140，其储存数据；通信模块单元1150，其能够以有线或无线方式向外部设备发送数据和从外部设备接收数据；存储器控制单元1160，其驱动外部存储器件；以及媒体处理单元1170，其处理在处理器1100中处理过的数据或从外部输入设备输入的数据，并将处理后的数据输出到外部接口设备等。此外，处理器1100可以包括多个各种各样的模块和器件。在这种情况下，增加的所述多个模块可以通过总线接口1130与核心单元1110和高速缓冲存储单元1120交换数据以及与彼此交换数据。
嵌入式存储单元1140不仅可以包括易失性存储器，还可以包括非易失性存储器。易失性存储器可以包括DRAM(动态随机存取存储器)、移动DRAM、SRAM(静态随机存取存储器)以及具有与上述存储器相似的功能的存储器等。非易失性存储器可以包括ROM(只读存储器)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)、具有类似功能的存储器。
通信模块单元1150可以包括能够与有线网络连接的模块、能够与无线网络连接的模块，或可以包括这两者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)以及诸如通过传输线发送和接收数据的各种设备等。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(Wibro)、高速下行链路分组访问(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)以及诸如无需传输线即可发送和接收数据的各种设备等。
存储器控制单元1160管理和处理在处理器1100与根据不同通信标准进行操作的外部储存设备之间传输的数据。存储器控制单元1160可以包括各种存储器控制器，例如设备其可以控制IDE(集成设备电子器件)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、RAID(独立磁盘冗余阵列)、SSD(固态盘)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑型闪存(CF)卡等。
媒体处理单元1170可以处理在处理器1100中处理过的数据或从外部输入设备以图像、语音和其他的形式输入的数据，并将数据输出到外部接口设备。媒体处理单元1170可以包括图形处理单元(GPU)、数字信号处理器(DSP)、高清晰度音频设备(HD音频)以及高清晰度多媒体接口(HDMI)控制器等。
图13是实施了基于所公开的技术的存储电路的系统的配置图示例。
参考图13，作为用于处理数据的装置的系统1200可以执行输入、处理、输出、通信、储存等，以执行针对数据的一系列操作。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230和接口设备1240等。本实施例的系统1200可以是使用处理器操作的各种电子系统，诸如计算机、服务器、PDA(个人数字助理)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、数字音乐播放器、PMP(便携式多媒体播放器)、照相机、全球定位系统(GPS)、摄像机、录音机、车载资讯系统、视听(AV)系统和智能电视等。
处理器1210可以对输入的命令进行解码，处理针对系统1200中所储存的数据的操作、比较等，并且可以控制这些操作。处理器1210可以与上述微处理器1000或上述处理器1100基本相同。
主存储器件1220是这样的储存器：其能够在程序被执行时临时储存、调用和执行来自辅助存储器件1230的程序代码或数据，并且即使在切断电源时也能够保存所存储的内容。辅助存储器件1230是用于储存程序代码或数据的存储器件。尽管辅助存储器件1230的速度比主存储器件1220慢，但是辅助存储器件1230能够储存更大量的数据。主存储器件1220或辅助存储器件1230可以包括根据所述实施例的上述半导体器件中的一种或更多种。例如，主存储器件1220或辅助存储器件1230可以包括：多个第一线，其在第一方向上延伸；多个第二线，其设置在所述第一线上方，所述第二线在与第一方向相交的第二方向上延伸；多个存储单元，其设置在所述第一线与所述第二线之间在第一线和第二线的交叉区域处；第一衬垫层图案，其位于每个存储单元在第二方向上的两个侧壁上；第一绝缘层图案，其位于在第二方向上相邻的第一衬垫层图案之间；第二衬垫层图案，其位于每个存储单元在第一方向上的两个侧壁上；第二绝缘层图案，其位于在第一方向上相邻的第二衬垫层图案之间；以及第三绝缘层，其位于在第二方向上相邻的第二衬垫层图案之间。通过这样，在主存储器件1220或辅助存储器件1230中，操作特性可以改善，并且可以利于制造工艺。结果，可以改善系统1200的操作特性。
另外，除了上述半导体器件以外或者在不包括上述半导体器件的情况下，主存储器件1220或辅助存储器件1230还可以包括存储系统(参见图14的附图标记1300)。
接口设备1240可以在本实施例的系统1200与外部设备之间执行命令和数据的交换。接口设备1240可以是小键盘、键盘、鼠标、扬声器、麦克风、显示器、各种人机交互设备(HID)以及通信设备等。该通信设备可以与上述通信模块单元1150基本相同。
图14是实施了基于所公开的技术的存储电路的存储系统的配置图示例。
参考图14，存储系统1300可以包括：存储器1310，其作为用于储存数据的组件具有非易失性特性；控制器1320，其控制存储器1310；接口1330，其用于与外部设备连接；以及缓冲存储器1340，其用于临时储存数据以在接口1330与存储器1310之间有效地传输数据。存储系统1300可以简单地表示用于储存数据的存储器，并且也可以表示一种用于长期保存所储存的数据的数据储存设备。存储系统1300可以是盘类型，诸如固态盘(SSD)等，并可以是卡类型，诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)以及紧凑型闪存(CF)卡等。
存储器1310或缓冲存储器1340可以包括根据所述实施例的上述半导体器件中的一种或更多种。例如，存储器1310或缓冲存储器1340可以包括：多个第一线，其在第一方向上延伸；多个第二条线，其设置在所述第一线上方，所述第二线在与第一方向相交的第二方向上延伸；多个存储单元，其设置在所述第一线与所述第二线之间在第一线和第二线的交叉区域处；第一衬垫层图案，其位于每个存储单元在第二方向上的两个侧壁上；第一绝缘层图案，其位于在第二方向上相邻的第一衬垫层图案之间；第二衬垫层图案，其位于每个存储单元在第一方向上的两个侧壁上；第二绝缘层图案，其位于在第一方向上相邻的第二衬垫层图案之间；以及第三绝缘层，其位于在第二方向上相邻的第二衬垫层图案之间。由此，在存储器1310或缓冲存储器1340中，操作特性可以改善，并且可以利于制造工艺。结果，可以改善存储系统1300的操作特性。
除了上述半导体器件之外或在不包括上述半导体器件的情况下，存储器1310或缓冲存储器1340还可以包括各种存储器，诸如非易失性存储器和易失性存储器。
控制器1320可以控制存储器1310与接口1330之间的数据交换。为此，控制器1320可以包括处理器1321，该处理器1321用于执行以下操作：处理从存储系统1300的外部通过接口1330输入的命令，等。
接口1330执行存储系统1300与外部设备之间的命令和数据的交换。在存储系统1300是卡类型或盘类型的情况下，接口1330可以与在具有卡类型或盘类型的设备中使用的接口兼容，或者可以与在类似于上述设备的设备中使用的接口兼容。接口1330可以与彼此具有不同类型的一个或更多个接口兼容。
基于本文件中公开的存储器件的上述图11至图14的电子设备或系统的示例中的特征可以实施在各种设备、系统或应用中。一些示例包括移动电话或其他便携式通信设备、平板电脑、笔记本或便携式计算机、游戏机、智能电视机、电视机顶盒、多媒体服务器、具有或不具有无线通信功能的数码相机以及具有无线通信能力的手表或其他可穿戴设备等。
尽管该专利文件包含许多细节，但是这些细节不应被解释为对任何发明范围或可要求保护的范围的限制，而是对特定发明的特定实施例的特定的特征的描述。在本专利文件中在不同的实施例的背景中描述的某些特征也可以在单个实施例中组合实施。相反，在单个实施例的背景中描述的各种特征也可以分别在多个实施例中或以任何合适的子组合来实施。而且，尽管以上可以将特征描述为以某些组合起作用并且甚至最初是这样要求保护的，但是在某些情况下可以从所要求保护的组合中删除该组合的一个或更多个特征，并且所要求保护的组合可以针对子组合或子组合的变体。
类似地，尽管操作在附图中以特定的顺序描绘，但是这不应理解为为了得到期望的结果，要求这些操作应以所示的特定顺序或以连续的顺序来执行或者应执行所有示出的操作。此外，在该专利文件中描述的实施例中的各种系统组件的分隔不应被理解为在所有实施例中都需要这种分隔。
仅描述了一些实施例和示例。可以基于该专利文件中描述和说明的内容来作出其他实施例、增强和变型。

Claims (34)

1.一种包括半导体存储器的电子器件，所述半导体存储器包括：
多个第一线，其在第一方向上延伸；
多个第二线，其在所述第一线上方，所述第二线在与所述第一方向相交的第二方向上延伸；
多个存储单元，其设置在所述第一线与所述第二线之间在所述第一线和所述第二线的交叉区域处；
第一衬垫层图案，其位于每个存储单元在所述第二方向上的两个侧壁上；
第一绝缘层图案，其位于在所述第二方向上相邻的第一衬垫层图案之间；
第二衬垫层图案，其位于每个存储单元在所述第一方向上的两个侧壁上；
第二绝缘层图案，其位于在所述第一方向上相邻的第二衬垫层图案之间；和
第三绝缘层，其位于在所述第二方向上相邻的第二衬垫层图案之间。
2.根据权利要求1所述的电子器件，其中，在所述第一方向上，每个所述第一衬垫层图案的宽度等于每个所述存储单元的宽度，并且
在所述第二方向上，每个所述第二衬垫层图案的宽度大于每个所述存储单元的宽度。
3.根据权利要求2所述的电子器件，其中，所述第二衬垫层图案在所述第二方向上与所述第一衬垫层图案接触。
4.根据权利要求1所述的电子器件，其中，所述第三绝缘层的热导率小于每个所述第二衬垫层图案的热导率。
5.根据权利要求1所述的电子器件，其中，所述第一绝缘层图案和所述第二绝缘层图案的热导率小于所述第一衬垫层图案和所述第二衬垫层图案的热导率。
6.根据权利要求1所述的电子器件，其中，所述第三绝缘层的热导率大于或等于所述第一绝缘层图案和所述第二绝缘层图案的热导率，并且小于所述第一衬垫层图案和所述第二衬垫层图案的热导率。
7.根据权利要求6所述的电子器件，其中所述第一衬垫层图案和所述第二衬垫层图案包括氮化硅，
所述第三绝缘层包括氧化硅，以及
所述第一绝缘层图案和所述第二绝缘层图案包括K值小于0.04W/mK的低K材料。
8.根据权利要求1所述的电子器件，其中，在所述第一方向上，所述第三绝缘层的宽度大于每个所述第二衬垫层图案的宽度。
9.根据权利要求1所述的电子器件，其中，所述第三绝缘层还位于在所述第二方向上相邻的第二绝缘层图案之间。
10.根据权利要求1所述的电子器件，其中，所述第三绝缘层延伸而跨越在所述第一方向上彼此相邻的一对第二衬垫层图案以及在所述一对第二衬垫层图案之间的所述第二绝缘层图案。
11.根据权利要求10所述的电子器件，其中，在所述第一方向上，所述第三绝缘层的宽度大于所述一对第二衬垫层图案与所述一对第二衬垫层图案之间的所述第二绝缘层图案的宽度之和。
12.根据权利要求1所述的电子器件，其中，所述第二绝缘层图案在所述第二方向上延伸。
13.根据权利要求1所述的电子器件，其中，每个所述存储单元包括在竖直方向上层叠的两个或多个层，并且
所述两个或多个层中的一个层包括可变电阻层。
14.根据权利要求13所述的电子器件，其中，所述可变电阻层包括相变材料。
15.根据权利要求13所述的电子器件，其中，所述第三绝缘层的下表面位于比所述可变电阻层的下表面低的高度处。
16.根据权利要求1所述的电子器件，其中，所述第三绝缘层的下表面位于与所述第一线中的每一个的上表面的高度相等的高度处。
17.根据权利要求1所述的电子器件，还包括微处理器，该微处理器包括：
控制单元，其被配置为从所述微处理器的外部接收包括命令的信号，并执行所述命令的提取、解码或控制所述微处理器的信号的输入或输出；
操作单元，其被配置为基于所述控制单元对所述命令进行解码的结果来执行操作；和
存储单元，其被配置为储存用于执行所述操作的数据、与执行所述操作的结果相对应的数据或被执行所述操作的数据的地址，
其中，所述半导体存储器是所述微处理器中的所述存储单元的一部分。
18.根据权利要求1所述的电子器件，还包括处理器，该处理器包括：
核心单元，其被配置为基于从所述处理器的外部输入的命令、通过使用数据来执行与所述命令相对应的操作；
高速缓冲存储单元，其被配置为储存用于执行所述操作的数据、与执行所述操作的结果相对应的数据或被执行所述操作的数据的地址；和
总线接口，其连接在所述核心单元与所述高速缓冲存储单元之间，并被配置为在所述核心单元与所述高速缓冲存储单元之间传输数据；
其中，所述半导体存储器是所述处理器中的所述高速缓冲存储单元的一部分。
19.根据权利要求1所述的电子器件，还包括处理系统，该处理系统包括：
处理器，其被配置为对由所述处理器接收的命令进行解码，并基于对所述命令进行解码的结果来控制信息的操作；
辅助存储器件，其被配置为储存用于对所述命令进行解码的程序和信息；
主存储器件，其被配置为从所述辅助存储器件调用所述程序和所述信息并储存，使得在执行所述程序时所述处理器能够使用所述程序和所述信息来执行所述操作；和
接口设备，其被配置为在所述处理器、所述辅助存储器件和所述主存储器件中的至少一个与外部之间执行通信，
其中，所述半导体存储器是所述处理系统中的所述辅助存储器件或所述主存储器件的一部分。
20.根据权利要求1所述的电子器件，还包括存储系统，该存储系统包括：
存储器，其被配置为储存数据并无论电源如何都保存所储存的数据；
存储器控制器，其被配置为根据从外部输入的命令来控制对所述存储器的数据输入和从所述存储器的数据输出；
缓冲存储器，其被配置为对在所述存储器与所述外部之间交换的数据进行缓冲；和
接口，其被配置为在所述存储器、所述存储器控制器和所述缓冲存储器中的至少一个与所述外部之间执行通信，
其中，所述半导体存储器是所述存储系统中的所述存储器或所述缓冲存储器的一部分。
21.一种制造包括半导体存储器的电子器件的方法，所述方法包括：
在衬底上方形成在第一方向上延伸的多个层叠结构，所述层叠结构每一个均包括第一线和初始存储单元；
在所述层叠结构的与所述第一方向相交的第二方向上的两个侧壁上形成第一衬垫层；
在所述第一衬垫层之间形成第一绝缘层；
在所述层叠结构、所述第一衬垫层和所述第一绝缘层上方形成在所述第二方向上延伸的多个第二线；
蚀刻由所述第二线暴露的所述初始存储单元、所述第一衬垫层和所述第一绝缘层，以形成存储单元、第一衬垫层图案和第一绝缘层图案；
在每个所述存储单元、每个所述第一衬垫层图案和每个所述第一绝缘层图案在所述第一方向上的两个侧壁上形成第二衬垫层；
在所述第二衬垫层之间形成第二绝缘层；以及
形成孔，其用于去除在所述第二方向上在所述存储单元之间的所述第二衬垫层的一部分，以形成在所述第二方向上彼此分隔开的多个第二衬垫层图案。
22.根据权利要求21所述的方法，还包括：在所述形成孔的步骤之后，形成填充所述孔的第三绝缘层。
23.根据权利要求22所述的方法，其中，所述第三绝缘层的热导率小于每个所述第二衬垫层图案的热导率。
24.根据权利要求21所述的方法，其中，所述第一绝缘层和所述第二绝缘层的热导率小于所述第一衬垫层图案和所述第二衬垫层图案的热导率。
25.根据权利要求22所述的方法，其中，所述第三绝缘层的热导率大于或等于所述第一绝缘层和所述第二绝缘层的热导率，并且小于所述第一衬垫层图案和所述第二衬垫层图案的热导率。
26.根据权利要求25所述的方法，其中，所述第一衬垫层图案和所述第二衬垫层图案包括氮化硅，
所述第三绝缘层包括氧化硅，以及
所述第一绝缘层和所述第二绝缘层包括K值小于0.04W/mK的低K材料。
27.根据权利要求21所述的方法，其中，所述孔在所述第一方向上与每个所述第二衬垫层重叠。
28.根据权利要求27所述的方法，其中，在所述第一方向上，所述孔的宽度大于每个所述第二衬垫层的宽度。
29.根据权利要求21所述的方法，其中，所述孔与所述第一方向上的一对相邻的第二衬垫层以及在所述相邻的第二衬垫层之间的所述第二绝缘层相重叠。
30.根据权利要求29所述的方法，其中，在所述第一方向上，所述孔的宽度大于所述一对相邻的第二衬垫层与所述相邻的第二衬垫层之间的所述第二绝缘层的宽度之和。
31.根据权利要求29所述的方法，其中，所述第二绝缘层在所述第二方向上被多个孔分隔成多个第二绝缘层图案。
32.根据权利要求21所述的方法，其中，每个所述存储单元包括在竖直方向上层叠的两个或更多个层，并且
所述两个或更多个层中的一个层包括可变电阻层。
33.根据权利要求32所述的方法，其中，所述孔的下表面在所述可变电阻层的下表面下方。
34.根据权利要求21所述的方法，其中，所述孔的下表面暴露出所述第一线的上表面。
CN202010776288.7A 2020-03-18 2020-08-05 电子器件及其制造方法 Pending CN113497184A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200033190A KR20210116955A (ko) 2020-03-18 2020-03-18 전자 장치 및 그 제조 방법
KR10-2020-0033190 2020-03-18

Publications (1)

Publication Number Publication Date
CN113497184A true CN113497184A (zh) 2021-10-12

Family

ID=77748621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010776288.7A Pending CN113497184A (zh) 2020-03-18 2020-08-05 电子器件及其制造方法

Country Status (4)

Country Link
US (2) US11342345B2 (zh)
KR (1) KR20210116955A (zh)
CN (1) CN113497184A (zh)
SG (1) SG10202007236YA (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210116955A (ko) * 2020-03-18 2021-09-28 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681084A (zh) * 2013-11-29 2015-06-03 爱思开海力士有限公司 电子设备及其制造方法
US20150162268A1 (en) * 2013-12-09 2015-06-11 SK Hynix Inc. Electronic device and method for fabricating the same
CN106611767A (zh) * 2015-10-20 2017-05-03 爱思开海力士有限公司 电子设备及其制造方法
US20180018263A1 (en) * 2016-07-12 2018-01-18 SK Hynix Inc. Electronic device and method for fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100970255B1 (ko) * 2007-04-09 2010-07-16 삼성전자주식회사 반도체 메모리 소자의 제조 방법
KR100906014B1 (ko) * 2007-06-11 2009-07-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2009099738A (ja) * 2007-10-16 2009-05-07 Toshiba Corp 半導体装置、半導体装置の製造方法及び半導体記憶装置の製造方法
JP2009135131A (ja) * 2007-11-28 2009-06-18 Toshiba Corp 半導体記憶装置
US9214228B1 (en) * 2013-08-22 2015-12-15 Kabushiki Kaisha Toshiba Semiconductor memory device and method of forming thereof
KR20150135804A (ko) 2014-05-26 2015-12-04 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR20210001262A (ko) * 2019-06-27 2021-01-06 에스케이하이닉스 주식회사 전자 장치
KR20210116955A (ko) * 2020-03-18 2021-09-28 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681084A (zh) * 2013-11-29 2015-06-03 爱思开海力士有限公司 电子设备及其制造方法
US20150162268A1 (en) * 2013-12-09 2015-06-11 SK Hynix Inc. Electronic device and method for fabricating the same
CN106611767A (zh) * 2015-10-20 2017-05-03 爱思开海力士有限公司 电子设备及其制造方法
US20180018263A1 (en) * 2016-07-12 2018-01-18 SK Hynix Inc. Electronic device and method for fabricating the same

Also Published As

Publication number Publication date
US20220254796A1 (en) 2022-08-11
US20210296329A1 (en) 2021-09-23
SG10202007236YA (en) 2021-10-28
KR20210116955A (ko) 2021-09-28
US11342345B2 (en) 2022-05-24
US11723214B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
US10042767B2 (en) Electronic device and method for fabricating the same
CN110047871B (zh) 电子设备
US20190123106A1 (en) Electronic device and method for fabricating the same
US9443909B2 (en) Electronic device and method for fabricating the same
US9570511B2 (en) Electronic device having buried gate and method for fabricating the same
KR102079610B1 (ko) 전자 장치 및 그 제조 방법
US10276636B2 (en) Electronic device and method for fabricating the same
KR20160022046A (ko) 전자 장치
US11581486B2 (en) Electronic device and method of fabricating the same
US20220278275A1 (en) Electronic device and method for fabricating the same
US9887353B2 (en) Electronic device and method for fabricating the same
US11723214B2 (en) Electronic device and method for fabricating the same
CN111987072A (zh) 电子设备及其制造方法
US11637146B2 (en) Electronic device and method for fabricating the same
US11903220B2 (en) Electronic device and method for fabricating the same
US11437395B2 (en) Electronic device and method for fabricating the same
CN113809119B (zh) 电子器件及其制造方法
CN114695314A (zh) 电子器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination