CN111985173A - 一种适用于近似计算电路可靠性分析方法及系统 - Google Patents
一种适用于近似计算电路可靠性分析方法及系统 Download PDFInfo
- Publication number
- CN111985173A CN111985173A CN202010819255.6A CN202010819255A CN111985173A CN 111985173 A CN111985173 A CN 111985173A CN 202010819255 A CN202010819255 A CN 202010819255A CN 111985173 A CN111985173 A CN 111985173A
- Authority
- CN
- China
- Prior art keywords
- reliability
- input
- circuit
- probability
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/08—Probabilistic or stochastic CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
本发明公开了一种适用于近似计算电路可靠性分析方法及系统,包括,基于电路中的基本拓扑结构构建相关向量;点乘所述相关向量获得基本门的输入概率矩阵;利用所述输入概率矩阵基于迭代PTM模型计算近似电路可靠度。本发明中提出的相关向量的结合缓解了由于扇出重汇聚带来的相关性问题,且可用于大规模电路。
Description
技术领域
本发明涉及超大规模集成电路可靠性分析评估的技术领域,尤其涉及一种适用于近似计算电路可靠性分析方法及系统。
背景技术
随着集成电路设计技术的不断更新与发展,特征尺寸已经接近物理极限,Dennard缩放定律及Moore定律逐渐难以维持,为了持续满足高性能计算的要求降低功耗的意义越来越大。同时,在许多传统应用和新兴应用领域,用户可以接受具有一定差错的输出结果,例如多媒体处理、数字信号处理以及无线通信、图像渲染、增强现实、数据挖掘、计算机视觉、语音识别、深度神经网络、移动计算和传感数据分析等。随着移动和嵌入式计算系统的普及,这些应用越来越广泛。随着AAC(Approximate Arithmetic Circuit)越来越接近物理实现,其设计实现过程中将面临的可靠性问题逐渐成为人们关注的焦点。在今天的纳米科技下,制造工艺的精细化使得集成电路面临的主要问题是对工艺偏差、生产缺陷和各类故障的脆弱性。为了保证AAC的可用性,有必要对其在将来物理实现中面临制造缺陷和故障的可靠性进行分析。
目前,AAC可靠性分析方面的工作尚不完善。已有工作主要聚焦于近似计算电路的差错特性分析,即与传统电路的精确输出相比,分析近似计算电路的输出差异,度量近似程度。从研究对象的角度,多数方法面向近似加法器,少数面向近似乘法器,另外少量工作不区分近似计算电路的计算功能。从方法属性的角度,可以分为三类:基于蒙卡仿真分析、建立差错度量指标以及分析差错概率。在这些工作中,未能面向电路制造过程中的故障预测AAC可靠性。实际上,AAC得到的与传统电路不同的功能输出对于某些应用程序是可接受的。以AAC的可接受输出为基准,预测物理实现及使用中的故障对近似计算电路的影响,从这一崭新的角度出发相关探索还较少。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊,而这种简化或省略不能用于限制本发明的范围。
鉴于上述现有存在的问题,提出了本发明。
因此,本发明提供了一种适用于近似计算电路可靠性分析方法,基于迭代PTM的基本思想,不使用混合编码,预测近似计算电路的可靠性,能够改善近似计算电路设计,降低测试成本。
为解决上述技术问题,本发明提供如下技术方案:包括,基于电路中的基本拓扑结构构建相关向量;点乘所述相关向量获得基本门的输入概率矩阵;利用所述输入概率矩阵基于迭代PTM模型计算近似电路可靠度。
作为本发明所述的一种适用于近似计算电路可靠性分析方法的一种优选方案,其中:所述基本拓扑结构包括,扇出、非门、与门、或门、异或门构成的连接结构。
作为本发明所述的一种适用于近似计算电路可靠性分析方法的一种优选方案,其中:所述相关向量包括,面向近似计算电路中一对信号端(i,j),定义其所述相关向量如下:
CVi,j=[Ci=0,j=0,Ci=0,j=1,Ci=1,j=0,Ci=1,j=1]
其中Ci=0,j=0,Ci=0,j=1,Ci=1,j=0,Ci=1,j=1为i,j对应各种信号组合的相关系数。
作为本发明所述的一种适用于近似计算电路可靠性分析方法的一种优选方案,其中:所述点乘计算包括,初始化IN1,IN2的输入概率矩阵PIN1,PIN2,以及可靠度矩阵MRIN1,MRIN2;利用PIN1,PIN2的张量积与所述IN1,IN2的相关向量CVIN1,IN2做点乘,计算所述基本门的输入概率矩阵PIN:
作为本发明所述的一种适用于近似计算电路可靠性分析方法的一种优选方案,其中:所述迭代PTM模型包括,电路根据逻辑连接被划分为多个两输入基本门,为基本电路模块定义输入概率向量、输入可靠性矩阵、概率转移矩阵、输出概率分布和输出可靠性;将一个基本模块的PTM和ITM的点积乘以其输入概率,通过计算得到输出概率。
作为本发明所述的一种适用于近似计算电路可靠性分析方法的一种优选方案,其中:所述输入概率向量包括,各个输入概率向量的张量积。
作为本发明所述的一种适用于近似计算电路可靠性分析方法的一种优选方案,其中:所述近似电路包括,利用应用程序固有的差错容忍特性,在输出结果的精度和应用的性能间进行权衡,结合放弃100%的功能正确性替换功耗和面积开销的减少。
作为本发明所述的一种适用于近似计算电路可靠性分析方法的一种优选方案,其中:所述可靠度包括,对于一个有n个输入和m个输出的近似计算电路c,电路的可靠度可以表示为:
其中,pin(i)为对应十进制i的输入向量出现的概率,pout(i)为输入为i时得到可取输出的概率。
作为本发明所述的一种适用于近似计算电路可靠性分析方法的一种优选方案,其中:还包括,所述pout(i)分别通过以下两种方法计算获得:
法一:
pout(i)=∑p(i,j)
法二:
其中,法一侧重于度量近似计算电路适用的程度,法二侧重于评估近似计算电路的故障感染程度;AV(i)和V(i)分别是输入i时的AV和V,p(i,j)指输入i时得到可取输出j的概率,j∈[Min(AV(i),V(i)),Max(AV(i),V(i))]。
作为本发明所述的一种适用于近似计算电路可靠性分析系统的一种优选方案,其中:包括,向量模块,用于构建相关向量;点乘模块与所述向量模块相连接,其用于将所述相关向量与对应十进制的输入向量出现的概率和输出概率的张量积做点乘计算,得到基本门的输入概率矩阵;计算模块与点乘模块相连接,其用于将所述点乘模块获得的数据通过迭代PTM计算模型计算获得近似计算电路可靠度。
本发明的有益效果:本发明通过相关向量与迭代PTM模型相结合缓解了由于扇出重汇聚带来的相关性问题,迭代PTM模型加大了适用电路规模。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。其中:
图1为本发明第一个实施例所述的一种适用于近似计算电路可靠性分析方法的流程示意图;
图2为本发明第一个实施例所述的一种适用于近似计算电路可靠性分析方法的XOR门连接结构示意图;
图3为本发明第一个实施例所述的一种适用于近似计算电路可靠性分析方法的多输入门转换为多个2输入门的相关系数推导示意图;
图4为本发明第一个实施例所述的一种适用于近似计算电路可靠性分析方法的迭代PTM中两输入基本门的计算示意图;
图5为本发明第二个实施例所述的一种适用于近似计算电路可靠性分析系统的模块结构分布示意图;
图6为本发明第二个实施例所述的一种适用于近似计算电路可靠性分析系统的网络拓扑结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合说明书附图对本发明的具体实施方式做详细的说明,显然所描述的实施例是本发明的一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明的保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例,也不是单独的或选择性的与其他实施例互相排斥的实施例。
本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
同时在本发明的描述中,需要说明的是,术语中的“上、下、内和外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一、第二或第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
本发明中除非另有明确的规定和限定,术语“安装、相连、连接”应做广义理解,例如:可以是固定连接、可拆卸连接或一体式连接;同样可以是机械连接、电连接或直接连接,也可以通过中间媒介间接相连,也可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
实施例1
参照图1~图4,为本发明的第一个实施例,该实施例提供了一种适用于近似计算电路可靠性分析方法,包括:
S1:基于电路中的基本拓扑结构构建相关向量。
需要说明的是,基本拓扑结构为扇出、非门、与门、或门、异或门构成的连接结构。
具体的,相关向量的构建步骤如下:
面向近似计算电路中一对信号端(i,j),定义其相关向量如下:
CVi,j=[Ci=0,j=0,Ci=0,j=1,Ci=1,j=0,Ci=1,j=1]
其中Ci=0,j=0,Ci=0,j=1,Ci=1,j=0,Ci=1,j=1为i,j对应各种信号组合的相关系数。
对于所有2输入基本门,输出端相关系数可由输入信号概率和输入端相关系数推导得出,以异或门为例,进行推导,如下,
图2中,定义三个事件:
C={l=0},D={i=0,j=0},E={i=1,j=1}
由于D和E事件互斥,则可得P(C)=P(D∪E)=P(D)+P(E),即
Pl=0=Pi=0,j=0+Pi=1,j=1 (1)
式中Pl=0是输出端l=0的概率,Pi=0,j=0为输入端i,j同时为0的概率。根据公式P(AB)=P(A)P(B)CA,B,表达式(1)可写为:
Pl=0=Pi=0Pj=0Ci=0,j=0+Pi=1Pj=1Ci=1,j=1 (2)
结合图2和公式(1)、(2),条件概率Pl=0|m=0可得:
Pl=0|m=0=P(i=0,j=0)|h=0+P(i=1,j=1)|h=0=Pi=0|h=0Pj=0|h=0Ci=0,j=0+Pi=1|h=0Pj=1|h= 0Ci=1,j=1 (3)
Pl=0Cl=0,m=0=Pi=0Ci=0,h=0Pj=0Cj=0,h=0Ci=0,j=0+Pi=1Ci=1,h=0Pj=1Cj=1,h=0Ci=1,j=1 (4)
将(2)带入(4)可得:
Cl=0,m=0=(Pi=0Ci=0,h=0Pj=0Cj=0,h=0Ci=0,j=0+Pi=1Ci=1,h=0Pj=1Cj=1,h=0Ci=1,j=1)/Pi= 0Pj=0Ci=0,j=0+Pi=1Pj=1Ci=1,j=1 (5)
同理,可得:
Cl=0,m=1=(Pi=0Ci=0,h=1Pj=0Cj=0,h=1Ci=0,j=0+Pi=1Ci=1,h=1Pj=1Cj=1,h=1Ci=1,j=1)/Pi= 0Pj=0Ci=0,j=0+Pi=1Pj=1Ci=1,j=1
Cl=1,m=0=(Pi=0Ci=0,h=0Pj=1Cj=1,h=0Ci=0,j=1+Pi=1Ci=1,h=0Pj=0Cj=0,h=0Ci=1,j=0)/Pi= 0Pj=1Ci=0,j=1+Pi=1Pj=0Ci=1,j=0
Cl=1,m=1=(Pi=0Ci=0,h=1Pj=1Cj=1,h=1Ci=0,j=1+Pi=1Ci=1,h=1Pj=0Cj=0,h=1Ci=1,j=0)/Pi= 0Pj=1Ci=0,j=1+Pi=1Pj=0Ci=1,j=0
其他基本门连接结构的相关系数,结论参见表1。
表1:各种基本逻辑门连接结构的相关系数。
需要说明的是,以上相关系数的讨论主要集中在2输入的基本门上,对于多输入的门可以将其转换为2输入门的级联,如图3所示。
S2:点乘相关向量获得基本门的输入概率矩阵。
初始化IN1,IN2的输入概率矩阵PIN1,PIN2,以及可靠度矩阵MRIN1,MRIN2;
利用PIN1,PIN2的张量积与IN1,IN2的相关向量CVIN1,IN2做点乘,计算基本门的输入概率矩阵PIN:
S3:输入概率矩阵基于迭代PTM模型计算近似电路可靠度。
需要说明的是,以PTM模型为基础,在迭代PTM方法中,电路根据逻辑连接被划分为多个两输入基本门。为基本电路模块定义输入概率向量、输入可靠性矩阵、概率转移矩阵、输出概率分布和输出可靠性等参数。
一个多输入基本模块的输入概率向量等于它的各个输入概率向量的张量积。每一个输入概率都等于它上一个连接门的输出概率。基本模块的输入可靠性即其驱动模块的输出可靠性。类似地,多输入模块的输入可靠性矩阵是其不同输入端的可靠性矩阵的张量积。基本模块的概率转移矩阵是其输出信号在输入信号驱动下对应状态的概率表示。
最后,将一个基本模块的PTM和ITM的点积乘以它的输入概率,就能够计算出其输出概率。
进一步的,对于一个有n个输入m个输出的近似计算电路c,电路的可靠度可以表示为:
其中,pin(i)为对应十进制i的输入向量出现的概率,pout(i)为输入为i时得到可取输出的概率。
法一(A1):
pout(i)=∑p(i,j)
法二(A2):
其中,法一侧重于度量近似计算电路适用的程度,法二侧重于评估近似计算电路的故障感染程度;AV(i)和V(i)分别是输入i时的AV和V,p(i,j)指输入i时得到可取输出j的概率,j∈[Min(AV(i),V(i)),Max(AV(i),V(i))];AV(i)根据电路真值表即可得出,V(i)可以通过c对应的传统电路的计算功能得出,而p(i,j)则通过迭代PTM计算。以每个基本门为一个模块,迭代计算并结合相关向量,具体见图4。
图4中,g表示一个2输入1输出的基本门;MRIN1,MRIN2分别为两输入端IN1,IN2的输入可靠度矩阵,以MRIN1为例,其(0,1)元素即IN1端正确信号为0实际信号为1的概率,而RIN1表示IN1端可靠度;IRIN1,IRIN2分别为IN1,IN2的理想输入可靠度矩阵;PIN1,PIN2为输入概率向量,以PIN1为例,其中第一个元素表示IN1为信号0的概率记作PIN1,第二个元素表示IN1为信号1的概率;PTM-g和ITM-g为门g的PTM和ITM。据此,迭代过程描述如下:
1)初始化IN1,IN2的输入概率矩阵PIN1,PIN2以及可靠度矩阵MRIN1,MRIN2;
2)通过PIN1,PIN2的张量积与IN1,IN2的相关向量CVIN1,IN2做点乘,计算基本门的输入概率矩阵PIN:
3)通过MRIN1,MRIN2的张量积计算门的输入可靠度矩阵MRIN:
4)通过IRIN1,IRIN2张量积,计算基本门输入端理想可靠度矩阵IRIN:
5)计算基本门输出端的可靠度:
ROUT=PIN×[(MRIN×PTM-g)×(IRIN×ITM-g)];
6)初始化基本门输出端可靠度矩阵:
7)初始化基本门输出端概率矩阵:
POUT=PIN×ITM–g
较佳的是,在步骤2)中,求联合信号概率时结合了相关向量,可以解决扇出重汇聚带来的信号相关性。步骤5)中,基本门输出信号0和1的概率分别是ROUT第一和第二个元素。而步骤6)和7)为下一次迭代做好准备,分别求出下面驱动门的MRIN和PIN。最后,根据原始输出端的可靠度矩阵,可计算出每种输入组合下原始输出端输出“0”和“1”的概率;再根据输入与输出的对应关系,即可求出每种输入组合下,电路产生的所有输出组合的概率,从而输入组合为i时对应输出组合j的概率p(i,j)可以得到。
对本方法中采用的技术效果加以验证说明,本实施例选择的蒙特卡洛法和采用本方法进行对比测试,应用实例为AXA,AMA,InXA系列的小规模近似加法器,以及EvoApprox8b库中较大规模的部分近似加法器和近似乘法器。
表2:以蒙特卡洛方法为基准的比较验证结果表。
为了验证本发明提出的法一(A1)和法二(A2),以方法蒙特卡洛(MC)为基准,表2中给出了对比数据,其中#Node表示电路中门节点的数目,Rel.diff%等于即与MC相比可靠度差异百分比,用以度量本发明方法的准确率。
可以发现A1的平均可靠度差异为0.46%,A2为1.29%,整体准确率较高,A1的差异更小,是因为MC方法本身不区分对待各个可取输出,在时间开销上,A1和A2比MC降低了4个数量级,在空间开销上,由于本发明方法中需要存储概率转移矩阵,内存比MC略大。
表3:法一和法二在EvoApprox8b近似计算电路上的数据表。
表中的乘法器由于规模大,MC无法适用。
针对EvoApprox8b库中的5个8位近似加法器和5个8位近似乘法器分别通过A1和A2计算可靠度,表3中列出了实验结果,节点数#Node用以显示实验电路的规模。分别给定基本门的故障概率p为0.001和0.0001,实验得出由A1和A2算得的可靠度。以A1为例,表中最后一列数据可以发现内存开销不因电路规模的增大而明显增大,而且时间开销也在可控范围内。
进一步的,以A1为例,可以发现p=0.001和p=0.0001时,可靠度计算结果在同一组实验电路上的变化趋势是一致的。从整体趋势而言,由于同样多位数的乘法器电路复杂度比加法器高,由表三可知近似乘法器的可靠度要小于近似加法器。
优选的是,本实施例基于迭代PTM考虑信号相关性能精确计算近似电路可靠度,提出的相关向量的结合缓解了由于扇出重汇聚带来的相关性问题,将相关向量与迭代PTM模型相结合加大了适用电路规模,解决了无法计算大规模近似电路可靠度的问题。
实施例2
参照图5~图6,为本发明的第二个实施例,该实施例不同于第一个实施例的是,提供了一种适用于近似计算电路可靠性分析系统,包括:
向量模块100,用于相关向量的构建,其输出端的相关向量由输入信号概率和输入端相关向量推导获得。
点乘模块200与向量模块100相连接,其用于将相关向量与对应十进制的输入向量出现的概率和输出概率的张量积做点乘计算,得到基本门的输入概率矩阵;然后通过输入端IN1,IN2的输入可靠度矩阵的张量积计算门的输入可靠度矩阵,通过IN1,IN2的理想输入可靠度矩阵的张量积计算基本门输入端理想可靠度矩阵。
计算模块300与点乘模块200相连接,其用于将点乘模块200获得的数据通过迭代PTM计算模型计算获得近似计算电路可靠度。
需要说明的是,本发明系统在PC客户端的C++开发平台进行程序运行的研发,实验环境为DELL XPS13(Intel(R)Core(TM)i7-6500 CPU@2.5GHz)以及8GB内存。
具体的,将电路网表、基本门故障概率和原始输入端的信号概率输入至程序中,其中基本门故障概率提前设定,假定输入向量均匀分布,因此原始输入端的信号概率赋值为0.5。
优选的是,本发明系统的研发成果一方面解决了大规模近似电路难以计算可靠度的问题,另一方面减少了计算小规模近似电路可靠的时间。
应当认识到,本发明的实施例可以由计算机硬件、硬件和软件的组合、或者通过存储在非暂时性计算机可读存储器中的计算机指令来实现或实施。所述方法可以使用标准编程技术-包括配置有计算机程序的非暂时性计算机可读存储介质在计算机程序中实现,其中如此配置的存储介质使得计算机以特定和预定义的方式操作——根据在具体实施例中描述的方法和附图。每个程序可以以高级过程或面向对象的编程语言来实现以与计算机系统通信。然而,若需要,该程序可以以汇编或机器语言实现。在任何情况下,该语言可以是编译或解释的语言。此外,为此目的该程序能够在编程的专用集成电路上运行。
此外,可按任何合适的顺序来执行本文描述的过程的操作,除非本文另外指示或以其他方式明显地与上下文矛盾。本文描述的过程(或变型和/或其组合)可在配置有可执行指令的一个或多个计算机系统的控制下执行,并且可作为共同地在一个或多个处理器上执行的代码(例如,可执行指令、一个或多个计算机程序或一个或多个应用)、由硬件或其组合来实现。所述计算机程序包括可由一个或多个处理器执行的多个指令。
进一步,所述方法可以在可操作地连接至合适的任何类型的计算平台中实现,包括但不限于个人电脑、迷你计算机、主框架、工作站、网络或分布式计算环境、单独的或集成的计算机平台、或者与带电粒子工具或其它成像装置通信等等。本发明的各方面可以以存储在非暂时性存储介质或设备上的机器可读代码来实现,无论是可移动的还是集成至计算平台,如硬盘、光学读取和/或写入存储介质、RAM、ROM等,使得其可由可编程计算机读取,当存储介质或设备由计算机读取时可用于配置和操作计算机以执行在此所描述的过程。此外,机器可读代码,或其部分可以通过有线或无线网络传输。当此类媒体包括结合微处理器或其他数据处理器实现上文所述步骤的指令或程序时,本文所述的发明包括这些和其他不同类型的非暂时性计算机可读存储介质。当根据本发明所述的方法和技术编程时,本发明还包括计算机本身。计算机程序能够应用于输入数据以执行本文所述的功能,从而转换输入数据以生成存储至非易失性存储器的输出数据。输出信息还可以应用于一个或多个输出设备如显示器。在本发明优选的实施例中,转换的数据表示物理和有形的对象,包括显示器上产生的物理和有形对象的特定视觉描绘。
如在本申请所使用的,术语“组件”、“模块”、“系统”等等旨在指代计算机相关实体,该计算机相关实体可以是硬件、固件、硬件和软件的结合、软件或者运行中的软件。例如,组件可以是,但不限于是:在处理器上运行的处理、处理器、对象、可执行文件、执行中的线程、程序和/或计算机。作为示例,在计算设备上运行的应用和该计算设备都可以是组件。一个或多个组件可以存在于执行中的过程和/或线程中,并且组件可以位于一个计算机中以及/或者分布在两个或更多个计算机之间。此外,这些组件能够从在其上具有各种数据结构的各种计算机可读介质中执行。这些组件可以通过诸如根据具有一个或多个数据分组(例如,来自一个组件的数据,该组件与本地系统、分布式系统中的另一个组件进行交互和/或以信号的方式通过诸如互联网之类的网络与其它系统进行交互)的信号,以本地和/或远程过程的方式进行通信。
应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种适用于近似计算电路可靠性分析方法,其特征在于:包括,
基于电路中的基本拓扑结构构建相关向量;
点乘所述相关向量获得基本门的输入概率矩阵;
利用所述输入概率矩阵基于迭代PTM模型计算近似电路可靠度。
2.如权利要求1所述的适用于近似计算电路可靠性分析方法,其特征在于:所述基本拓扑结构包括,
扇出、非门、与门、或门、异或门构成的连接结构。
3.如权利要求1或2所述的适用于近似计算电路可靠性分析方法,其特征在于:所述相关向量包括,
面向近似计算电路中一对信号端(i,j),定义其所述相关向量如下:
CVi,j=[Ci=0,j=0,Ci=0,j=1,Ci=1,j=0,Ci=1,j=1]
其中Ci=0,j=0,Ci=0,j=1,Ci=1,j=0,Ci=1,j=1为i,j对应各种信号组合的相关系数。
5.如权利要求4所述的适用于近似计算电路可靠性分析方法,其特征在于:所述迭代PTM模型包括,
电路根据逻辑连接被划分为多个两输入基本门,为基本电路模块定义输入概率向量、输入可靠性矩阵、概率转移矩阵、输出概率分布和输出可靠性;
将一个基本模块的PTM和ITM的点积乘以其输入概率,通过计算得到输出概率。
6.如权利要求5所述的适用于近似计算电路可靠性分析方法,其特征在于:所述输入概率向量包括,
各个输入概率向量的张量积。
7.如权利要求6所述的适用于近似计算电路可靠性分析方法,其特征在于:所述近似电路包括,
利用应用程序固有的差错容忍特性,在输出结果的精度和应用的性能间进行权衡,结合放弃100%的功能正确性替换功耗和面积开销的减少。
10.一种适用于近似计算电路可靠性分析系统,其特征在于,包括,
向量模块(100),用于构建相关向量;
点乘模块(200)与所述向量模块(100)相连接,其用于将所述相关向量与对应十进制的输入向量出现的概率和输出概率的张量积做点乘计算,得到基本门的输入概率矩阵;
计算模块(300)与点乘模块(200)相连接,其用于将所述点乘模块(200)获得的数据通过迭代PTM计算模型计算获得近似计算电路可靠度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010819255.6A CN111985173B (zh) | 2020-08-14 | 2020-08-14 | 一种适用于近似计算电路可靠性分析方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010819255.6A CN111985173B (zh) | 2020-08-14 | 2020-08-14 | 一种适用于近似计算电路可靠性分析方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111985173A true CN111985173A (zh) | 2020-11-24 |
CN111985173B CN111985173B (zh) | 2021-09-03 |
Family
ID=73435087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010819255.6A Active CN111985173B (zh) | 2020-08-14 | 2020-08-14 | 一种适用于近似计算电路可靠性分析方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111985173B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112818618A (zh) * | 2021-02-01 | 2021-05-18 | 上海电力大学 | 一种基于信号概率的近似计算电路可靠度评估方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110246811A1 (en) * | 2010-03-30 | 2011-10-06 | Stmicroelectronics Sa | Method for estimating the reliability of an electronic circuit, corresponding computerized system and computer program product |
CN106570293A (zh) * | 2016-11-14 | 2017-04-19 | 浙江工业大学 | 一种基于eptm模型的电路信号可靠性的概率计算方法 |
CN108829908A (zh) * | 2018-04-11 | 2018-11-16 | 浙江工业大学 | 一种基于深度自编码器网络的电路结构可靠性预测方法 |
CN109614074A (zh) * | 2018-10-23 | 2019-04-12 | 同济大学 | 基于概率转移矩阵模型的近似加法器可靠度计算方法 |
-
2020
- 2020-08-14 CN CN202010819255.6A patent/CN111985173B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110246811A1 (en) * | 2010-03-30 | 2011-10-06 | Stmicroelectronics Sa | Method for estimating the reliability of an electronic circuit, corresponding computerized system and computer program product |
CN106570293A (zh) * | 2016-11-14 | 2017-04-19 | 浙江工业大学 | 一种基于eptm模型的电路信号可靠性的概率计算方法 |
CN108829908A (zh) * | 2018-04-11 | 2018-11-16 | 浙江工业大学 | 一种基于深度自编码器网络的电路结构可靠性预测方法 |
CN109614074A (zh) * | 2018-10-23 | 2019-04-12 | 同济大学 | 基于概率转移矩阵模型的近似加法器可靠度计算方法 |
Non-Patent Citations (3)
Title |
---|
JIANHUI JIANG等: "methods for approximate adders reliability estimation based on PTM model", 《IEEE XPLORE》 * |
王真等: "基于概率转移矩阵的电路可靠性并行计算方法", 《小型微型计算机系统》 * |
肖杰等: "一种基于迭代PTM模型的电路可靠性评估方法", 《计算机学报》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112818618A (zh) * | 2021-02-01 | 2021-05-18 | 上海电力大学 | 一种基于信号概率的近似计算电路可靠度评估方法 |
CN112818618B (zh) * | 2021-02-01 | 2022-05-17 | 上海电力大学 | 一种基于信号概率的近似计算电路可靠度评估方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111985173B (zh) | 2021-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Xu et al. | A simple yet efficient accuracy-configurable adder design | |
JP7199489B2 (ja) | 量子測定ノイズの除去方法、システム、電子機器、及び媒体 | |
CN114861576B (zh) | 超导量子芯片版图的仿真方法及装置、电子设备和介质 | |
Vasicek et al. | Towards low power approximate DCT architecture for HEVC standard | |
Wang et al. | Large-scale affine matrix rank minimization with a novel nonconvex regularizer | |
CN111859835A (zh) | 一种电路互连网络模型的降阶方法、降阶装置及降阶设备 | |
CN111985173B (zh) | 一种适用于近似计算电路可靠性分析方法及系统 | |
Huai et al. | Zerobn: Learning compact neural networks for latency-critical edge systems | |
CN111222636B (zh) | 深度学习模型的转化方法、装置、服务器及存储介质 | |
Shao et al. | A machine learning based global simulation data mining approach for efficient design changes | |
Du et al. | Relation extraction for manufacturing knowledge graphs based on feature fusion of attention mechanism and graph convolution network | |
Nitzler et al. | A generalized probabilistic learning approach for multi-fidelity uncertainty propagation in complex physical simulations | |
CN116384005A (zh) | 一种变形叶片气动性能的确定方法及装置和电子设备 | |
Hernández-Araya et al. | Auger: A tool for generating approximate arithmetic circuits | |
Ullah et al. | Clapped: A design framework for implementing cross-layer approximation in fpga-based embedded systems | |
Chen et al. | A black-box stencil interpolation method to accelerate reservoir simulations | |
CN114492823A (zh) | 消除量子噪声的方法及装置、电子设备和介质 | |
Chen et al. | Performance bounds for PDE-constrained optimization under uncertainty | |
WO2023236722A1 (zh) | 线缆长度验证方法及电子设备 | |
Zhang et al. | Development of stochastic isogeometric analysis (SIGA) method for uncertainty in shape | |
CN115458040B (zh) | 蛋白质的生成方法、装置、电子设备及存储介质 | |
CN116341634A (zh) | 神经结构搜索模型的训练方法、装置及电子设备 | |
CN115081702A (zh) | 一种具有可解释特性的电力负荷预测方法、系统及终端机 | |
US20220198102A1 (en) | Method for Fast Detection of Unconstrained Motion and Low-stiffness Connections in Finite Element Modeling | |
CN114530215A (zh) | 设计配体分子的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |