CN111966292A - 一种SAS/SATA expander信息自适应方法及系统 - Google Patents
一种SAS/SATA expander信息自适应方法及系统 Download PDFInfo
- Publication number
- CN111966292A CN111966292A CN202010827772.8A CN202010827772A CN111966292A CN 111966292 A CN111966292 A CN 111966292A CN 202010827772 A CN202010827772 A CN 202010827772A CN 111966292 A CN111966292 A CN 111966292A
- Authority
- CN
- China
- Prior art keywords
- sas
- sata
- expander
- signal
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000010586 diagram Methods 0.000 claims abstract description 13
- 230000006978 adaptation Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 abstract description 8
- 238000013461 design Methods 0.000 abstract description 5
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明公开了一种SAS/SATA expander信息自适应方法及系统,自适应SASSATA3.0 Expander的系统将上行PCIE信号转化为下行SAS/SATA信号,并连接多路SAS/SATA Receiver,在下行链路的输出端,调整示波器扫描周期,使示波器水平扫描周期与接收码元的周期同步,利用示波器的余辉功能形成眼图,通过SAS/SATA_Tx协议判定眼图模板的指标,通过UART链路动态调整expander芯片输出端的去加重和预加重平衡高频分量和低频分量,减少传输链路对高频分量衰减大于低频分量对最终眼图结果的影响,将加重值通过UART信号链路写入到Expander芯片的FW中,形成反馈回路,提高减小码间串扰,改善系统的传输性能,本发明提出一种自适应的电路设计,通过动态的调整发送端的预加重、去加重,对告诉信号进行补偿,从而保证硬盘的读写性能和数据安全。
Description
技术领域
本发明涉及自适应SASSATA3.0 Expander的系统技术领域,具体为一种SAS/SATAexpander信息自适应方法及系统。
背景技术
随着信息技术的不断发展,对于服务器的存储要求原来越高,尤其是存储容量和性能的需求越来越多,服务器在开发过程中通过RAID技术将多个单独的物理硬盘(SAS/SATA)以不同的方式组合成一个逻辑硬盘,从而提高了硬盘的读写性能和数据安全性,但是随着信号速率的增加,高速信号的趋肤效应和传输线的介质损耗,使信号在传输过程中受损很大,为了在接收终端能得到比较好的波形,就需要对受损的信号在发送端进行预加重、去加重补偿。
在高速信号传输中,信号链路对高频信号的衰减大于对低频信号的衰减,这就导致了高速信号中高频和低频之间巨大的幅度差。反应在眼图上就是减小了眼高,并增大了Jitter。
现有的RAID技术是是一个纯电气器件,参数固定,信号下行至存储的接受终端时,由于传输路径长度不一,导致信号质量无法得到保证。
发明内容
本发明的目的在于提供一种自适应的电路设计,通过动态的调整发送端的预加重、去加重,对告诉信号进行补偿,从而保证硬盘的读写性能和数据安全的自适应SAS/SATA3.0 Expander的系统,以解决上述背景技术中提出的问题。
为实现上述目的,本发明提供如下技术方案:一种SAS/SATA expander信息自适应方法及系统,包括Expander芯片、SAS/SATA接收器和计算机系统;
所述Expander芯片将PCIE信号转化为SAS/SATA信号;
所述SAS/SATA接收器接收SAS/SATA信号,并将SAS/SATA信号转发至计算机系统;
所述计算机系统通过SAS/SATA_Tx协议判定SAS/SATA信号的眼图指标,并根据所述眼图指标向所述Expander芯片输出加重值。
进一步的,所述计算机系统包括用于展示眼图的示波器。
进一步的,所述计算机系统通过UART信号链路与所述Expander芯片的FW连接。
进一步的,所述Expander芯片设置于RAID卡中,所述RAID卡包括主控芯片,板载SATA接口,板载SAS接口,板载U.2接口,板载M.2接口,闪存,电池,RAID卡采用PCI-E接口通过PCI-E总线传输。
本发明还提供一种SAS/SATA Expander信息自适应方法,应用于上述的SAS/SATAExpander信息自适应系统,所述方法包括:
Expander芯片将PCIE信号转化为SAS/SATA信号;
SAS/SATA接收器接收SAS/SATA信号,并将SAS/SATA信号转发至计算机系统;
计算机系统通过SAS/SATA_Tx协议判定SAS/SATA信号的眼图指标,并根据所述眼图指标生成加重值;
计算机系统向所述Expander芯片输出加重值。
进一步的,所述加重值包括预加重值和去加重值。
与现有技术相比,本发明的有益效果是:
本发明提出一种自适应的电路设计,通过动态的调整发送端的预加重、去加重,对告诉信号进行补偿,从而保证硬盘的读写性能和数据安全。
附图说明
图1为本发明自适应SAS/SATA3.0 Expander的系统的具体实施方案结构示意图;
图2为本发明SAS/SATA3.0Expander信息自适应系统具体实施方案结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1-2,本发明提供一种技术方案:一种SAS/SATA expander信息自适应方法及系统,包括Expander芯片、SAS/SATA接收器和计算机系统;
所述Expander芯片将PCIE信号转化为SAS/SATA信号;
所述SAS/SATA接收器接收SAS/SATA信号,并将SAS/SATA信号转发至计算机系统;
所述计算机系统通过SAS/SATA_Tx协议判定SAS/SATA信号的眼图指标,并根据所述眼图指标向所述Expander芯片输出加重值。
SAS/SATA expander信息自适应系统中包括Expander芯片,SAS/SATA接收器和计算机系统,Expander芯片将PCIE信号转化为SAS/SATA信号,SAS/SATA接收器接收SAS/SATA信号,并将SAS/SATA信号转发至计算机系统,计算机系统通过SAS/SATA_Tx协议判定SAS/SATA信号的眼图指标,并根据所述眼图指标向所述Expander芯片输出加重值。
计算机系统包括用于展示眼图的示波器,计算机系统通过UART信号链路与所述Expander芯片的FW连接,Expander芯片设置于RAID卡中,所述RAID卡包括主控芯片,板载SATA接口,板载SAS接口,板载U.2接口,板载M.2接口,闪存,电池,RAID卡采用PCI-E接口通过PCI-E总线传输。
SAS/SATA Expander信息自适应系统中,Expander芯片将PCIE信号转化为SAS/SATA信号,SAS/SATA接收器接收SAS/SATA信号,并将SAS/SATA信号转发至计算机系统,计算机系统通过SAS/SATA_Tx协议判定SAS/SATA信号的眼图指标,并根据所述眼图指标生成加重值,计算机系统向所述Expander芯片输出加重值,加重值包括预加重值和去加重值。
本发明提供的自适应的电路设计,通过动态的调整发送端的预加重、去加重,对告诉信号进行补偿,从而保证硬盘的读写性能和数据安全。
进一步的,所述计算机系统包括用于展示眼图的示波器。
进一步的,所述计算机系统通过UART信号链路与所述Expander芯片的FW连接。
进一步的,所述Expander芯片设置于RAID卡中,所述RAID卡包括主控芯片,板载SATA接口,板载SAS接口,板载U.2接口,板载M.2接口,闪存,电池,RAID卡采用PCI-E接口通过PCI-E总线传输。
SAS/SATA expander信息自适应系统进行运行的时候,RAID卡通过expander芯片将上行PCIE信号转化为下行SAS/SATA信号,手动调整示波器扫描周期,使示波器水平扫描周期与接收码元的周期同步,通过SAS/SATA_Tx协议判定眼图模板的指标,来判定眼图是否符合协议标准,通过UART链路动态调整expander芯片输出端的去加重和预加重平衡高频分量和低频分量,并将加重值通过UART信号链路写入到Expander芯片的FW中,形成反馈回路。
自适应SASSATA3.0 Expander的系统在进行自适应的过程中,RAID卡通过expander芯片将上行PCIE信号转化为下行SAS/SATA信号,RAID卡采用PCI-E接口通过PCI-E总线传输,ARAID卡将上行PCIE信号转化为下行SAS/SATA信号包的时候RAID卡将接收的上行PCIE信号传输至A\D转换模块进行数据的转换,将数据转换成二进制的数据传输至expander芯片,expander芯片将接收到的数据进行备份存储,同时将接收的数据分成两类进行数据转换,一类接收的二进制数据经过A\D转换模块转换成下行SAS,另一类接收的二进制数据经过A\D转换模块转换成下行SATA信号,转换后的下行SAS/SATA信号在RAID卡中进行备份存储,同时RAID卡将转换后的SAS/SATA信号通过数据收发模块发送至连接的多路SAS/SATA Receiver,用一个示波器跨接在下行链路的输出端,调节示波器,使示波器水平扫描周期与接收码元的周期同步,利用示波器的余辉功能形成眼图。
调整示波器扫描周期,使示波器水平扫描周期与接收码元的周期同步,下行链路授权,在连接下行链路的同时需先对下行链路进行验证,利用示波器的余辉功能形成眼图。
利用示波器的余辉功能,将捕获到的数字信号按每三个比特分别进行累积后,形成屏幕显示形成的图形。
通过SAS/SATA_Tx协议判定眼图模板的指标,来判定眼图是否符合协议标准,SAS/SATA_Tx协议上包括加速模块,接收控制模块,发送控制模块,信息提取模块,DMA接口控制模块,CPU接口控制模块,寄存器控制模块,指令执行模块和指令RAM模块,SAS/SATA_Tx协议判定眼图模板的时候先接收控制模块接收到RAID卡通过expander芯片的上行PCIE信号进行数据转换,并将转换后的数据发送至下行链路的输出端,下行链路的示波器将数据通过波形的方式显示出来,利用示波器的余辉功能形成眼图,将上述示波器形成的波形与CSAS/SATA_Tx协议上调节好的波形数据进行对比来判定眼图是否符合协议标准。
UART链路上包括多个UART模块,UART模块之间的发送端口耦合到另一个链接UART模块的接收端口。
通过UART链路动态调整expander芯片输出端的去加重和预加重平衡高频分量和低频分量,去加重和预加重平衡高频分量和低频分量的时候对输入信号进行放大处理,均衡处理,对放大处理,均衡处理后的输出信号进行三次增益控制,对高频分量,低频分量进行修整,减少传输链路对高频分量衰减大于低频分量对最终眼图结果的影响,使眼图测试结果符合协议中眼图标准,并将加重值通过UART信号链路写入到Expander芯片的FW中,调节好高频分量和低频分量,将调节好的高频分量和低频分量与示波器余辉功能形成的眼图进行比对,调节好高频分量和低频分量形成反馈回路,从而提高减小码间串扰,改善系统的传输性能。
本发明还提供一种SAS/SATA Expander信息自适应方法,应用于上述的SAS/SATAExpander信息自适应系统,所述方法包括:
Expander芯片将PCIE信号转化为SAS/SATA信号;
SAS/SATA接收器接收SAS/SATA信号,并将SAS/SATA信号转发至计算机系统;
计算机系统通过SAS/SATA_Tx协议判定SAS/SATA信号的眼图指标,并根据所述眼图指标生成加重值;
计算机系统向所述Expander芯片输出加重值。进一步的,加重值可以包括预加重值和去加重值。
实施例1,在某款服务器上,使用Broadcom某种Raid Expander卡作为SAS/SATA拓展器件,下行连接多路存储硬盘,使用去加重方式调优SATA_Tx眼图,一般expander芯片中有四个控制参数,包括Test pattern rates,Attenuation,Pre-cursor,Post-cursor,各参数功能如下:
Test pattern rates:用于切换传输信号速率,一般为3Gb/s,6Gb/s,12Gb/s;
Attenuation:用于调节信号输出幅值;
Pre-cursor与Post-cursor:两者均为去加重的抽头,“post”是指数据"0"->"1"或者"1"->"0"跳变之后的去加重,“pre”是指数据"0"->"1"或者"1"->"0"跳变之前的去加重;
在进行调节之前,示波器显示眼图的左边部分眼高较小,眼高整体偏低,触发到眼图模板的Y2与Y3,Controller System通过UART链路将post-cursor值调大,眼图的眼高左右比较均衡,再将输出幅值Attenuation增加,就可以得到符合要求的眼图,如果右半部分的眼高较小,可使用Pre-cursor调节,通过一系列的参数调节后,输出的眼图结果符合眼图模板的判定标准后,Controller System将调整的四项参数写入Raid卡FW中。
由于存在多种不同长度的路存储路径,分别对应raid卡中的不同part,因此每种长度的路径将会得到相应参数,调整完成后统一写入Expander的固定FW中。
本发明提出一种自适应的电路设计,通过动态的调整发送端的预加重、去加重,对告诉信号进行补偿,从而保证硬盘的读写性能和数据安全。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。
Claims (6)
1.一种SAS/SATA expander信息自适应系统,其特征在于:包括Expander芯片、SAS/SATA接收器和计算机系统;
所述Expander芯片将PCIE信号转化为SAS/SATA信号;
所述SAS/SATA接收器接收SAS/SATA信号,并将SAS/SATA信号转发至计算机系统;
所述计算机系统通过SAS/SATA_Tx协议判定SAS/SATA信号的眼图指标,并根据所述眼图指标向所述Expander芯片输出加重值。
2.根据权利要求1所述的SAS/SATA expander信息自适应系统,其特征在于:所述计算机系统包括用于展示眼图的示波器。
3.根据权利要求1所述的SAS/SATA expander信息自适应系统,其特征在于:所述计算机系统通过UART信号链路与所述Expander芯片的FW连接。
4.根据权利要求1所述的SAS/SATA expander信息自适应系统,其特征在于:所述Expander芯片设置于RAID卡中,所述RAID卡包括主控芯片,板载SATA接口,板载SAS接口,板载U.2接口,板载M.2接口,闪存,电池,RAID卡采用PCI-E接口通过PCI-E总线传输。
5.一种SAS/SATA Expander信息自适应方法,其特征在于:应用于如权利要求1至4任一项所述的SAS/SATA Expander信息自适应系统,所述方法包括:
Expander芯片将PCIE信号转化为SAS/SATA信号;
SAS/SATA接收器接收SAS/SATA信号,并将SAS/SATA信号转发至计算机系统;
计算机系统通过SAS/SATA_Tx协议判定SAS/SATA信号的眼图指标,并根据所述眼图指标生成加重值;
计算机系统向所述Expander芯片输出加重值。
6.根据权利要求5所述的SAS/SATA expander信息自适应方法,其特征在于:所述加重值包括预加重值和去加重值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010827772.8A CN111966292A (zh) | 2020-08-17 | 2020-08-17 | 一种SAS/SATA expander信息自适应方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010827772.8A CN111966292A (zh) | 2020-08-17 | 2020-08-17 | 一种SAS/SATA expander信息自适应方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111966292A true CN111966292A (zh) | 2020-11-20 |
Family
ID=73389164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010827772.8A Withdrawn CN111966292A (zh) | 2020-08-17 | 2020-08-17 | 一种SAS/SATA expander信息自适应方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111966292A (zh) |
-
2020
- 2020-08-17 CN CN202010827772.8A patent/CN111966292A/zh not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108418582B (zh) | 传输信号的方法、驱动器及系统 | |
US8045608B2 (en) | Adaptive equalization employing pattern recognition | |
US8045609B2 (en) | Adaptive equalization employing pattern recognition | |
US10108574B2 (en) | Electronic device, communication control circuit, and communication control method | |
US20190386859A1 (en) | Electronic devices including equalizers operating based on coefficients adjusted in training operations | |
US9379811B2 (en) | Method and device for optimizing performance of an optical module | |
US20210360093A1 (en) | Multimode interconnection interface controller for converged network | |
CN102215605A (zh) | 一种接口速率调整方法、装置及基站 | |
CN203616749U (zh) | 一种实现高速板级通讯的装置 | |
US20240104048A1 (en) | Transmitting Apparatus, Receiving Apparatus, Parameter Adjustment Method, SerDes Circuit, and Electronic Device | |
CN111966292A (zh) | 一种SAS/SATA expander信息自适应方法及系统 | |
WO2008143937A2 (en) | Asymmetric transmit/receive data rate circuit interface | |
CN104579618A (zh) | 应用于互连系统的方法与相关处理模块 | |
US11671287B2 (en) | Interconnect module, UFS system including the same, and method of operating the UFS system | |
CN208314763U (zh) | 一种用于PCIe信号机箱外部传输的Retimer板卡 | |
US10103910B1 (en) | Pulse amplitude modulation equalization optimization system | |
US9882748B2 (en) | Technologies for configuring transmitter equalization in a communication system | |
US20200029425A1 (en) | Differential pair group equalization system | |
US8817864B2 (en) | Communication device and method of setting communication device | |
US20140314138A1 (en) | Back channel adaptation for transmission under peak power constraints | |
EP2706712A1 (en) | Method and system for improving data transfer integrity | |
JP2014216806A (ja) | 半導体装置および情報処理システム | |
CN220935231U (zh) | 适用mipi d-phy信号的长距离传输增强电路及显示屏通讯系统 | |
CN111258946A (zh) | 一种gtx与tlk2711系列芯片的通信方法 | |
CN118100981B (zh) | 全双工高速有线通信的回声消除方法、收发器系统及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20201120 |