CN111952148A - 半导体层的生长方法、半导体装置的制造方法、以及体单晶的制造方法 - Google Patents

半导体层的生长方法、半导体装置的制造方法、以及体单晶的制造方法 Download PDF

Info

Publication number
CN111952148A
CN111952148A CN202010409492.5A CN202010409492A CN111952148A CN 111952148 A CN111952148 A CN 111952148A CN 202010409492 A CN202010409492 A CN 202010409492A CN 111952148 A CN111952148 A CN 111952148A
Authority
CN
China
Prior art keywords
semiconductor layer
growing
crystal
layer
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010409492.5A
Other languages
English (en)
Inventor
永冈达司
西中浩之
吉本昌广
田原大祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto Institute of Technology NUC
Denso Corp
Original Assignee
Kyoto Institute of Technology NUC
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto Institute of Technology NUC, Toyota Motor Corp filed Critical Kyoto Institute of Technology NUC
Publication of CN111952148A publication Critical patent/CN111952148A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的课题是，在以晶体层为基底使与该晶体层不同的半导体层生长的情况下，形成晶体缺陷密度较低的半导体层。本发明提供一种半导体层的生长方法，其具有下述工序：在表面有晶体层露出的基板的所述表面，使材料和晶体结构的至少其中一者与所述晶体层不同的第一半导体层生长的工序；将所述第一半导体层以从其表面贯穿至其背面的方式进行切割的工序；以及在所述第一半导体层的切割面，使材料及晶体结构与所述第一半导体层相同的第二半导体层生长的工序。

Description

半导体层的生长方法、半导体装置的制造方法、以及体单晶的 制造方法
技术领域
本说明书所公开的技术涉及一种半导体层的生长方法。
背景技术
专利文献1中公开了一种在蓝宝石基板上使氧化镓层生长的技术。
专利文献1：日本特开2016-100592号公报
发明内容
如果像对比文件1那样，在成为基底的晶体层(即蓝宝石基板)的表面使得与该晶体层不同的半导体层(即氧化镓层)生长，则会在生长出的半导体层中高密度地发生晶体缺陷。在本说明书中，提出一种技术，其在以晶体层为基底且使得与该晶体层不同的半导体层生长的情况下，能够形成晶体缺陷密度较低的半导体层。
本说明书所公开的半导体层的生长方法具有下述工序：在表面有晶体层露出的基板的所述表面，使材料和晶体结构的至少其中一者与所述晶体层不同的第一半导体层生长的工序；将所述第一半导体层以从其表面贯穿至其背面的方式进行切割的工序；以及在所述第一半导体层的切割面，使材料及晶体结构与所述第一半导体层相同的第二半导体层生长的工序。
在上述制造方法中，在基板的表面(即晶体层的表面)使第一半导体层生长。在晶体层和第一半导体层中，材料和晶体结构的至少其中一者是不同的。因此，生长的第一半导体层中发生晶体缺陷。以上述方式生长的第一半导体层中发生的晶体缺陷大多沿着第一半导体层生长的方向(即第一半导体层的厚度方向)伸长。在使第一半导体层生长后，将第一半导体层以从其表面贯穿至其背面的方式进行切割。在以上述方式切割了第一半导体层的情况下，由于第一半导体层中的晶体缺陷沿着第一半导体层的厚度方向伸长，因此，晶体缺陷不易在第一半导体层的切割面露出。因此，在第一半导体层的切割面露出的晶体缺陷较少。然后，在第一半导体层的切割面，使材料及晶体结构与第一半导体层相同的第二半导体层生长。由于在第一半导体层的切割面露出的晶体缺陷较少，因此，在第一半导体层的切割面生长的第二半导体层中不易形成晶体缺陷。因此，根据这一制造方法，能够得到晶体缺陷密度较低的第二半导体层。
附图说明
图1是实施例1、2的生长方法的说明图。
图2是实施例1、2的生长方法的说明图。
图3是实施例1、2的生长方法的说明图。
图4是实施例1、2的生长方法的说明图。
图5是实施例1、2的生长方法的说明图。
图6是实施例1、2的生长方法的说明图。
图7是实施例2的生长方法的说明图。
图8是实施例2的生长方法的说明图。
图9是实施例2的生长方法的说明图。
图10是实施例3的生长方法的说明图。
图11是实施例3的生长方法的说明图。
图12是实施例3的生长方法的说明图。
图13是实施例3的生长方法的说明图。
图14是实施例3的生长方法的说明图。
图15是实施例4的生长方法的说明图。
图16是实施例4的生长方法的说明图。
图17是实施例4的生长方法的说明图。
图18是实施例4的生长方法的说明图。
图19是实施例4的生长方法的说明图。
图20是实施例4的生长方法的说明图。
图21是实施例4的生长方法的说明图。
图22是实施例4的生长方法的说明图。
图23是实施例4的生长方法的说明图。
具体实施方式
[实施例1]
在实施例1的生长方法中，以图1所示的晶片12为基底使半导体层生长。整个晶片12由氧化镁(MgO)制成。
首先，如图2所示，在晶片12的上表面12b上使由ε-氧化镓(ε-Ga2O3)制成的半导体层14生长。在这里，利用雾化CVD法在晶片12上使半导体层14生长。雾化CVD法是通过一边加热晶片一边向晶片的表面供给喷雾，从而在晶片的表面使膜生长的技术。喷雾是由含有要生长的膜的原料在内的溶液构成的。在喷雾附着到晶片的表面后，溶液在晶片的表面被加热而发生反应，膜在晶片的表面生长。雾化CVD法由于能够在相对较低的温度下使膜生长，因此适于使ε-氧化镓这样的亚稳态半导体层生长。此外，在下文中，将半导体层14外延生长的方向(半导体层14的厚度方向)称作z方向，将与z方向正交的一个方向称作x方向。由于半导体层14的材料(ε-氧化镓)与晶片12的材料(氧化镁)不同，因此，如图2所示，在使半导体层14生长时，在半导体层14中发生晶体缺陷16。晶体缺陷16以沿着半导体层14生长的方向(即z方向)伸长的方式形成。因此，晶体缺陷16的长度方向相对于z方向倾斜的角度较小，晶体缺陷16与z方向大致平行地延伸。
接下来，沿着半导体层14的厚度方向，切割半导体层14和晶片12。即，沿着图3的切割线18(从半导体层14的上表面14b至下表面(即晶片12的上表面12b)的切割线)切割半导体层14和晶片12。在这里，可以通过利用片锯或线锯等进行的机械加工而切割半导体层14和晶片12。另外，也可以通过利用激光或蚀刻技术的加工而切割半导体层14和晶片12。此外，图3的切割线18相对于半导体层14的上表面14b垂直，但也可以沿着相对于半导体层14的上表面14b倾斜的方向切割半导体层14和晶片12。即，可以沿任意的方向切割半导体层14和晶片12，只要是以从半导体层14的上表面14b贯穿至下表面的方式切割即可。例如，也可以以使得规定的晶面在切割面露出的方式切割半导体层14和晶片12。通过切割半导体层14和晶片12，得到图4所示的切片20。切片20的两个侧面为切割面14a。
如上所述，在半导体层14中，存在当使半导体层14生长时形成的晶体缺陷16。晶体缺陷16由于与z方向大致平行地延伸，因此与切割面14a大致平行地延伸。因此，晶体缺陷16不易在切割面14a露出。在切割面14a露出的晶体缺陷16极少，切割面14a处的晶体缺陷密度较低。
接下来，如图5所示，从半导体层14去除晶片12(即氧化镁层)。例如，可通过蚀刻或研磨而将晶片12去除。然后，利用CMP(chemical mechanical polishing，化学机械研磨)研磨半导体层14的切割面14a。由此，使切割面14a变得平滑。
接下来，如图6所示，在半导体层14的其中一个切割面14a上，使由ε-氧化镓制成的半导体层24生长。即，在半导体层14的切割面14a上，使由与半导体层14相同的材料及相同的晶体结构构成的半导体层24同质外延生长。在这里，利用雾化CVD法使半导体层24生长。由于半导体层14的切割面14a中的晶体缺陷密度较低，并且在半导体层14与半导体层24之间不存在晶格常数的失配，因此，在生长出的半导体层24中不易形成晶体缺陷。因此，能够形成晶体缺陷密度较低的半导体层24。
能够使用以上述方式生长的半导体层24制造半导体装置。通过使用晶体缺陷密度较低的半导体层24，能够制造可靠性较高的半导体装置。
对实施例1的各构成要素与权利要求书的各构成要素之间的关系进行说明。实施例1的晶片12(氧化镁层)是权利要求书的晶体层的一个例子。实施例1的半导体层14是权利要求书的第一半导体层的一个例子。实施例1的半导体层24是权利要求书的第二半导体层的一个例子。
[实施例2]
在实施例2的生长方法中，与实施例1同样地实施直至图6为止的工序。接下来，沿着半导体层24的厚度方向(生长方向)，切割半导体层24和半导体层14。即，沿着图7的切割线26(从半导体层24的上表面24b至下表面(即半导体层14的切割面14a)的切割线)切割半导体层24和半导体层14。此外，在这里，也可以沿着相对于半导体层24的上表面24b倾斜的方向切割半导体层24和半导体层14。通过切割半导体层24和半导体层14，得到图8所示的切片28。切片28的两个侧面为切割面24a。
如上所述，在使半导体层24生长时，不易在半导体层24中形成晶体缺陷。但是，即便如此，在使半导体层24生长时，在半导体层24中低密度地形成晶体缺陷。所述存在于半导体层24中的晶体缺陷以沿着半导体层24生长的方向(即x方向)伸长的方式形成。因此，半导体层24中的晶体缺陷的长度方向相对于x方向倾斜的角度较小，半导体层24中的晶体缺陷与x方向大致平行地延伸。即，半导体层24中的晶体缺陷与切割面24a大致平行地延伸。因此，晶体缺陷不易在切割面24a露出。在切割面24a露出的晶体缺陷极少，切割面24a处的晶体缺陷密度较低。
接下来，从半导体层24去除半导体层14(即在晶片12的上表面12b上生长的ε-氧化镓层)。然后，利用CMP研磨半导体层24的切割面24a。由此，使切割面24a变得平滑。
接下来，如图9所示，在半导体层24的其中一个切割面24a上，使由ε-氧化镓制成的半导体层30生长。即，在半导体层24的切割面24a上，使由与半导体层24相同的材料及相同的晶体结构构成的半导体层30同质外延生长。在这里，利用雾化CVD法使半导体层30生长。由于半导体层24的切割面24a中的晶体缺陷密度较低，并且在半导体层24与半导体层30之间不存在晶格常数失配，因此，所生长的半导体层30中不易形成晶体缺陷。因此，能够形成晶体缺陷密度较低的半导体层30。
能够使用以上述方式生长的半导体层30制造半导体装置。通过使用晶体缺陷密度较低的半导体层30，能够制造可靠性较高的半导体装置。
通过如实施例2那样，将半导体层的切割和半导体层在切割面上的生长反复进行两次，从而能够形成晶体缺陷密度更低的半导体层30。此外，可以通过将半导体层的切割和半导体层在切割面上的生长反复进行三次以上，从而形成晶体缺陷密度进一步降低的半导体层。
对实施例2的各构成要素与权利要求书的各构成要素之间的关系进行说明。实施例2的晶片12(氧化镁层)是权利要求书的晶体层的一个例子。实施例2的半导体层14是权利要求书的第一半导体层的一个例子。实施例2的半导体层24是权利要求书的第二半导体层的一个例子。实施例2的半导体层30是权利要求书的第三半导体层的一个例子。另外，在实施例2中，也可以将图5所示的切片20视为权利要求书的基板。在此情况下，实施例2的半导体层14是权利要求书的晶体层的一个例子，实施例2的半导体层24是权利要求书的第一半导体层的一个例子，实施例2的半导体层30是权利要求书的第二半导体层的一个例子。
此外，在上述实施例1、实施例2中，晶片12是由氧化镁制成的。但是，晶片12也可以由α-氧化铝(α-Al2O3)、氮化镓(GaN)、氮化铝(AlN)、碳化硅(SiC)、钇稳定氧化锆(YSZ)、氧化镍(NiO)、钛酸锶(SrTiO3)、铌酸锂(LiNbO3)、钽酸锂(LiTaO3)、氧化锡(SnO2)、氧化钛(TiO2)、β-氧化镓(β-Ga2O3)、或者钆镓石榴石(Gd3Ga5O12)制成。无论用上述哪一种材料制成晶片12，也能够适宜地使由ε-氧化镓制成的半导体层生长。
另外，在上述实施例1、实施例2中，是在切割晶片12和半导体层14之后，从半导体层14去除晶片12的。但是，也可以在切割前从半导体层14去除晶片12，在去除晶片12之后切割半导体层14。
另外，在上述实施例1、实施例2中，也可以在各半导体层中掺杂n型或p型杂质。
[实施例3]
在实施例3的生长方法中，由图10所示的晶片112制造半导体装置。整个晶片112是由α-氧化铝(α-Al2O3)制成的。即，晶片112为蓝宝石基板。
首先，如图11所示，在晶片112的上表面112b上使由α-氧化镓(α-Ga2O3)制成的半导体层114生长。此时，通过在半导体层114中高浓度地掺杂硅(Si)，形成n+型半导体层114。在这里，利用氢化物气相生长法(Hydride Vapor Phase Epitaxy，以下称作HVPE法)在晶片112上使半导体层114生长。由于HVPE法能够快速地使优质的晶体生长，因而在形成较厚的半导体层114的情况下有用。此外，在下文中，将半导体层114外延生长的方向(半导体层114的厚度方向)称作z方向，将与z方向正交的一个方向称作x方向。由于半导体层114的材料(α-氧化镓)与晶片112的材料(α-氧化铝)不同，因此，如图11所示，在使半导体层114生长时，在半导体层114中产生晶体缺陷116。晶体缺陷116以沿着半导体层114生长的方向(即z方向)伸长的方式形成。因此，晶体缺陷116的长度方向相对于z方向倾斜的角度较小，晶体缺陷116与z方向大致平行地延伸。
接下来，如图12所示，从半导体层114去除晶片112。在这里，利用半导体层114(α-氧化镓)与晶片112(α-氧化铝)之间的接合部的脆弱性，将晶片112从半导体层114剥离。
接下来，沿着半导体层114的厚度方向切割半导体层114。即，沿着图12的切割线118(从半导体层114的上表面114b至下表面114c的切割线)切割半导体层114。此外，图12的切割线118相对于半导体层114的上表面114b垂直，但也可以沿着相对于半导体层114的上表面114b倾斜的方向切割半导体层114。即，可以沿任意的方向切割半导体层114，只要是以从半导体层114的上表面114b贯穿至下表面114c的方式切割即可。例如，也可以以使得规定的晶面在切割面露出的方式切割半导体层114。通过切割半导体层114，得到图13所示的切片120。切片120的两个侧面为切割面114a。
如上所述，在半导体层114中，存在当使半导体层114生长时形成的晶体缺陷116。晶体缺陷116由于与z方向大致平行地延伸，因此与切割面114a大致平行地延伸。因此，晶体缺陷116不易在切割面114a露出。在切割面114a露出的晶体缺陷116极少，切割面114a处的晶体缺陷密度较低。
接下来，利用CMP研磨半导体层114的切割面114a。由此，使切割面114a变得平滑。
接下来，如图14所示，在半导体层114的其中一个切割面114a上使由α-氧化镓制成的半导体层124生长。即，在半导体层114的切割面114a上，使由与半导体层114相同的材料及相同的晶体结构构成的半导体层124同质外延生长。此时，通过在半导体层124中低浓度地掺杂锡(Sn)，形成n-型半导体层124。在这里，利用雾化CVD法使半导体层124生长。由于半导体层114的切割面114a处的晶体缺陷密度较低，并且在半导体层114与半导体层124之间不存在晶格常数失配，因此，所生长的半导体层124中不易形成晶体缺陷。因此，能够形成晶体缺陷密度较低的半导体层124。
能够使用以上述方式生长的半导体层124制造半导体装置。通过使用晶体缺陷密度较低的半导体层124，能够制造可靠性较高的半导体装置。例如，能够通过在n-型半导体层124中设置肖特基接触的电极，制造垂直半导体装置。
对实施例3的各构成要素与权利要求书的各构成要素之间的关系进行说明。实施例3的晶片112(α-氧化铝层)是权利要求书的晶体层的一个例子。实施例3的半导体层114是权利要求书的第一半导体层的一个例子。实施例3的半导体层124是权利要求书的第二半导体层的一个例子。
此外，在上述实施例3中，晶片112是由α-氧化铝制成的。但是，晶片112也可以由α-氧化铁(α-Fe2O3)制成。即使晶片112由α-氧化铁制成，也能够适宜地使由α-氧化镓制成的半导体层生长。
另外，在上述实施例3中，在从半导体层114去除晶片112之后，切割半导体层114。但是，也可以在去除晶片112之前切割半导体层114和晶片112，然后从半导体层114去除晶片112。
另外，在上述实施例3中，在各半导体层中掺杂了n型杂质，但也可以在各半导体层中掺杂p型杂质。
另外，在上述实施例1至3中，在晶片12、112的上表面直接使半导体层14、114生长，但也可以在晶片12、112的上表面形成晶体层(例如缓冲层)，在该晶体层上使半导体层14、114生长。
另外，在上述实施例1至3中，晶片12、112、以及晶体层(例如缓冲层)也可以由尖晶石(MGAl2O4)制成。在此情况下，半导体层14、24、30、114、124也可以由γ-氧化镓制成。这样一来，通过使用由尖晶石制成的晶体层作为基底，能够适宜地使亚稳态的γ-氧化镓的层生长。
[实施例4]
在实施例4的生长方法中，以图15所示的晶片212为基底使半导体层生长。整个晶片212是由α-氧化铝制成的。
首先，如图16所示，在晶片212的上表面212b上，使由氮化铝(AlN)制成的缓冲层213生长。在这里，利用MOCVD(metal organic chemical vapor deposition，金属有机化学气相沉积)法使缓冲层213生长。此外，在下文中，将缓冲层213外延生长的方向(缓冲层213的厚度方向)称作z方向，将与z方向正交的一个方向称作x方向。
接下来，如图17所示，在缓冲层213的上表面213b上，使由氮化镓(GaN)制成的半导体层214生长。在这里，利用MOCVD法使半导体层214生长。由于半导体层214的材料(氮化镓)与缓冲层213的材料(氮化铝)不同，因此，如图17所示，在使半导体层214生长时，在半导体层214中产生晶体缺陷216。晶体缺陷216以沿着半导体层214生长的方向(即z方向)伸长的方式形成。因此，晶体缺陷216的长度方向相对于z方向倾斜的角度较小，晶体缺陷216与z方向大致平行地延伸。虽然通过利用MOCVD法使半导体层214缓速生长能够抑制晶体缺陷216的产生，但即便如此，在半导体层214中仍然形成晶体缺陷216。
接下来，如图18所示，在半导体层214的上表面214b上，使由氮化镓制成的半导体层215生长。即，在半导体层214的上表面214b上，使由与半导体层214相同的材料及相同的晶体结构构成的半导体层215同质外延生长。在这里，利用HVPE法使半导体层215快速生长。在半导体层215内，晶体缺陷216以从半导体层214内连续伸长的方式形成。
接下来，沿着各层的厚度方向，切割晶片212、缓冲层213、半导体层214、以及半导体层215。即，沿着图19的切割线218(从半导体层215的上表面215b至半导体层214的下表面(即缓冲层213的上表面213b)的切割线)切割晶片212、缓冲层213、半导体层214、以及半导体层215。此外，虽然图19的切割线218相对于半导体层215的上表面215b垂直，但也可以沿着相对于半导体层215的上表面215b倾斜的方向进行切割。即，可以沿任意的方向切割，只要是以从半导体层215的上表面215b贯穿至半导体层214的下表面的方式切割即可。例如，也可以以使得规定的晶面在切割面露出的方式进行切割。通过以上述方式切割各层，得到图20所示的切片220。切片220的两个侧面为切割面215a。
如上所述，在半导体层215中，存在当使半导体层215生长时形成的晶体缺陷216。晶体缺陷216由于与z方向大致平行地延伸，因此与切割面215a大致平行地延伸。因此，晶体缺陷216不易在切割面215a露出。在切割面215a露出的晶体缺陷216极少，切割面215a处的晶体缺陷密度较低。
接下来，如图21所示，从半导体层215去除半导体层214、缓冲层213及晶片212。例如，可以通过蚀刻或研磨而去除半导体层214、缓冲层213及晶片212。然后，利用CMP研磨半导体层215的切割面215a。由此，使切割面215a变得平滑。
接下来，如图22所示，在半导体层215的其中一个切割面215a上，使由氮化镓制成的半导体层224生长。即，在半导体层215的切割面215a上，使由与半导体层215相同的材料及相同的晶体结构构成的半导体层224同质外延生长。在这里，利用HVPE法使半导体层224生长。由于半导体层215的切割面215a处的晶体缺陷密度较低，并且在半导体层215与半导体层224之间不存在晶格常数失配，因此，所生长的半导体层224中不易形成晶体缺陷。因此，能够形成晶体缺陷密度较低的半导体层224。
在形成半导体层224后，如图23所示，从半导体层224去除半导体层215。例如，可以通过蚀刻或研磨而去除半导体层215。
接下来，对半导体层224进行切割、研磨、蚀刻等，使任意的晶面露出。可以使用以上述方式制造而成的半导体层224作为籽晶。即，可以以半导体层224为籽晶进行提拉法，使氮化镓的体单晶生长。例如，可以以半导体层224为籽晶实施氨热法，使氮化镓的体单晶生长。也可以将上述体单晶加工成晶片，制造半导体装置。
根据实施例4的生长方法，能够高效地制造晶体缺陷较少、面取向整齐的籽晶。
对实施例4的各构成要素与权利要求书的各构成要素之间的关系进行说明。实施例4的缓冲层213是权利要求书的晶体层的一个例子。实施例4的半导体层214、215是权利要求书的第一半导体层的一个例子。实施例4的半导体层224是权利要求书的第二半导体层的一个例子。实施例4的晶片212是权利要求书的基底层的一个例子。
此外，在上述实施例4中，缓冲层213是由氮化铝制成的。但是，缓冲层213也可以由硅、α-氧化铝、或碳化硅制成。无论用上述哪一种材料为基底，都能够适宜地使由氮化镓制成的半导体层214、215生长。
另外，在上述实施例4中，在切割晶片212、缓冲层213、半导体层214及半导体层215之后，从半导体层215去除晶片212、缓冲层213及半导体层214。但是，也可以在切割前从半导体层215去除晶片212、缓冲层213及半导体层214。
另外，在上述实施例4中，也可以在各半导体层中掺杂n型或p型杂质。
以下列出本说明书所公开的技术要素。此外，以下各技术要素能够各自独立地应用。
本说明书所公开的一个例子的生长方法还可以具有下述工序：即，在使第一半导体层生长后且使第二半导体层生长前，从第一半导体层去除基板的工序。
这样一来，通过在使第二半导体层生长之前去除基板，能够防止在基板的切割面处生长出结晶度较低的第二半导体层。
在本说明书所公开的一个例子的生长方法中，也可以是基板具有基底层，晶体层覆盖基底层的表面。
这样一来，基板也可以具有多个层(基底层和晶体层)。另外，在其他例子中，整个基板也可以由单个晶体层构成。
在本说明书所公开的一个例子的生长方法中，第一半导体层和第二半导体层也可以由亚稳态材料制成。
根据这一构成，能够形成以往难以形成的亚稳态材料层。即，能够形成晶体缺陷密度较低的亚稳态材料层。
在本说明书所公开的一个例子的生长方法中，晶体层也可以由α-氧化铝或α-氧化铁制成。另外，第一半导体层和第二半导体层也可以由α-氧化镓制成。
根据这一构成，能够形成晶体缺陷密度较低的α-氧化镓层(第二半导体层)。
在本说明书所公开的一个例子的生长方法中，晶体层也可以由α-氧化铝、氮化镓、氮化铝、碳化硅、钇稳定氧化锆、氧化镁、氧化镍、钛酸锶、铌酸锂、钽酸锂、氧化锡、氧化钛、β-氧化镓、或者钆镓石榴石制成。另外，第一半导体层和第二半导体层也可以由ε-氧化镓制成。
根据这一构成，能够形成晶体缺陷密度较低的ε-氧化镓层(第二半导体层)。
在本说明书所公开的一个例子的生长方法中，晶体层也可以由尖晶石制成。另外，第一半导体层和第二半导体层也可以由γ-氧化镓制成。
根据这一构成，能够形成晶体缺陷密度较低的γ-氧化镓层(第二半导体层)。
在本说明书所公开的一个例子的生长方法中，晶体层也可以由硅、α-氧化铝、氮化铝、或碳化硅制成。另外，第一半导体层和第二半导体层也可以由氮化镓制成。
根据这一构成，能够形成晶体缺陷密度较低的氮化镓层(第二半导体层)。
在本说明书所公开的一个例子的生长方法中，也可以利用氢化物气相生长法使第二半导体层生长。
在本说明书所公开的另一个例子的生长方法中，也可以利用雾化CVD法使第二半导体层生长。
在本说明书所公开的一个例子的生长方法中，第二半导体层中也可以掺杂有掺杂物。
在本说明书所公开的一个例子的生长方法中，还可以具有研磨第一半导体层的切割面的工序。也可以在研磨后的第一半导体层的切割面上使第二半导体层生长。
通过研磨切割面，能够使切割面变得平滑。另外，能够去除在切割时形成于切割面附近的裂缝(晶体缺陷的一种)。因此，通过在研磨后的切割面使第二半导体层生长，能够使晶体缺陷更少的第二半导体层生长。
本说明书所公开的一个例子的生长方法还可以具有下述工序：即，将第二半导体层以从其表面贯穿至其背面的方式进行切割的工序；以及在第二半导体层的切割面上使材料及晶体结构与第二半导体层相同的第三半导体层生长的工序。
根据这一构成，能够形成晶体缺陷密度更低的半导体层(第三半导体层)。
可以使用通过上述任意一种生长方法形成的第二半导体层或第三半导体层制造半导体装置。另外，也可以将通过上述任意一种生长方法形成的第二半导体层或第三半导体层作为籽晶，使体单晶生长。
以上对实施方式进行了详细说明，但其仅为例示，并不限定权利要求书保护的范围。权利要求书所记载的技术包括将以上所例示的具体例进行各种变形、变更后的内容。本说明书或说明书附图中所说明的技术要素能够单独或者通过各种组合而发挥其技术效用，并不限定于申请时权利要求记载的组合。另外，本说明书或说明书附图所例示的技术同时实现了多个目的，但对于仅实现其中一个目的这一点而言也具有技术效果。
标号说明
12：晶片
14：半导体层
16：晶体缺陷
18：切割线
20：切片
24：半导体层
26：切割线
28：切片
30：半导体层。

Claims (16)

1.一种半导体层的生长方法，其具有下述工序：
在表面有晶体层露出的基板的所述表面，使材料和晶体结构的至少其中一者与所述晶体层不同的第一半导体层生长的工序；
将所述第一半导体层以从其表面贯穿至其背面的方式进行切割的工序；以及
在所述第一半导体层的切割面，使材料及晶体结构与所述第一半导体层相同的第二半导体层生长的工序。
2.根据权利要求1所述的半导体层的生长方法，其中，
还具有下述工序：在使所述第一半导体层生长后且使所述第二半导体层生长前，从所述第一半导体层去除所述基板的工序。
3.根据权利要求1或2所述的半导体层的生长方法，其中，
所述基板具有基底层，
所述晶体层覆盖所述基底层的表面。
4.根据权利要求1至3中任意一项所述的半导体层的生长方法，其中，
所述第一半导体层和所述第二半导体层由亚稳态材料制成。
5.根据权利要求4所述的半导体层的生长方法，其中，
所述晶体层由α-氧化铝或α-氧化铁制成，
所述第一半导体层和所述第二半导体层由α-氧化镓制成。
6.根据权利要求4所述的半导体层的生长方法，其中，
所述晶体层由α-氧化铝、氮化镓、氮化铝、碳化硅、钇稳定氧化锆、氧化镁、氧化镍、钛酸锶、铌酸锂、钽酸锂、氧化锡、氧化钛、β-氧化镓、或者钆镓石榴石制成，
所述第一半导体层和所述第二半导体层由ε-氧化镓制成。
7.根据权利要求4所述的半导体层的生长方法，其中，
所述晶体层由尖晶石制成，
所述第一半导体层和所述第二半导体层由γ-氧化镓制成。
8.根据权利要求1至4中任意一项所述的半导体层的生长方法，其中，
所述晶体层由硅、α-氧化铝、氮化铝、或碳化硅制成，
所述第一半导体层和所述第二半导体层由氮化镓制成。
9.根据权利要求1至8中任意一项所述的半导体层的生长方法，其中，
利用氢化物气相生长法使所述第二半导体层生长。
10.根据权利要求1至8中任意一项所述的半导体层的生长方法，其中，
利用雾化CVD法使所述第二半导体层生长。
11.根据权利要求1至10中任意一项所述的半导体层的生长方法，其中，
所述第二半导体层中掺杂有掺杂物。
12.根据权利要求1至11中任意一项所述的半导体层的生长方法，其中，
还具有研磨所述第一半导体层的切割面的工序，
在研磨后的所述第一半导体层的所述切割面上使所述第二半导体层生长。
13.根据权利要求1至12中任意一项所述的半导体层的生长方法，其中，
还具有下述工序：将所述第二半导体层以从其表面贯穿至其背面的方式进行切割的工序；以及
在所述第二半导体层的切割面上使材料及晶体结构与所述第二半导体层相同的第三半导体层生长的工序。
14.根据权利要求13所述的半导体层的生长方法，其中，
还具有下述工序：在使所述第二半导体层生长后且使所述第三半导体层生长之前，从所述第二半导体层去除所述第一半导体层的工序。
15.一种半导体装置的制造方法，其中，
使用通过权利要求1至12中任意一项所述的半导体层的生长方法形成的所述第二半导体层、或者通过权利要求13或权利要求14所述的半导体层的生长方法形成的所述第三半导体层，制造所述半导体装置。
16.一种体单晶的制造方法，其中，
以通过权利要求1至12中任意一项所述的半导体层的生长方法形成的所述第二半导体层、或者通过权利要求13或权利要求14所述的半导体层的生长方法形成的所述第三半导体层作为籽晶，使所述体单晶生长。
CN202010409492.5A 2019-05-15 2020-05-14 半导体层的生长方法、半导体装置的制造方法、以及体单晶的制造方法 Pending CN111952148A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019092449A JP2020186153A (ja) 2019-05-15 2019-05-15 半導体層の成長方法、半導体装置の製造方法、及び、バルク結晶の製造方法
JP2019-092449 2019-05-15

Publications (1)

Publication Number Publication Date
CN111952148A true CN111952148A (zh) 2020-11-17

Family

ID=73019003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010409492.5A Pending CN111952148A (zh) 2019-05-15 2020-05-14 半导体层的生长方法、半导体装置的制造方法、以及体单晶的制造方法

Country Status (4)

Country Link
US (1) US11443944B2 (zh)
JP (1) JP2020186153A (zh)
CN (1) CN111952148A (zh)
DE (1) DE102020112206A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002029897A (ja) * 2000-07-10 2002-01-29 Sumitomo Electric Ind Ltd 単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP2004119423A (ja) * 2002-09-24 2004-04-15 Showa Denko Kk 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP2006315947A (ja) * 2005-04-11 2006-11-24 Nichia Chem Ind Ltd 窒化物半導体ウエハ及びその製造方法
CN103531447A (zh) * 2012-07-06 2014-01-22 中国科学院金属研究所 一种降低氮化镓纳米线阵列晶体缺陷密度的方法
US20140065360A1 (en) * 2008-07-07 2014-03-06 Soraa, Inc. Large Area, Low-Defect Gallium-Containing Nitride Crystals, Method of Making, and Method of Use
US20180068849A1 (en) * 2015-02-18 2018-03-08 Tohoku University Method of producing self-supporting nitride semiconductor substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4735949B2 (ja) * 2005-04-08 2011-07-27 日立電線株式会社 Ｉｉｉ−ｖ族窒化物半導体結晶の製造方法およびｉｉｉ−ｖ族窒化物半導体基板の製造方法
US20070134833A1 (en) * 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
JP5529420B2 (ja) * 2009-02-09 2014-06-25 住友電気工業株式会社 エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
JP5491065B2 (ja) * 2009-04-30 2014-05-14 住友電気工業株式会社 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
JP5758116B2 (ja) * 2010-12-16 2015-08-05 株式会社ディスコ 分割方法
JP5865440B2 (ja) * 2014-06-30 2016-02-17 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板の製造方法
JP6945119B2 (ja) 2014-11-26 2021-10-06 株式会社Flosfia 結晶性積層構造体およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002029897A (ja) * 2000-07-10 2002-01-29 Sumitomo Electric Ind Ltd 単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP2004119423A (ja) * 2002-09-24 2004-04-15 Showa Denko Kk 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP2006315947A (ja) * 2005-04-11 2006-11-24 Nichia Chem Ind Ltd 窒化物半導体ウエハ及びその製造方法
US20140065360A1 (en) * 2008-07-07 2014-03-06 Soraa, Inc. Large Area, Low-Defect Gallium-Containing Nitride Crystals, Method of Making, and Method of Use
CN103531447A (zh) * 2012-07-06 2014-01-22 中国科学院金属研究所 一种降低氮化镓纳米线阵列晶体缺陷密度的方法
US20180068849A1 (en) * 2015-02-18 2018-03-08 Tohoku University Method of producing self-supporting nitride semiconductor substrate

Also Published As

Publication number Publication date
JP2020186153A (ja) 2020-11-19
DE102020112206A1 (de) 2020-11-19
US11443944B2 (en) 2022-09-13
US20200365402A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
TWI429797B (zh) 第 iii 族氮化物半導體結晶基板及半導體元件
EP0609799B1 (en) Improvements in heteroepitaxy by large surface steps
EP2128309A1 (en) Method of manufacturing III nitride crystal, III nitride crystal substrate, and semiconductor device
US10316431B2 (en) Method of growing group III nitride crystals
US11404268B2 (en) Method for growing GaN crystal and c-plane GaN substrate
US11810782B2 (en) Conductive C-plane GaN substrate
KR102296061B1 (ko) β-Ga2O3계 단결정 기판
EP2924150B1 (en) ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE
KR102467949B1 (ko) C 면 GaN 기판
US20140087209A1 (en) Method of growing group iii nitride crystals
CN111952148A (zh) 半导体层的生长方法、半导体装置的制造方法、以及体单晶的制造方法
JP2018070415A (ja) ＧａＮウエハの製造方法
US20150249184A1 (en) Semiconductor Multilayer Structure And Semiconductor Element
JP2014157983A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US11990335B2 (en) N-CO-doped semiconductor substrate
WO2020246995A1 (en) Integrated epitaxial metal electrodes for modified devices
JP2014157979A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
CN112820633B (zh) 氮化镓层及其同质外延生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210201

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Applicant after: NATIONAL University CORPORATION KYOTO INSTITUTE OF TECHNOLOGY

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

Applicant before: NATIONAL University CORPORATION KYOTO INSTITUTE OF TECHNOLOGY

TA01 Transfer of patent application right