CN111917532B - 用于数据测试环境中的设备和系统以及设备测试的方法 - Google Patents

用于数据测试环境中的设备和系统以及设备测试的方法 Download PDF

Info

Publication number
CN111917532B
CN111917532B CN202010365873.8A CN202010365873A CN111917532B CN 111917532 B CN111917532 B CN 111917532B CN 202010365873 A CN202010365873 A CN 202010365873A CN 111917532 B CN111917532 B CN 111917532B
Authority
CN
China
Prior art keywords
state
data
data transmission
electrical signal
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010365873.8A
Other languages
English (en)
Other versions
CN111917532A (zh
Inventor
林锡梹
戈文德拉亚·萨努尔·普拉布
黄守发
徐虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111917532A publication Critical patent/CN111917532A/zh
Application granted granted Critical
Publication of CN111917532B publication Critical patent/CN111917532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements
    • H04W24/08—Testing, supervising or monitoring using real traffic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318371—Methodologies therefor, e.g. algorithms, procedures

Abstract

本文公开了一种用于数据测试环境中的设备和系统以及设备测试的方法，该设备包括：节点，其用于将设备连接至测试设备；一个或更多个处理器，一个或更多个处理器被配置成从节点接收电信号，电信号至少在第一状态与第二状态之间交替，第一状态表示数据传输触发，第二状态表示数据传输机会；基于所接收的电信号确定数据传输机会的定时；以及响应于接收到数据传输触发，在数据传输机会期间向节点发送数据。

Description

用于数据测试环境中的设备和系统以及设备测试的方法
技术领域
各种实施方式整体涉及异步元件例如比如自动测试装备(“ATE”)与被测设备(“DUT”)之间的数据的传送。
背景技术
设备可以使用多种协议和通信资源中的任何一种来彼此通信，例如US2004/0215856A1中所述。在某些类型的设备间通信期间，可能仅单线可用于设备之间的通信，或者可能期望仅使用单线进行这样的通信。这可以例如但不限于在ATE与DUT之间的通信期间发生。
在某些情况下，两个设备可能会异步操作。即，每个设备可以被配备有根据一个或更多个本地振荡器工作的一个或更多个处理器。尽管存在各种协议来使异步设备同步，但是这样的同步操作往往只是暂时的，因为每个设备的处理器时钟在同步完成后往往会彼此漂移。随着处理器时钟彼此漂移，处理器之间的数据的传送可能会越来越受到损害。
已经进行了各种努力来解决异步设备之间的漂移问题。根据一种已知的方法，ATE可以被配置有大的缓冲器和稳健的处理器，大的缓冲器和稳健的处理器可以能够随后分析来自DUT的异步接收的数据以检测接收到的数据传输。可以在ATE处理器上执行测试图案(pattern)，并且可以通过实验例如通过在Shmoo图中对测试图案进行修整来确定合适的选通位置。根据这种已知方法针对各个图案选择理想的选通点是一项繁琐且处理艰巨的任务。这样，对于给定的实现方式，这样的操作所需的缓冲器和/或处理器可能是昂贵的或不期望的。因此，期望可以在功率较低的处理器上执行的较简单的方法。
还已知参与重复同步协议以重新建立足够的同步以进行数据传送。这样的同步协议可能需要在两个设备之间进行比较漫长的协商，但是可能只会导致短暂的适当同步的周期。即使建立了适当的同步度，两个设备的时钟也将趋于彼此漂移，从而迅速需要重新同步。与由此可以传输的数据量相比，这需要为同步协议分配大量开销。
利用异步时钟在ATE与DUT之间实现同步通信的其他已知的尝试要求使用附加的线来进行同步信号的传输，例如用于数据传输的第一线和用于时钟传输的第二线。鉴于许多设备只有单个用于数据传送的输入/输出端口，这可能是不切实际的或不期望的解决方案。
发明内容
根据本发明的一方面，公开了一种用于数据测试环境中的设备，包括：节点，其用于将所述设备连接至测试设备；一个或更多个处理器，所述一个或更多个处理器被配置成：从所述节点接收电信号，所述电信号至少在第一状态与第二状态之间交替，所述第一状态表示数据传输触发，所述第二状态表示数据传输机会；基于所接收的电信号确定所述数据传输机会的定时；以及响应于接收到所述数据传输触发，在所述数据传输机会期间向所述节点发送数据。
根据本发明的一方面，公开了一种设备测试的方法，包括：从节点接收电信号，所述电信号至少在第一状态与第二状态之间交替，所述第一状态表示数据传输触发，所述第二状态表示数据传输机会；基于所接收的电信号确定所述数据传输机会的定时；以及响应于接收到所述数据传输触发，在所述数据传输机会期间向所述节点发送数据。
根据本发明的一方面，公开了一种用于数据测试环境中的系统，包括：测试设备，包括：一个或更多个处理器，被配置成发送电信号，所述电信号至少在第一状态与第二状态之间交替；所述第一状态表示数据传输触发，所述第二状态表示数据传输机会；被测设备，包括：节点，用于将所述被测设备连接至所述测试设备；一个或更多个处理器，所述一个或更多个处理器被配置成：从所述节点接收所述电信号；基于所接收的电信号确定所述数据传输机会的定时；以及响应于接收到所述数据传输触发，在所述数据传输机会期间向所述测试设备发送数据。
附图说明
在所有附图中，应注意，相同的附图标记用于表示相同或相似的元件、特征和结构。附图不一定按比例绘制，而是通常将重点放在说明本公开内容的各方面。在下面的描述中，参照附图描述了本公开内容的各方面，在附图中：
图1描绘了ATE与DUT之间的测试协议中的时钟漂移；
图2示出了至主机ATE的异步数据的传输；
图3描绘了使用附加导体来传输时钟信号从而将同步信号从ATE传输至DUT的已知方法；
图4示出了具有同步信号的数据传送方案；
图5示出了ATE连接至DUT和单线连接；
图6描绘了根据本公开内容的一方面的主板和从板的电路配置；
图7描绘了根据本公开内容的另一方面的响应于同步信号的数据包传送；
图8描绘了根据本公开内容的另一方面的响应于同步信号的数据包传送；
图9描绘了根据本公开内容的一方面的单线同步的方法。
具体实施方式
下面的详细描述参照附图，附图借助图示示出了可以实践本公开内容的具体细节和方面。对这些方面进行了充分的详细描述，以使本领域技术人员能够实践本公开内容。可以使用其他的方面，并且在不偏离本公开内容的范围的情况下可以做出结构、逻辑和电学改变。各种方面不一定是相互排斥的，因为一些方面可以与一个或更多个其他方面组合以形成新的方面。结合方法描述了各种方面，并且结合设备描述了各种方面。然而，可以理解，结合方法描述的方面可以类似地应用于设备，反之亦然。
词语“示例性”在本文中用于表示“用作示例、实例或说明”。本文描述为“示例性”的任何实施方式或设计不必被解释为比其它实施方式或设计更优选或更具优势。
在所有附图中，应注意，类似的附图标记用于表示相同或相似的元件、特征和结构。
术语“至少一个”和“一个或更多个”可以被理解为包括大于或等于一个(例如，一个、两个、三个、四个...等)的数量。术语“多个”可以被理解为包括大于或等于两个(例如，两个、三个、四个、五个...等)的数值。
关于一组元件的短语“……中的至少一个”在本文中可以用于表示选自一组元件中的至少一个元件。例如，关于一组元件的短语“……中的至少一个”在本文中可以用于表示对以下项的选择：所列元件之一、多个所列元件之一、多个单独的所列元件或多个所列元件的多个。
在说明书和权利要求书中，词语“多个”和“复数个”明确指代大于一的量。因此，明确引用前述词语的任何短语(例如，“多个(对象]”、“复数个(对象)”)均明确地指多于一个所述对象的多个对象。术语“组(的组)”、“集合(的集合)”、“集(的集)”、“系列(的系列)”、“序列(的序列)”、“分组(的分组)”等在说明书和权利要求书中，如果有的话，是指等于或大于一个即一个或更多个的量。术语“适当的子集”、“精简的子集”和“较小的子集”是指不等于所述集合的集合的子集，即包含比所述集合更少元素的集合的子集。
如本文中使用的，术语“数据”可以被理解为包括例如被提供为文件、文件的一部分、文件的集合、信号或流、信号或流的一部分、信号或流的集合等的任何合适的模拟或数字形式的信息。此外，术语“数据”还可以用于例如以指针的形式表示对信息的引用。然而，术语数据不限于上述示例，并且可以采用各种形式并且表示本领域中理解的任何信息。
例如，本文中使用的术语“处理器”或“控制器”可以被理解为允许处理数据、信号等的任何种类的实体。可以根据一个或更多个由处理器或控制器执行的具体的功能来处理数据、信号等。
处理器或控制器因此可以是或包括模拟电路、数字电路、混合信号电路、逻辑电路、处理器、微处理器、中央处理器(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、集成电路、专用集成电路(ASIC)等或其任何组合。将在下面更详细地描述的各个功能的任何其他种类的实现方式也可以被理解为处理器、控制器或逻辑电路。应当理解，本文详细描述的处理器、控制器或逻辑电路中的任何两个(或更多个)可以被实现为具有等效功能等的单个实体，相反，本文详细描述的任何单个处理器、控制器或逻辑电路可以被理解为具有等效功能等的两个(或更多个)单独实体。
本文详细描述的术语“系统”(例如，驱动系统、位置检测系统等)可以理解为一组相互作用的元件，这些元件可以借助示例而非限制地为一个或更多个机械部件、一个或更多个电子部件、一个或更多个(例如，在存储介质中编码的)指令、一个或更多个控制器等。
如本文中所使用的“电路”应被理解为任何种类的逻辑实现实体，其可以包括专用硬件或执行软件的处理器。电路因此可以是模拟电路、数字电路、混合信号电路、逻辑电路、处理器、微处理器、中央处理器(“CPU”)、图形处理单元(“GPU”)、数字信号处理器(“DSP”)、现场可编程门阵列(“FPGA”)、集成电路、专用集成电路(“ASIC”)等或其任何组合。将在下面更详细描述的各个功能的任何其他种类的实现也可以被理解为“电路”。应当理解，本文详细描述的任何两个(或更多个)电路可以被实现为具有基本等效功能的单个电路，相反，本文详细描述的任何单个电路可以被实现为具有基本等效功能的两个(或更多个)单独的电路。另外，对“电路”的引用可以指共同形成单个电路的两个或更多个电路。
如本文中所使用的，“存储器”可以被理解为其中可以存储数据或信息以用于检索的非暂态计算机可读介质。因此，本文中包括的“存储器”的引用可以理解为是指易失性或非易失性存储器，包括随机存取存储器(“RAM”)、只读存储器(“ROM”)、闪存、固态存储器、磁带、硬盘驱动器、光盘驱动器等或其任何组合。此外，应当理解，术语存储器在本文还包括寄存器、移位寄存器、处理器寄存器、数据缓冲器等。应当理解，被称为“存储器”或“一个存储器”的单个部件可以包括多于一种不同类型的存储器，并且因此可以指代包括一种或更多种类型的存储器的集合部件。容易理解的是，任何单个存储器部件可以被分成多个共同等效的存储器部件，反之亦然。此外，尽管可以将存储器描绘为与一个或更多个其他部件分离(例如在附图中)，但是应当理解，可以将存储器集成在另一部件内，例如在公共集成芯片上。
ATE可以是用于在第二设备上执行测试的任何设备，通常称为DTE。ATE的范围可能从简单的计算设备到复杂的计算设备，并且可能包含多个复杂的测试工具，无论是真实的测试工具还是模拟的测试工具。ATE可能能够自动测试和/或诊断复杂的电子设备中的故障。这样的复杂的电子设备可以包括但不限于封装部件、晶片测试、片上系统和集成电路。
ATE可以被配置成从DUT接收测试信息。ATE和DUT可以各自配置有相对于彼此异步操作的处理器。这样的异步通信可能在数据的传送方面带来某些挑战。即使在例如通过使用同步协议实现同步通信的情况下，这两个处理器也很可能会迅速漂移，从而需要额外的同步工作。
ATE与DUT之间的同步问题可能与某些测试情况有关。对于这样的装备的应用模式测试通常会采用异步通信协议，以确保对某些规范进行全面验证。单线接口通常用于ATE与DUT之间的通信，并且许多ATE和/或DUT仅配置有单个输入/输出端口进行这样的通信。ATE的本机测试时钟通常与DUT的时钟相位和频率不同，这给采样DUT数据带来了困难。鉴于前述内容，期望提供一种可靠的测试机制，该机制使得DUT能够沿单线接口使传输包与ATE时钟同步。期望实现该过程，使得可以继续使用一个或更多个现有的单线接口协议。还期望以允许与各种测试仪一起使用的方式来执行该程序，测试仪包括具有相对较小的缓冲器的测试仪和/或各种处理器特性的测试仪。
由DUT发送的数据通常与DUT时钟同步。即使在DUT和ATE同步的情况下，DUT时钟也可能会发生漂移，例如由于其制造过程或温度变化而引起的漂移。在典型的实现中，ATE可以可靠地选通大约两个字节的数据，然后同步充分劣化从而严重损害数据传送。已经使用了各种策略来尝试改善这种有限的数据传送量，例如当时钟频率低于ATE时钟时将选通点设置为ATE时钟周期的末尾，或者如果DUT时钟比ATE时钟快则将选通点设置为ATE时钟的开始。即使采取了这些措施，任何明显的时钟漂移都可能导致危害损失。
ATE可以有线连接或无线连接至DUT。在相关部分，ATE可以有线连接至DUT。该有线连接可以包括单条线或多于一条线。本文描述的方法和原理意于在由一条线组成的ATE至DUT的连接上执行。尽管如此，可以替选地或另外地在涉及两个或更多个线的测试场景中执行本文所描述的方法和过程。
在各种应用中，单线测试环境可能是优选的，因为使用单线可以减少接口信号的数量，从而需要更少的引脚数，提供更高的密度并通常需要更少的功率。在这样的单线测试场景中，可以使用单线和参考接地。这些单线测试实现可以被配置成具有在单线上的双向传输的单向、双向和/或半双工模式。可以根据需要将其他信号用于硬件握手。单线测试可以被配置成利用信号幅度、信号频率或信号相位中的任何一个(无论是单独地利用还是与两个或更多个属性组合利用)。该测试可以以单播、多播或广播配置或其任何组合进行。
测试配置可以涉及训练序列。训练序列可以包括任何数量的互补比特。训练序列可以在信号的两个下降沿之间提供固定的参考周期，从而允许将DUT定时校准为实际传输速度。
本文公开了用于设备测试的方法和设备的概念。为了执行设备测试，通常在预期从DUT进行数据传输的时段期间，同步脉冲可以被嵌入到通信协议中。同步脉冲可以包括至少两个部分，例如低部和高部，或者非部(non-portion)和偏部(off-portion)。DUT和ATE可以被配置成使用如本文所描述的同步方案，诸如根据同步方案来实现、识别、调整和执行。
图1示出了测试协议100中在ATE与DUT之间的有效时钟漂移。在该图中，示出了三个信号。顶部信号表示从DUT至ATE的预期的信号传输102。中间信号指示从DUT至ATE的实际传输104。第三信号是基于ATE的时钟的时钟信号。如该图所示，初始传输表现出高度的同步性，因为预期传输102的开始和实际传输104的开始基本相同。预期传输102和实际传输104的重复模式继续，但是随着每次相继的产生，彼此之间的移位更大。也就是说，尽管预期传输102保持恒定，但是实际传输104相对于预期传输102向右漂移。除非另有说明，与预期传输102相比，实际传输104开始漂移得更长。从该图中可以看出，在大约十次迭代之后，实际传输104向右漂移了足够远，以至于与预期传输102在结构上相对。
图2示出了异步数据至主机ATE的传输。在常规测试情况下，DUT的时钟控制从DUT至ATE 202的传输的定时。由于DUT的时钟相对于ATE的时钟易于漂移，因此DUT会经历传送漂移，在此期间，其相对于ATE异步传输数据包。在这种情况下，例如，数据包204a至204h被从DUT异步地传输至ATE 202。数据包204a至204h被不均匀地隔开以说明与DUT时钟漂移相关联的变化的异步传输。
通过为ATE 202配备高端处理器和大缓冲区，并通过采用一种或更多种策略以从接收到的数据中检测时钟计数，可以解决和纠正由于时钟漂移引起的大部分异步传输。在这种配置中，ATE 202收集异步接收的传输，并随后对其进行分析以检测接收到的数据。即使利用这种方法，也不能排除数据丢失。此外，这需要显著的处理器能力和较大的缓冲区。这会转化为需要更昂贵的处理器，最终增加了ATE 202的成本。
图3描绘了用于使用附加线将同步信号从ATE 202传输至DUT的已知方法。在这种情况下，主机202经由至少两条线连接至DUT。第一线302用于如附图标记204a至少至204h所示的数据包的数据传输。第二线304用于传输同步信号。DUT可以被配置成接收如在第二线304上传输的同步信号，并且响应于接收到的同步信号或根据接收到的同步信号来传输数据包。在这种情况下，沿着与同步信号不同的线传输数据包。根据该方法，可以不必在数据传输与同步信号传输之间严格地交替，因为它们发生在不同的线上并且可能不会彼此影响。然而，要求具有额外的线需要额外的处理器资源，这可能是不期望的。此外，许多ATE和/或DUT被配置成以单个输入/输出导体进行操作，并且将不能够引入用于传输同步信号的第二导体。
图4示出了根据本公开的一方面的具有同步信号的数据传送方式。以这种方式，ATE 202经由单线401连接至DUT，沿着该单线401同步信号(如至少由404和408所示)从ATE202被传输至DUT并且一个或更多个数据包(如至少由402和410所示)从DUT被传输至ATE202。DUT可以被配置成响应于接收到的同步信号传输数据包。例如，响应于先前的同步信号来传输数据包402。数据包402之后是附加的同步信号404，随后是下一数据包。以这种方式，同步信号至少满足两个目的。首先，同步信号提供了ATE 202的时钟与DUT的时钟之间的同步方式。由于同步信号是由ATE 202发送的，因此这些同步信号表示ATE 202的时钟的定时，因此为DUT提供了一种与ATE 202的时钟同步传输信号的方式。其次，这些同步信号用作数据传输的提示或请求。以这种方式，ATE 202可以通过其同步信号来寻找和暂停数据传输。在接收数据的过程中，ATE 202可能需要暂时将其处理资源定向至另一任务。这样的其他任务可能是数据处理、缓冲区分析、对其他设备的询问或其他。在任何这些情况下，可能期望ATE 202暂时中止数据包的接收。以这种方式，ATE 202可以简单地通过停止发送同步信号来中止DUT的数据包的传输。这样的时段由406示出，其中，ATE 202已经选择临时暂停发送同步信号。基于由数据包0至3及其对应的同步信号建立的模式，可以预期ATE 202在数据包3之后立即发送同步信号，紧随其后的是由406表示的空间中的一个或更多个其他数据包。但是，由于ATE 202在此时段内未发送同步信号，因此DUT也未发送相应的数据包。以这种方式，ATE 202能够控制DUT发送或暂停发送用于测试的数据包。当ATE 202能够恢复接收数据包时，ATE可以发送同步信号408以提示DUT发送数据包410。如本文所述，ATE 202可以以这种方式指示DUT在适用于ATE 202测试的任何时间或以适用于ATE 202测试的频率发送数据包。
图5示出了ATE 502连接至DUT 504和单线连接506。ATE 502包括同步生成电路508，并且DUT 504包括同步检测电路510。以这种方式，ATE 502在同步生成电路508中生成同步信号，并通过单线506将同步信号发送至DUT 504。同步信号由DUT 504接收并由同步检测电路510检测。响应于检测到的同步信号，DUT通过在其上发送同步信号的单线506上发送数据包进行响应。以与检测到的同步信号相对应的频率执行从DUT 504至ATE 502的数据包的传输。此外，响应于接收到的数据同步信号来执行数据包的传输，使得可以通过从ATE502至DUT 504的同步信号的传输来触发数据包的传输，并且可以通过暂停或停止从ATE502至DUT 504的同步信号的传输来暂停或停止数据包的传输。根据本公开内容的另一方面，ATE可以配置有一个或更多个处理器，所述处理器可以被配置成执行本文描述的任何功能，包括但不限于由同步生成电路508执行的功能和/或同步信号的发送。根据本公开内容的另一方面，DUT可以配置有可以被配置成执行本文描述的任何功能的一个或更多个处理器，这些功能包括但不限于由同步检测电路510执行的功能和/或响应于同步信号发送数据。
图6描绘了根据本公开内容的一方面的主板602和从板604的电路配置。以这种方式，主板602包括ATE 606，从板604包括DUT 608。ATE配置有单个输入/输出引脚610，其跨单线连接至DUT 608的单个输入/输出引脚612。以这种方式，同步信号从引脚610被传输至引脚612，数据包从引脚612被传输至引脚610。由于许多ATE设备配置有单个输入/输出引脚，并且由于许多DUT设备配置有单个输入输出引脚，因此能够在同一线上传输同步信号和数据包的能力使得能够使用本文描述的具有现有的引脚和设备配置的改进的同步方法。
图7描绘了响应于同步信号702的数据包传送704。同步信号702可以是ATE的内部处理时钟，同步脉冲与ATE的该内部处理时钟同步。如本文所描述的，DUT的一个或更多个处理器可以被配置成根据同步信号的停止时间或前导轨迹开始传输数据包。在常规方法中，使用第二引脚/线传输同步信号可能是已知的。
图8描绘了根据本公开内容的一方面的设备802。该设备可以用于数据测试环境中，例如要被ATE测试的设备。该设备可以包括节点806和一个或更多个处理器804，该一个或更多个处理器被配置成从该节点接收电信号，该电信号根据预定信号定时至少在第一状态808a、808b、808c与第二状态810a、810b、810c之间交替，第一状态表示数据传输触发，第二状态表示数据传输机会；并且其中一个或更多个处理器还被配置成基于预定信号定时来确定第二状态的定时；以及根据第一状态响应于接收到信号，在第二状态期间将数据812a、812b、812c发送至节点。
可以基于任何信号特性的变化来区分第一状态和第二状态。信号特性的变化的示例可以包括但不限于幅度变化、频率变化和/或相位变化。信号特性的变化可以使得信号能够在高状态与低状态之间切换。第一状态可以对应于高状态或低状态，并且第二状态可以对应于高状态或低状态中的另一个。
根据本公开内容的一方面，第一状态和第二状态可以对应于开启或关闭。也就是说，在第一状态为开启状态的情况下，信号可以在具有比预定阈值高的特性或关闭之间切换。在此配置中，对应于发送机会的第二状态可能不存在来自外部设备的信号传输。以这种方式，预期在第二状态期间发生仅在共享线上的传输或至共享节点(如果有的话)的传输将是由设备发送数据。
根据本公开内容的另一方面，第二状态可以对应于低信号。也就是说，信号可能会在高与低之间交替变化，并且外部设备诸如ATE在第二阶段期间发送低信号。以这种方式，当ATE通过同一线同时发送信号时，必须配置成ATE能够读取到由DUT发送数据。
因为第一信号状态和数据的发送都发生在同一线上，所以在所有第二信号状态内可能发生数据的发送或在比所有第二信号状态少的信号状态内可能发生数据的发送。也就是说，一个或更多个处理器可以被配置成在与第二阶段相对应的所有持续时间期间或基本上所有持续时间期间发送数据。可替选地，一个或更多个处理器可以被配置成在与比全部第二阶段少的阶段相对应的时段期间发送数据。以这种方式，第二阶段可以是在小于第二阶段的持续时间的任何长度的持续时间期间发送数据的机会。以这种方式，可以基于相对于第一阶段和第二阶段的配置的利益和权衡来选择第二阶段的持续时间。例如，第二阶段越长，可以发送的数据越多，并且DUT发送数据与第一状态传输同时进行的可能性就越小。另一方面，第二阶段越长，第二阶段与第一阶段的关系越少，从而实现了同步功能。也就是说，尽管同步信号与ATE的时钟相对应并且由此用作对从DUT至ATE的数据的传送进行临时同步的基础，但是第二阶段越长，发生漂移或其他同步不稳定的因素的机会就越大。
图9描绘了数据传送的方法，该方法包括以下步骤：从节点接收电信号，该电信号至少在第一状态与第二状态之间交替，第一状态表示数据传输触发，第二状态表示数据传输机会902；基于接收到的电信号确定数据传输机会的定时904；响应于接收到数据传输触发，在数据传输机会期间向节点发送数据906。
如本文所述，由DUT进行的数据包的传输可以由从ATE发送的脉冲同步信号来触发。这些同步信号可以以与ATE的测试时钟相对应的预定间隔和/或以根据DUT的处理速度和/或缓冲容量选择的速率进行脉冲。来自DUT的数据传输可以被传输成与同步信号相对应。同步信号可以用作DUT在测试周期之后以突发模式发送其数据包的邀请事件或触发事件。数据选通可以对准ATE测试时钟(ate_clk)的下降沿，这可能是测试周期的中点。
数字验证测试台可以作为相互连接的单线接口主机模型和DUT的组合来操作。主机模型可以包括单线接口驱动器，该单线接口驱动器在期望通过DUT触发包的传输时启动同步脉冲。代替DUT对应于DUT的时钟或以其他方式对应于DUT的定时发送一个或更多个数据包，可以在接收到脉冲信号时发送该同步配置中的就绪数据。主机模型可以被配置成发送同步信号以触发数据包的传输。主机模型可以被配置成在确定DUT准备开始传输时启动同步信号。在如本文所描述的根据同步信号执行数据传输时，DUT保持单线接口兼容，因此能够利用已知协议进行数据传送。
用于执行本文所描述的方法和过程的逻辑可以是基于软件的和/或基于硬件的。即，ATE可以包括一个或更多个电路，所述一个或更多个电路被配置成生成并发送同步信号作为用于从DUT接收数据传输的提示。类似地，DUT可以包括一个或更多个电路，所述一个或更多个电路被配置成接收和检测同步信号，并响应于检测到的同步信号而发送数据包。附加地或可替选地，这些功能可以通过处理指令来执行，这些处理指令使ATE和/或DUT中的一个或更多个处理器执行本文所描述的方法和过程。
本文所描述的方法和过程可以在具有较少改动的现有的测试设备中执行。可以明确预期的是，可以通过利用用于设备测试的现有协议例如比如单线接口协议来执行本文描述的方法和过程，从而允许在同一线上传输同步信号并传输用于测试的相应数据包。
可以使用具有彼此异步的时钟的两个设备ATE和DUT来执行本文描述的方法和过程。因为同步信号是根据ATE的时钟的定时生成的，所以同步信号与ATE同步或与ATE相对应。在接收到同步信号并检测到同步信号时，DUT接收与ATE时钟相对应的常规输入。这使得DUT能够根据ATE的时钟设置发送数据包，而无需参与重复的传统同步过程。
同步信号可以包括多个脉冲。脉冲可以具有任何持续时间和/或任何频率。然而，通常预期，脉冲是规则的。也就是说，第一信号部分的频率和持续时间通常是恒定的，并且第二信号部分的频率和持续时间通常是恒定的，除了由于不期望从DUT进行数据传输而使ATE中断脉冲时以外。持续时间和/或频率可以由ATE、DUT或两者的组合确定。根据本公开内容的一方面，可以在ATE与DUT之间的握手操作中协商同步信号的持续时间和/或频率。可以基于任何因素来选择同步信号的持续时间和/或频率，这些因素包括但不限于ATE的处理速度、DUT的处理速度、ATE的缓冲容量、DUT的传输容量、连接至ATE的DUT的数量，或其他方面。
同步信号可以包括多个脉冲，每个脉冲包括第一持续时间的第一信号值和第二持续时间的第二信号值。根据本公开内容的一个方面，第一信号值和第二信号值可以分别是高信号值和低信号值。低信号值可以是幅度小于高信号值的信号值或零。可以根据表示高和低的任何已知方法来配置第一信号值和第二信号值。
同步信号可以从ATE被传输至DUT。可以根据现有接口发生传输。可以根据ATE的单个输入/输出接口来传输同步信号，并且可以将同步信号传送至DUT的单个输入/输出接口。类似地，数据包的传输可以从DUT的这些单个输入/输出接口传送至ATE的单个输入/输出接口。为了通过单线传输同步信号和数据包，可以连接ATE和DUT。以这种方式，可以沿着同一线无论是以交替方式、同时和/或并发地传输同步信号和数据包两者。
可以根据任何已知或未知协议来执行波束同步信号和数据包的传输。根据本公开内容的一方面，同步信号和一个或更多个数据包的传送可以根据单线接口协议发生。
DUT可以被配置有一个或更多个电路和/或处理器，所述电路和/或处理器被配置成接收同步信号并检测同步信号的定时。
根据本公开内容的一方面，本文描述的过程可以简化测试图案处理。当传输数据传送过程适当地与ATE测试时钟同步时，可以将波的集合尽可能地最小化为一个。如本文所描述的，测试图案过程可以仅使用两个波的集合，一个波可以用于同步脉冲，而另一波可以用于数据处理。波的数目的减小允许使用更简单的处理器和更低成本的测试选项，同时保持较高的并行度。
根据本公开内容的另一方面，通过利用同步脉冲作为用于传输数据包的刺激，由于可以消除一个或更多个对数据的请求，所述请求被同步信号代替，因此可以以更高的效率执行ATE与DUT之间的通信。DUT可以被配置成解释同步信号并响应于突发而传输数据。
根据本公开内容的另一方面，DUT可以被配置成检测同步信号的存在。可以预期，DUT可以被配置成根据本文所描述的方法以及在没有同步信号的情况下根据常规测试模式进行操作。以这种方式，DUT可以被配置成如本文所描述的检测同步信号的存在。当存在同步信号时，DUT可以被配置成以本文描述的方式以数据包进行响应。当不存在同步信号时，DUT可以被配置成根据另外的已知方法来传输数据包。
与DUT测试的两线方法相比，在两线方法中选通信号在不同于测试数据的另一线上传输，单线可能需要额外的信号管理步骤，以确保数据可以被正确地接收。在两线配置中，由于传输是在不同的线上被隔离的，因此无论数据传输的定时如何，选通通常都不会干扰数据传输。当然，该配置需要至少两个输入/输出接口和更稳健的处理器，这可能是不期望的。但是，当两个信号在同一线上传输时，可能需要对信号进行规划，以使数据传输和选通不交叠。在本文中，这是通过将DUT配置成针对第一状态和第二状态评估接收到的选通信号并仅在与预期的第二状态的传输相对应的时间内传输数据来实现的。
ATE和/或DUT可以被配置成提供按需测试数据。也就是说，可能需要ATE将其处理资源专用于另外的设备或任务，因此，ATE可能不期望从DUT接收数据。在这种情况下，ATE可以简单地停止发送第一状态的信号。DUT被配置成响应于接收到第一状态的信号而发送数据，因此，当未发送第一状态的信号时，DUT被配置成在与第二状态相对应的时间期间不发送数据。以这种方式，ATE创建了按需数据请求场景。当ATE期望再次接收数据时，ATE可以根据第一状态恢复发送信号，并在这种情况下提示DUT恢复发送数据。
根据本公开内容的一方面，本文描述的方法和过程可以被理解为背离数据选通编码机制。在数据选通编码中，已知设备通过第一线传输数据流，并通过第二线传输选通，该选通被配置成可与数据流进行异或(XOR)组合，以产生表示传输设备的时钟信号的传输。在这种配置下，可得到的时钟信号对应于也正在传输数据流的设备的时钟信号。然而，根据本文描述的方法和原理，时钟信号从被配置成接收数据流的设备传输至发送其数据流的设备。
在以下示例中描述了本公开内容的各方面。
在示例1中，公开了一种用于数据测试环境中的设备，包括：节点，其用于将所述设备连接至测试设备；一个或更多个处理器，所述一个或更多个处理器被配置成：从所述节点接收电信号，所述电信号至少在第一状态与第二状态之间交替，所述第一状态表示数据传输触发，并且所述第二状态表示数据传输机会；基于所接收的电信号确定所述数据传输机会的定时；以及响应于接收到所述数据传输触发，在所述数据传输机会期间向所述节点发送数据。
在示例2中，公开了根据示例1所述的用于数据测试环境中的设备，其中，通过所述电信号的信号特性的变化来区分所述第一状态和所述第二状态。
在示例3中，公开了根据示例2所述的用于数据测试环境中的设备，其中，所述信号特性是所述电信号的幅度变化、所述电信号的频率变化、所述电信号的相位变化或其任何组合中的至少一个。
在示例4中，公开了根据示例1至3中任一项所述的用于数据测试环境中的设备，其中，所述第一状态具有第一状态持续时间，并且所述第二状态具有第二状态持续时间，并且其中，确定所述数据传输机会的定时包括确定所述第一状态持续时间或所述第二状态持续时间中的至少一个。
在示例5中，公开了根据示例1至4中任一项所述的用于数据测试环境中的设备，其中，所述一个或更多个处理器还被配置成基于所接收的电信号来确定所述数据传输触发的定时，并且在所确定的所述数据传输触发的定时期间不发送数据。
在示例6中，公开了根据示例5所述的用于数据测试环境中的设备，其中，所述一个或更多个处理器还被配置成根据所确定的定时在与所述传输触发的开始基本重合时停止发送数据。
在示例7中，公开了根据示例1至6中的任一项所述的用于数据测试环境中的设备，其中，所述一个或更多个处理器还被配置成确定所述第一状态和所述第二状态的候选定时，并将所述候选定时发送至所述节点。
在示例8中，公开了根据示例7所述的用于数据测试环境中的设备，其中，所述一个或更多个处理器根据用于数据测试环境中的所述设备的处理器速度和/或用于数据测试环境的所述设备的缓冲容量中的至少一个来确定所述候选定时。
在示例9中，公开了根据示例1至8中任一项所述的用于数据测试环境中的设备，其中，所述节点是输入/输出接口，被配置成连接至外部设备。
在示例10中，公开了根据示例9所述的用于数据测试环境中的设备，其中，所述输入/输出接口被配置成经由单线连接至所述外部设备。
在示例11中，公开了根据示例1至10中任一项所述的用于数据测试环境中的设备，其中，在同一线上传输所述电信号和所述数据。
在示例12中，公开了根据示例11所述的用于数据测试环境中的设备，其中，根据单线接口协议发送所述数据。
在示例13中，公开了根据示例1至12中任一项所述的用于数据测试环境中的设备，其中，所述一个或更多个处理器被配置成仅在与所述第一状态的尾端基本重合时发送数据。
在示例14中，公开了根据示例1至13中任一项所述的用于数据测试环境中的设备，其中，所述用于数据测试环境中的设备是向所述测试设备发送数据的被测设备。
在示例15中，公开了根据示例1至14中任一项所述的用于数据测试环境中的设备，其中，所述节点连接至自动测试装备。
在示例16中，公开了一种设备测试的方法，包括：从节点接收电信号，所述电信号至少在第一状态与第二状态之间交替，所述第一状态表示数据传输触发，并且所述第二状态表示数据传输机会；基于所接收的电信号确定所述数据传输机会的定时；以及响应于接收到所述数据传输触发，在所述数据传输机会期间向所述节点发送数据。
在示例17中，公开了根据示例16所述的设备测试的方法，其中，所述第一状态和所述第二状态通过所述电信号的信号特性的变化来进行区分。
在示例18中，公开了根据示例17所述的设备测试的方法，其中，所述信号特性是所述电信号的幅度变化、所述电信号的频率变化、所述电信号的相位变化或其任何组合中的至少一个。
在示例19中，公开了根据示例16至18中任一项所述的设备测试的方法，其中，所述第一状态具有第一状态持续时间，并且所述第二状态具有第二状态持续时间，并且其中，确定所述数据传输机会的定时包括确定所述第一状态持续时间或所述第二状态持续时间中的至少一个。
在示例20中，公开了根据示例16至19中任一项所述的设备测试的方法，还包括：基于所接收的电信号来确定所述数据传输触发的定时，并且在所确定的数据传输触发的定时期间不发送数据。
在示例21中，公开了根据示例20所述的设备测试的方法，还包括：根据所确定的定时在与所述传输触发的开始基本重合时停止发送数据。
在示例22中，公开了根据示例16至21中任一项所述的设备测试的方法，还包括：确定所述第一状态和所述第二状态的候选定时；并且将所述候选定时发送至所述节点。
在示例23中，公开了根据示例22所述的设备测试的方法，还包括：根据处理器速度和/或缓冲容量中的至少一个来确定所述候选定时。
在示例24中，公开了根据示例16至23中任一项所述的设备测试的方法，其中，所述节点是输入/输出接口，被配置成连接至外部设备。
在示例25中，公开了根据示例24所述的设备测试的方法，其中，所述输入/输出接口被配置成经由单线连接至所述外部设备。
在示例26中，公开了根据示例16至25中任一项所述的设备测试的方法，其中，在同一线上传输所述电信号和所述数据。
在示例27中，公开了根据示例26所述的设备测试的方法，其中，根据单线接口协议发送所述数据。
在示例28中，公开了根据示例16至27中任一项所述的设备测试的方法，其中，所述一个或更多个处理器被配置成仅在与所述第一状态的尾端基本重合时发送数据。
在示例29中，公开了一种或更多种非暂态计算机可读介质，其包括使一个或更多个处理器执行根据示例16至29中任一项所述的方法的指令。
在示例30中，公开了一种用于数据测试环境中的系统，包括：测试设备，包括：一个或更多个处理器，被配置成发送电信号，所述电信号至少在第一状态与第二状态之间交替；所述第一状态表示数据传输触发，并且所述第二状态表示数据传输机会；被测设备，包括：节点，用于将所述被测设备连接至所述测试设备；一个或更多个处理器，所述一个或更多个处理器被配置成：从所述节点接收所述电信号；基于所接收的电信号确定所述数据传输机会的时间；以及响应于接收到所述数据传输触发，在所述数据传输机会期间向所述测试设备发送数据。
在示例31中，公开了根据示例30所述的系统，其中，所述第一状态和所述第二状态通过电信号的信号特性的变化来进行区分。
在示例32中，公开了根据示例31所述的系统，其中，所述信号特性是所述信号的幅度变化、所述信号的频率变化、所述信号的相位变化或其任何组合中的至少一个。
在示例33中，公开了根据示例30至32中任一项所述的系统，其中，所述第一状态具有第一状态持续时间，并且所述第二状态具有第二状态持续时间，并且其中，确定所述数据传输机会的定时包括确定所述第一状态持续时间或所述第二状态持续时间中的至少一个。
在示例34中，公开了根据示例30至33中任一项所述的系统，其中，所述被测设备的所述一个或更多个处理器还被配置成基于所接收的电信号来确定所述数据传输触发的定时，并且在所确定的数据传输触发的定时期间不发送数据。
在示例35中，公开了根据示例34所述的系统，其中，所述被测设备的所述一个或更多个处理器还被配置成根据所确定的定时在与所述传输触发的开始基本重合时停止发送数据。
在示例36中，公开了根据示例30至35中任一项所述的系统，其中，所述被测设备的所述一个或更多个处理器还被配置成确定所述第一状态和所述第二状态的候选定时，并且将所述候选定时发送至所述节点。
在示例37中，公开了根据示例36所述的系统，其中，所述被测设备的所述一个或更多个处理器被配置成根据所述被测设备的处理器速度和/或所述被测设备的缓冲容量中的至少一个来确定所述候选定时。
在示例38中，公开了根据示例30至37中任一项所述的系统，其中，在同一线上传输所述电信号和所述数据。
在示例39中，公开了根据示例38所述的系统，其中，根据单线接口协议发送所述数据。
在示例40中，公开了根据示例30至39中任一项所述的系统，其中，所述一个或更多个处理器被配置成仅在与所述第一状态的尾端基本重合时发送数据。
在示例41中，公开了根据示例30至40中任一项所述的系统，其中，被测设备向所述测试设备发送数据。
在示例42中，公开了一种用于数据测试环境中的设备，包括：节点，其用于将所述设备连接至测试设备；一个或更多个处理器，所述一个或更多个处理器被配置成：从所述节点接收电信号，所述电信号至少在第一状态与第二状态之间交替，所述第一状态表示数据传输触发，并且所述第二状态表示数据传输机会；基于所接收的电信号确定所述第一状态或所述第二状态中的至少一个的定时；以及响应于接收到根据所述第一状态的信号，在与所述第二状态相对应的定时期间向所述节点发送数据。
在示例43中，公开了一种用于数据测试环境中的设备，包括：节点；一个或更多个处理器，被配置成根据监听模式或传输模式进行操作；其中，所述一个或更多个处理器还被配置成：从所述节点接收根据所述监听模式的第一持续时间的传输触发，所述传输触发表示在后续传输周期中发送数据的提示；响应于接收到所述第一信号部分，在所述传输周期期间向所述节点发送数据。
虽然已经参考具体方面特别示出和描述了本公开内容，但是本领域技术人员应该理解，在不脱离如所附权利要求限定的本公开内容的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本公开内容的范围由所附权利要求指示，并且因此旨在涵盖落入权利要求的等同物的含义和范围内的所有变化。

Claims (18)

1.一种用于数据测试环境中的设备，包括：
节点，其用于将所述设备连接至测试设备；
一个或更多个处理器，所述一个或更多个处理器被配置成：
从所述节点接收电信号，所述电信号至少在第一状态与第二状态之间交替，所述第一状态表示数据传输触发，并且所述第二状态表示数据传输机会；
基于所接收的电信号确定所述数据传输机会的定时；以及
响应于接收到所述数据传输触发，在所述数据传输机会期间向所述节点发送数据，
其中，所述第一状态具有第一状态持续时间，并且所述第二状态具有第二状态持续时间，并且其中，确定所述数据传输机会的定时包括确定所述第一状态持续时间或所述第二状态持续时间中的至少一个。
2.根据权利要求1所述的用于数据测试环境中的设备，其中，通过所述电信号的信号特性的变化来区分所述第一状态和所述第二状态。
3.根据权利要求2所述的用于数据测试环境中的设备，其中，所述信号特性是所述电信号的幅度变化、所述电信号的频率变化、所述电信号的相位变化或其任何组合中的至少一个。
4.根据权利要求1至3中任一项所述的用于数据测试环境中的设备，其中，所述一个或更多个处理器还被配置成基于所接收的电信号来确定所述数据传输触发的定时，并且在所确定的所述数据传输触发的定时期间不发送数据。
5.根据权利要求1至4中任一项所述的用于数据测试环境中的设备，其中，所述一个或更多个处理器还被配置成确定所述第一状态和所述第二状态的候选定时，并将所述候选定时发送至所述节点，并且其中，根据所述用于数据测试环境中的设备的处理器速度和/或所述用于数据测试环境中的设备的缓冲容量中的至少一个来确定所述候选定时。
6.根据权利要求1至5中任一项所述的用于数据测试环境中的设备，其中，所述节点是被配置成连接至外部设备的输入/输出接口。
7.根据权利要求1至6中任一项所述的用于数据测试环境中的设备，其中，在同一线上传输所述电信号和所述数据。
8.根据权利要求1至7中任一项所述的用于数据测试环境中的设备，其中，所述一个或更多个处理器被配置成仅在与所述第一状态的尾端基本重合时发送数据。
9.根据权利要求1至8中任一项所述的用于数据测试环境中的设备，其中，所述用于数据测试环境中的设备是向所述测试设备发送数据的被测设备。
10.根据权利要求1至9中任一项所述的用于数据测试环境中的设备，其中，所述节点连接至自动测试装备。
11.一种设备测试的方法，包括：
从节点接收电信号，所述电信号至少在第一状态与第二状态之间交替，所述第一状态表示数据传输触发，并且所述第二状态表示数据传输机会；
基于所接收的电信号确定所述数据传输机会的定时；以及
响应于接收到所述数据传输触发，在所述数据传输机会期间向所述节点发送数据，
其中，所述第一状态具有第一状态持续时间，并且所述第二状态具有第二状态持续时间，并且其中，确定所述数据传输机会的定时包括确定所述第一状态持续时间或所述第二状态持续时间中的至少一个。
12.根据权利要求11所述的设备测试的方法，其中，通过所述电信号的信号特性的变化来区分所述第一状态和所述第二状态。
13.根据权利要求12所述的设备测试的方法，其中，所述信号特性是所述电信号的幅度变化、所述电信号的频率变化、所述电信号的相位变化或其任何组合中的至少一个。
14.根据权利要求11至13中任一项所述的设备测试的方法，还包括：基于所接收的电信号来确定所述数据传输触发的定时，并且在所确定的数据传输触发的定时期间不发送数据。
15.根据权利要求11至14中任一项所述的设备测试的方法，还包括：确定所述第一状态和所述第二状态的候选定时；以及将所述候选定时发送至所述节点，其中，根据被测设备的处理器速度和/或缓冲容量中的至少一个来确定所述候选定时。
16.根据权利要求11至15中的任一项所述的设备测试的方法，其中，所述节点是被配置成连接至外部设备的输入/输出接口。
17.一种或更多种非暂态计算机可读介质，包括使一个或更多个处理器执行根据权利要求11至16中任一项所述的方法的指令。
18.一种用于数据测试环境中的系统，包括：
测试设备，包括：
一个或更多个处理器，被配置成发送电信号，所述电信号至少在第一状态与第二状态之间交替；所述第一状态表示数据传输触发，所述第二状态表示数据传输机会；
被测设备，包括：
节点，用于将所述被测设备连接至所述测试设备；
一个或更多个处理器，所述一个或更多个处理器被配置成：
从所述节点接收所述电信号；
基于所接收的电信号确定所述数据传输机会的定时；以及
响应于接收到所述数据传输触发，在所述数据传输机会期间向所述测试设备发送数据，
其中，所述第一状态具有第一状态持续时间，并且所述第二状态具有第二状态持续时间，并且其中，确定所述数据传输机会的定时包括确定所述第一状态持续时间或所述第二状态持续时间中的至少一个。
CN202010365873.8A 2019-05-07 2020-04-30 用于数据测试环境中的设备和系统以及设备测试的方法 Active CN111917532B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019111881.6 2019-05-07
DE102019111881.6A DE102019111881A1 (de) 2019-05-07 2019-05-07 Verfahren und vorrichtung zum senden von daten gemäss einem signalzeitablauf

Publications (2)

Publication Number Publication Date
CN111917532A CN111917532A (zh) 2020-11-10
CN111917532B true CN111917532B (zh) 2023-11-07

Family

ID=72943676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010365873.8A Active CN111917532B (zh) 2019-05-07 2020-04-30 用于数据测试环境中的设备和系统以及设备测试的方法

Country Status (3)

Country Link
US (1) US11409689B2 (zh)
CN (1) CN111917532B (zh)
DE (1) DE102019111881A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11192024B1 (en) * 2020-04-02 2021-12-07 Electronic Arts Inc. Accurate end-to-end latency measurement
DE112020007444T5 (de) * 2020-07-21 2023-06-15 Advantest Corporation Automatische Testeinrichtung, Prozess und Computerprogramm zum Testen eines oder mehrerer zu testender Geräte, wobei unterschiedliche Testaktivitäten Teilsätze von Ressourcen des zu testenden Geräts nutzen
US20220155370A1 (en) * 2020-11-17 2022-05-19 Synopsys, Inc. Device under test synchronization with automated test equipment check cycle

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102089669A (zh) * 2008-07-11 2011-06-08 株式会社爱德万测试 使用内置器件标准接口的测试装置和半导体设备
CN106170951A (zh) * 2014-04-18 2016-11-30 莱特普茵特公司 用于利用共享测试器测试多个数据包信号收发器以最大化测试器使用并且最小化测试时间的方法
WO2017130801A1 (ja) * 2016-01-26 2017-08-03 株式会社Ｎｔｔドコモ 基地局及び送信方法
CN108702555A (zh) * 2016-04-22 2018-10-23 三星电子株式会社 电子设备及其用于控制外部设备的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443845B2 (en) * 2002-12-06 2008-10-28 Cisco Technology, Inc. Apparatus and method for a lightweight, reliable, packet-based transport protocol
DE60322348D1 (de) * 2003-04-28 2008-09-04 Texas Instruments Inc Bussystem für die Verwaltung eines Endgeräts
US8183982B2 (en) * 2007-08-14 2012-05-22 Infineon Technologies Ag System including reply signal that at least partially overlaps request
US9788363B2 (en) * 2012-12-27 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. LTE and WLAN/bluetooth coexistence
CN104796881B (zh) * 2014-01-16 2019-01-25 电信科学技术研究院 一种d2d数据传输方法及设备
US9921768B2 (en) * 2014-12-18 2018-03-20 Intel Corporation Low power entry in a shared memory link
US10938712B2 (en) * 2017-02-15 2021-03-02 Intel Corporation Compute node cluster based routing method and apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102089669A (zh) * 2008-07-11 2011-06-08 株式会社爱德万测试 使用内置器件标准接口的测试装置和半导体设备
CN106170951A (zh) * 2014-04-18 2016-11-30 莱特普茵特公司 用于利用共享测试器测试多个数据包信号收发器以最大化测试器使用并且最小化测试时间的方法
WO2017130801A1 (ja) * 2016-01-26 2017-08-03 株式会社Ｎｔｔドコモ 基地局及び送信方法
CN108702555A (zh) * 2016-04-22 2018-10-23 三星电子株式会社 电子设备及其用于控制外部设备的方法

Also Published As

Publication number Publication date
DE102019111881A1 (de) 2020-11-12
US11409689B2 (en) 2022-08-09
US20200355743A1 (en) 2020-11-12
CN111917532A (zh) 2020-11-10

Similar Documents

Publication Publication Date Title
CN111917532B (zh) 用于数据测试环境中的设备和系统以及设备测试的方法
TWI547120B (zh) 用於高速網路的初始化之背通道通訊技術
TW514738B (en) Capturing and evaluating high speed data streams
EP2449391B1 (en) Programmable protocol generator
US8627156B1 (en) Method and system of testing bit error rate using signal with mixture of scrambled and unscrambled bits
WO2003016931A1 (en) Circuit testing with ring-connected test instrument modules
TW201005315A (en) Tracker circuit and method for automated test equipment systems
US8378699B2 (en) Self-test method for interface circuit
JP2013507610A5 (zh)
WO2005083622A1 (en) Test system for integrated circuits with serdes ports
US20080123790A1 (en) Serial digital data communication interface
US6959257B1 (en) Apparatus and method to test high speed devices with a low speed tester
TW201510727A (zh) 用於多晶片減少引腳交叉觸發以增強除錯體驗的方法和裝置
CN113985251A (zh) 数字通道的延迟偏差测量方法、装置、电子装置
US20230152374A1 (en) Automated test equipment and method using a trigger generation
US8489943B2 (en) Protocol sequence generator
JP6725692B2 (ja) 非同期フィードバックトレーニング
Disslbacher-Fink Hardware-based timing synchronization
CN116339608B (zh) 一种数据采样方法、系统、芯片、装置与存储介质
EP3260984B1 (en) Asynchronous feedback training
US8761324B1 (en) Method and apparatus for phase signaling
CN116137531A (zh) 采样电路、采样电路的使用方法、存储介质、电子装置
JP2004029947A (ja) クロック生成装置及びオーディオデータ処理装置
Gorman Design of an Open-Source Sata Core for Virtex-4 FPGAs
US20160026593A1 (en) Detecting the drift of the data valid window in a transaction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant