CN111912866A - 基于iserdes的多次测量型tdc装置及测量方法 - Google Patents

基于iserdes的多次测量型tdc装置及测量方法 Download PDF

Info

Publication number
CN111912866A
CN111912866A CN202010800177.5A CN202010800177A CN111912866A CN 111912866 A CN111912866 A CN 111912866A CN 202010800177 A CN202010800177 A CN 202010800177A CN 111912866 A CN111912866 A CN 111912866A
Authority
CN
China
Prior art keywords
iserdes
time
fine time
detected
pulse signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010800177.5A
Other languages
English (en)
Other versions
CN111912866B (zh
Inventor
马聪
王瑶法
赵晓坤
卢磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Mingfeng Medical Technology Co ltd
Original Assignee
Mingfeng Medical System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mingfeng Medical System Co Ltd filed Critical Mingfeng Medical System Co Ltd
Priority to CN202010800177.5A priority Critical patent/CN111912866B/zh
Publication of CN111912866A publication Critical patent/CN111912866A/zh
Application granted granted Critical
Publication of CN111912866B publication Critical patent/CN111912866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/02—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material
    • G01N23/04—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material and forming images of the material
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2656—Instrumentation

Abstract

本发明涉及时间测量领域，尤其涉及一种基于ISERDES的多次测量型TDC装置及测量方法，利用IDELAY硬核等内部资源将输入脉冲信号转换为周期性震荡，通过多次测量信号的前沿时刻达到提高测量精度的目的，利用Kintex‑7系列FPGA对该TDC进行了性能测试，测试结果表明，该TDC时间分辨率提升至30 ps RMS，可以满足大部分PET应用需求；该TDC装置具有集成度高、测量精度高、结构简单和易于移植等优点，适合PET应用需求。

Description

基于ISERDES的多次测量型TDC装置及测量方法
技术领域
本发明涉及时间测量领域，尤其涉及一种基于ISERDES的多次测量型TDC装置及测量方法。
背景技术
基于SiPM的正电子发射计算机断层显像（Positron Emission Tomography，PET）探测原理是利用晶体（比如BGO或者Lyso）将放射源释放的伽马射线转换为可见光，然后利用SiPM将可见光转换为模拟电信号。前端电路对该模拟电信号进行高精度的能量和时间测量，然后将测量结果送入后端数据获取系统（Data acquisition，DAQ）中进行符合判选，最终利用有效信号在符合线上的两个事件的时间差，重建放射源图像。除了探测器硬件本身信噪比的影响外，时间数字转换器（Time-Digital Converter，TDC）的精度也直接影响图像质量。
目前高精度时间测量可以基于专用集成电路（Application SpecificIntegrated Circuit ，ASIC）完成，其以精度高、稳定性强等优势得到广泛应用。然而，ASIC也有成本高、研发周期长等弊端。近些年来，基于可编程逻辑门阵列（Field ProgrammableGate Array ，FPGA）的TDC以其高集成度、低成本、配置灵活和高精度得到广泛重视。目前已经研发出了多种类型的FPGA-TDC，例如基于进位链结构和基于时钟分相原理的TDC等等。基于进位链结构的FPGA-TDC是利用FPGA内部进位链资源，通过输入待测信号在进位链各抽头上不同的电平状态来标记待测信号的到达时间，此类TDC具有精度高的优势，但是由于不同型号器件的延迟单元延迟值不同，造成其可移植性不强的缺陷。基于时钟分相原理的FPGA-TDC是利用具有不同相位的高频时钟去锁存待测信号，通过各个时钟不同的锁存状态来标记待测信号的到达时间，此类TDC具有结构简单和可移植性强的优势，但是其测量精度受时钟频率和相位的限制，只能到数百皮秒量级。
发明内容
为解决上述问题，本发明的目的在于提供一种基于ISERDES的多次测量型TDC装置及测量方法。
为了实现上述目的，本发明的技术方案如下：
一种基于ISERDES的多次测量型TDC装置，包括PLL、输入信号振荡器、ISERDES细时间采样单元、细时间编码器、细时间计算逻辑、粗计数器及数据缓存器；
所述PLL用于向ISERDES细时间采样单元提供分相时钟，并向细时间编码器和粗计数器提供系统时钟；
所述输入信号振荡器包括IDELAY核、非门及多路选择器，利用IDELAY核输出通过非门反馈到多路选择器的输入端，使固定脉宽的待测脉冲信号转换为等周期震荡的待测脉冲信号；
所述ISERDES细时间采样单元用于对待测脉冲信号进行采样得到采样值；
所述细时间编码器用于将采样值转换为二进制时间信息；
所述细时间计算逻辑根据用户设置的累加数目将二进制时间信息进行加和得到最终的细时间测量结果；
所述粗计数器在系统时钟下，获取粗时间信息并发送给数据缓存器；
所述数据缓存器是将得到的时间数据进行缓存处理，并和系统其他逻辑通讯。
进一步的，所述PLL向ISERDES细时间采样单元内输入四路不同相位的分相时钟，其中两路由PLL直接产生，剩余两路通过反向产生，四路分相时钟分别为0°相位、90°相位、180°相位及270°相位；
所述ISERDES细时间采样单元内包括有D触发器阵列，用于在不同的分相时钟域下对待测信号进行采样，得到采样值。
进一步的，所述细时间编码器包括D触发器阵列和分阶编码器，D触发器阵列用于缓存采样值并输出温度计码，分阶编码器根据温度计码得到二进制时间信息。
进一步的，所述一个ISERDES细时间采样单元的测量bin size 为625ps。
进一步的，所述等周期震荡的待测脉冲信号产生8次等间隔震荡。
进一步的，所述粗时间计数器为40位，测量动态范围超过3小时。
一种基于ISERDES的多次测量型TDC装置的测量方法，包括以下步骤：
S01. FPGA片外驱动时钟驱动FPGA内部PLL资源产生系统时钟和多路不同相位的分相时钟；
S02. 向输入信号振荡器输入固定脉宽的待测脉冲信号，多路选择器默认为0，固定脉宽的待测脉冲信号到来后，ISERDES细时间采样单元输入待测脉冲信号为1，当固定脉宽的脉冲信号经过IDELAY核延迟后，多路选择器选择1，再经过非门后ISERDES细时间采样单元输入待测脉冲信号变为0，当低电平再次经过IDELAY核延迟后，多路选择器选择0，ISERDES细时间采样单元输入待测脉冲信号变为1，以此产生等周期震荡的待测脉冲信号；
S03. ISERDES细时间采样单元利用FPGA内部的ISERDES核，在oversample模式下，对待测脉冲信号进行不同分相时钟域下的前沿时间采样，得到采样值；
S04. 细时间编码器的D触发器阵列将采样值缓存到系统时钟并得到温度计码，分阶编码器在低频状态下对每一层温度计码进行编码，得到每一次待测信号的二进制时间信息，细时间计算逻辑根据用户设置的累加数目进行二进制时间信息的加和，得到最终的细时间测量结果t fine ，
Figure 659489DEST_PATH_IMAGE001
，其中，ti为每一次震荡的时间测量结果，m(i)为每一次测量的周期补偿值，M为加和次数；
S05. 粗时间计数器在系统时间域下，得到粗时间信息；
S06. 结合粗时间信息和细时间值，在动态范围内完成时间测量。
进一步的，所述步骤S02还包括对IDELAY核的配置以及FPGA器件底层进行位置和走线时序约束。
进一步的，所述步骤S02中，信号震荡周期TOSC除以细时间最小测量单位LSB的余数为LSB/M，即
Figure 20325DEST_PATH_IMAGE002
。
本发明的优点在于：利用IDELAY硬核等内部资源将固定脉宽的待测脉冲信号转换为等周期震荡的待测脉冲信号，实现利用单个ISERDES硬核，完成基于时钟分相型FPGA-TDC对信号的多次测量，达到提高时间分辨率的目的。
附图说明
图1 为实施例中该TDC装置的整体结构框图；
图2为实施例中 ISERDES细时间采样单元的构造示意图；
图3为实施例中细时间编码器的构造示意图；
图4 为实施例中细时间分布与非线性测试结果；
图5为实施例中双通道时间延迟时间分布测试结果。
具体实施方式
以下结合实施例对本发明作进一步详细描述。
本实施例提出一种基于ISERDES的多次测量型TDC装置，如图1所示，主要包括如下装置：输入信号振荡器、ISERDES细时间采样单元、细时间编码器、细时间计算逻辑、粗计数器和数据缓存器。
PLL用于向ISERDES细时间采样单元提供分相时钟，并向细时间编码器和粗计数器提供系统时钟。
输入信号振荡器包括IDELAY核、非门及多路选择器，是利用IDELAY核输出通过非门（INL）反馈到多路选择器（MUX）的输入端，使输入信号转换为等周期震荡的装置。多路选择器默认为0，固定脉宽的待测脉冲信号到来后，ISERDES细时间采样单元输入待测脉冲信号为1，当固定脉宽的脉冲信号经过IDELAY核延迟后，多路选择器选择1，再经过非门后ISERDES细时间采样单元输入待测脉冲信号变为0，当低电平再次经过IDELAY核延迟后，多路选择器选择0，ISERDES细时间采样单元输入待测脉冲信号变为1，因此可以产生等周期震荡的待测脉冲信号。震荡的周期由IDELAY的延迟Δdly、非门延迟Δinv、MUX延迟Δmux以及走线延迟Δrout决定，通过对IDELAY核的配置以及FPGA器件底层进行位置和走线时序约束，可以严格控制震荡的周期。
ISERDES细时间采样单元是利用FPGA内部的ISERDES核工作在Oversample模式下对输入待测信号hit进行采样。来自IDELAY核的输入待测信号hit接入ISERDES核的DDLY端口，FPGA内部锁相环PLL核产生的两个400 MHz时钟（系统时钟相位差90°，记作CLK0和CLK90）分别接入两个时钟输入端口CLK和OCLK，并且各自反相后分别接入端口CLKB和OCLKB，得到四个相位差为90°的高频采样时钟，记作CLK0、CLK90、CLK180和CLK270。利用在ISERDES核内的D触发器对输入待测信号hit进行采样，D触发器不同的电平状态可以标记输入待测信号hit的前沿到达时间。其结构示意图如图 2所示。一个ISERDES细时间采样单元的测量bin size为625 ps，Bin size指的是最小测量单元，本实施例通过产生等周期震荡的信号实现多次测量，来减小bin size，起到提高时间测量精度的作用。本发明中，每次信号产生8次等间隔震荡，即时间测量平均8次，即将bin size减小8倍，此精度足以满足大部分实际应用。
细时间编码器用来将每次待测震荡信号经过ISERDES细时间采样单元产生的采样值转换为二进制时间信息，细时间计算逻辑把每次测得的二进制时间信息加和。为了保证计算稳定性，细时间编码器首先利用D触发器阵列将采样值缓存到系统时钟（100MHz）并输出温度计码，然后在低频状态下利用分阶编码器分别对每一层温度计码进行编码，得到每一次待测信号的二进制时间信息。细时间计算逻辑根据用户设置的累加数目（根据上文测量次数，累加数目设置为8次）进行时间加和，得到最终的细时间测量结果，其结构如图3所示。
粗时间计数器是利用系统时钟（100 MHz）驱动FPGA内部的前沿计数器，得到粗时间信息。结合粗时间和细时间，就可以在大动态范围内实现高精度的时间测量。本实施例中，粗时间计数器为40位，测量动态范围超过3小时。
数据缓存器是将得到的时间数据通过FPGA内部的先进先出（First-in-First-out，FIFO）资源进行缓存处理，以和系统其他逻辑通讯。
该装置的时间测量方法包括以下步骤：
S01. FPGA片外驱动时钟驱动FPGA内部PLL资源产生系统时钟和多路不同相位的分相时钟；
S02. 向输入信号振荡器输入固定脉宽的待测脉冲信号，多路选择器默认为0，固定脉宽的待测脉冲信号到来后，ISERDES细时间采样单元输入待测脉冲信号为1，当固定脉宽的脉冲信号经过IDELAY核延迟后，多路选择器选择1，再经过非门后ISERDES细时间采样单元输入待测脉冲信号变为0，当低电平再次经过IDELAY核延迟后，多路选择器选择0，ISERDES细时间采样单元输入待测脉冲信号变为1，以此产生等周期震荡的待测脉冲信号；由于对信号的多次测量，等价于具有不同采样时钟相位的多个TDC同时测量同一信号，因此，当信号震荡周期TOSC除以细时间最小测量单位LSB（即bin size ，本实施例中为625 ps）的余数为LSB/M时，达到最佳，即
Figure 629161DEST_PATH_IMAGE002
，本实施例中，通过对TOSC的测量和优化，确定每次信号产生8次等间隔震荡，即时间测量平均8次；
S03. ISERDES细时间采样单元利用FPGA内部的ISERDES核，在oversample模式下，对待测脉冲信号进行不同分相时钟域下的前沿时间采样，得到采样值；
S04. 细时间编码器的D触发器阵列将采样值缓存到系统时钟并得到温度计码，分阶编码器在低频状态下对每一层温度计码进行编码，得到每一次待测信号的二进制时间信息，细时间计算逻辑根据用户设置的累加数目进行二进制时间信息的加和，得到最终的细时间测量结果t fine ，
Figure 864970DEST_PATH_IMAGE001
，其中，ti为每一次震荡的时间测量结果，m(i)为每一次测量的周期补偿值，M为加和次数；(对周期补充值的说明：由于在一个系统时钟采样周期内可能采到一个或两个前沿，因此需要对细时间求和信息进行补偿，比如，如果一个周期内测到一个震荡信号的前沿，则m（i）为0，不需要补偿，如果没有测到震荡信号的前沿，而是再等一个周期才测到，则m（i）为1，中间需要补偿一个周期)
S05. 粗时间计数器在系统时间域下，得到粗时间信息；
S06. 结合粗时间信息和细时间值，在动态范围内完成时间测量。
本实施例Kintex-7系列FPGA对该TDC进行了性能测试。首先利用外部信号源，输入到两个TDC通道，对其细时间计数值进行统计，得到其积分非线性（DNL）和微分非线性（INL）性能。如图4所示，测试结果表明，其DNL在 -0.28 LSB ~ +0.53 LSB之间， 而INL在 -0.56LSB ~ +0.38 LSB之间，无需做复杂的非线性修正即可达到良好性能。还对两个通道的时间差分布进行统计，如图5所示，测试结果表明，该TDC双通道时间分辨率提升至30 ps RMS，可以满足大部分PET应用需求。
上述实施例仅用于解释说明本发明的构思，而非对本发明权利保护的限定，凡利用此构思对本发明进行非实质性的改动，均应落入本发明的保护范围。

Claims (9)

1.一种基于ISERDES的多次测量型TDC装置，其特征在于：包括PLL、输入信号振荡器、ISERDES细时间采样单元、细时间编码器、细时间计算逻辑、粗计数器及数据缓存器；
所述PLL用于向ISERDES细时间采样单元提供分相时钟，并向细时间编码器和粗计数器提供系统时钟；
所述输入信号振荡器包括IDELAY核、非门及多路选择器，利用IDELAY核输出通过非门反馈到多路选择器的输入端，使固定脉宽的待测脉冲信号转换为等周期震荡的待测脉冲信号；
所述ISERDES细时间采样单元用于对待测脉冲信号进行采样得到采样值；
所述细时间编码器用于将采样值转换为二进制时间信息；
所述细时间计算逻辑根据用户设置的累加数目将二进制时间信息进行加和得到最终的细时间测量结果；
所述粗计数器在系统时钟下，获取粗时间信息并发送给数据缓存器；
所述数据缓存器是将得到的时间数据进行缓存处理，并和系统其他逻辑通讯。
2.如权利要求1所述的一种基于ISERDES的多次测量型TDC装置，其特征在于：所述PLL向ISERDES细时间采样单元内输入四路不同相位的分相时钟，其中两路由PLL直接产生，剩余两路通过反向产生，四路分相时钟分别为0°相位、90°相位、180°相位及270°相位；
所述ISERDES细时间采样单元内包括有D触发器阵列，用于在不同的分相时钟域下对待测信号进行采样，得到采样值。
3.如权利要求1所述的一种基于ISERDES的多次测量型TDC装置，其特征在于：所述细时间编码器包括D触发器阵列和分阶编码器，D触发器阵列用于缓存采样值并输出温度计码，分阶编码器根据温度计码得到二进制时间信息。
4.如权利要求1所述的一种基于ISERDES的多次测量型TDC装置，其特征在于：所述所述一个ISERDES细时间采样单元的测量bin size 为625ps。
5.如权利要求1所述的一种基于ISERDES的多次测量型TDC装置，其特征在于：所述等周期震荡的待测脉冲信号产生8次等间隔震荡。
6.如权利要求1所述的一种基于ISERDES的多次测量型TDC装置，其特征在于：所述粗时间计数器为40位，测量动态范围超过3小时。
7.一种基于ISERDES的多次测量型TDC装置的测量方法，其特征在于，包括以下步骤：
S01. FPGA片外驱动时钟驱动FPGA内部PLL资源产生系统时钟和多路不同相位的分相时钟；
S02. 向输入信号振荡器输入固定脉宽的待测脉冲信号，多路选择器默认为0，固定脉宽的待测脉冲信号到来后，ISERDES细时间采样单元输入待测脉冲信号为1，当固定脉宽的脉冲信号经过IDELAY核延迟后，多路选择器选择1，再经过非门后ISERDES细时间采样单元输入待测脉冲信号变为0，当低电平再次经过IDELAY核延迟后，多路选择器选择0，ISERDES细时间采样单元输入待测脉冲信号变为1，以此产生等周期震荡的待测脉冲信号；
S03. ISERDES细时间采样单元利用FPGA内部的ISERDES核，在oversample模式下，对待测脉冲信号进行不同分相时钟域下的前沿时间采样，得到采样值；
S04. 细时间编码器的D触发器阵列将采样值缓存到系统时钟并得到温度计码，分阶编码器在低频状态下对每一层温度计码进行编码，得到每一次待测信号的二进制时间信息，细时间计算逻辑根据用户设置的累加数目进行二进制时间信息的加和，得到最终的细时间测量结果t fine ，
Figure 426372DEST_PATH_IMAGE001
，其中，ti为每一次震荡的时间测量结果，m(i)为每一次测量的周期补偿值，M为加和次数；
S05. 粗时间计数器在系统时间域下，得到粗时间信息；
S06. 结合粗时间信息和细时间值，在动态范围内完成时间测量。
8.如权利要求7所述的一种基于ISERDES的多次测量型TDC装置的测试方法，其特征在于：所述步骤S02还包括对IDELAY核的配置以及FPGA器件底层进行位置和走线时序约束。
9.如权利要求7所述的一种基于ISERDES的多次测量型TDC装置的测试方法，其特征在于：所述步骤S02中，信号震荡周期TOSC除以细时间最小测量单位LSB的余数为LSB/M，即
Figure 394328DEST_PATH_IMAGE002
。
CN202010800177.5A 2020-08-11 2020-08-11 基于iserdes的多次测量型tdc装置及测量方法 Active CN111912866B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010800177.5A CN111912866B (zh) 2020-08-11 2020-08-11 基于iserdes的多次测量型tdc装置及测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010800177.5A CN111912866B (zh) 2020-08-11 2020-08-11 基于iserdes的多次测量型tdc装置及测量方法

Publications (2)

Publication Number Publication Date
CN111912866A true CN111912866A (zh) 2020-11-10
CN111912866B CN111912866B (zh) 2022-09-23

Family

ID=73283762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010800177.5A Active CN111912866B (zh) 2020-08-11 2020-08-11 基于iserdes的多次测量型tdc装置及测量方法

Country Status (1)

Country Link
CN (1) CN111912866B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113686363A (zh) * 2021-08-25 2021-11-23 武汉珞珈伊云光电技术有限公司 基于编码器的测量方法、系统、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091890B1 (en) * 2004-08-17 2006-08-15 Xilinx, Inc. Multi-purpose source synchronous interface circuitry
CN101976036A (zh) * 2010-07-30 2011-02-16 西安电子科技大学 基于专用可编程输入输出延迟单元的短时间间隔测量方法
CN104363021A (zh) * 2014-10-08 2015-02-18 南京大学 基于fpga精细延迟单元的时间数字转换方法及装置
CN106814595A (zh) * 2017-02-08 2017-06-09 中国科学院测量与地球物理研究所 基于等效细分的高精度tdc及其等效测量方法
CN107247272A (zh) * 2017-07-12 2017-10-13 天津津航技术物理研究所 一种基于FPGAIdelay高精度脉冲激光测距方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091890B1 (en) * 2004-08-17 2006-08-15 Xilinx, Inc. Multi-purpose source synchronous interface circuitry
CN101976036A (zh) * 2010-07-30 2011-02-16 西安电子科技大学 基于专用可编程输入输出延迟单元的短时间间隔测量方法
CN104363021A (zh) * 2014-10-08 2015-02-18 南京大学 基于fpga精细延迟单元的时间数字转换方法及装置
CN106814595A (zh) * 2017-02-08 2017-06-09 中国科学院测量与地球物理研究所 基于等效细分的高精度tdc及其等效测量方法
CN107247272A (zh) * 2017-07-12 2017-10-13 天津津航技术物理研究所 一种基于FPGAIdelay高精度脉冲激光测距方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
余进等: "基于Linux操作系统下TDC电路的数据处理研究", 《软件》 *
彭正枫等: "基于FPGA精细延迟单元的TDC算法设计", 《光电子技术》 *
项天: "复杂数据的现场处理关键技术研究及实现", 《中国优秀博硕士学位论文全文数据库(博士)信息科技辑》 *
马飞等: "基于FPGA的信号微小延时方法", 《计算机测量与控制》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113686363A (zh) * 2021-08-25 2021-11-23 武汉珞珈伊云光电技术有限公司 基于编码器的测量方法、系统、电子设备及存储介质
CN113686363B (zh) * 2021-08-25 2023-11-07 武汉珞珈伊云光电技术有限公司 基于编码器的测量方法、系统、电子设备及存储介质

Also Published As

Publication number Publication date
CN111912866B (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
Won et al. Time-to-digital converter using a tuned-delay line evaluated in 28-, 40-, and 45-nm FPGAs
KR101243627B1 (ko) 위상 변이된 주기파형을 사용한 타임 측정
KR20190139950A (ko) 레인지 및 감도가 상승한 시간-디지털 컨버터
WO2010098460A1 (ja) 位相測定装置、および周波数測定装置
US20140292552A1 (en) Time-to-digital converter and conversion method
Nissinen et al. A CMOS time-to-digital converter based on a ring oscillator for a laser radar
KR100269704B1 (ko) 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로
CN107870262B (zh) 一种基于gps授时的高精度光泵磁力仪计频装置及方法
Chen et al. MuTRiG: a mixed signal Silicon Photomultiplier readout ASIC with high timing resolution and gigabit data link
CN111912866B (zh) 基于iserdes的多次测量型tdc装置及测量方法
CN108736885B (zh) 锁相环时钟边沿触发的时钟分相法
Muntean et al. Blumino: The first fully integrated analog SiPM with on-chip time conversion
Xiang et al. A 56-ps multi-phase clock time-to-digital convertor based on Artix-7 FPGA
CN108768388B (zh) 串联锁相环时钟边沿触发的时钟分相法
Xie et al. Cascading delay line time-to-digital converter with 75 ps resolution and a reduced number of delay cells
Raisanen-Ruotsalainen et al. A time digitizer with interpolation based on time-to-voltage conversion
US7519484B2 (en) Power supply monitor
CN111913422B (zh) 基于iserdes串接链的分相时钟tdc及测量方法
Aloisio et al. High-precision time-to-digital converters in a fpga device
Parsakordasiabi et al. A survey on FPGA-based high-resolution TDCs
GB2415055A (en) Power supply monitor
CN108732912A (zh) 被测信号边沿触发的时钟分相法
CN108594933B (zh) Tdc时间间隔测量固有误差的校准方法
RU2225012C2 (ru) Фазометр с гетеродинным преобразованием частоты
CN111538227A (zh) 一种高精度时间测试方法、系统及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230301

Address after: No. 863, Qingpu Road, Shou'an Street, Pujiang County, Chengdu, Sichuan 611633

Patentee after: Sichuan Mingfeng Medical Technology Co.,Ltd.

Address before: 310016 1-2 / F, building 5, No. 129, Yifeng Road, Hangzhou Economic and Technological Development Zone, Zhejiang Province

Patentee before: MinFound Medical Systems Co.,Ltd.