CN111900171B - 三维存储器及其制造方法 - Google Patents

三维存储器及其制造方法 Download PDF

Info

Publication number
CN111900171B
CN111900171B CN202010661826.8A CN202010661826A CN111900171B CN 111900171 B CN111900171 B CN 111900171B CN 202010661826 A CN202010661826 A CN 202010661826A CN 111900171 B CN111900171 B CN 111900171B
Authority
CN
China
Prior art keywords
layer
conductive
substrate
forming
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010661826.8A
Other languages
English (en)
Other versions
CN111900171A (zh
Inventor
张坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010661826.8A priority Critical patent/CN111900171B/zh
Publication of CN111900171A publication Critical patent/CN111900171A/zh
Application granted granted Critical
Publication of CN111900171B publication Critical patent/CN111900171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种三维存储器及其制造方法。该方法包括以下步骤：提供衬底，在衬底上形成牺牲层；在衬底上定义核心区和字线连接区，在核心区的牺牲层上形成堆叠层和垂直所述堆叠层的沟道结构，其中沟道结构具有存储器层和被存储器层围绕的导电部，导电部到达所述牺牲层；形成垂直穿过堆叠层而到达牺牲层的栅线隙；去除牺牲层，露出存储器层在牺牲层的部分的侧壁，在堆叠层与衬底之间形成间隙；去除存储器层在间隙中的部分，露出导电部的至少一部分；在间隙中填充导电层，导电层接触导电部；在栅线隙中填充绝缘层；在未覆盖堆叠层的字线连接区形成导电接触；以及在衬底背面形成连接层，连接层连接衬底或导电层，且连接导电接触。

Description

三维存储器及其制造方法
技术领域
本发明主要涉及半导体设计及制造领域，尤其涉及一种三维存储器及其制造方法。
背景技术
随着3D NAND技术的不断发展，三维存储器可以垂直堆叠的层数越来越多，从24层、32层、64层到超过100层的高阶堆叠结构，可以大幅度提高存储的密度并降低单位存储单元的价格。
当三维存储器的叠层继续提高，例如达到200层以后，会进行两次氧化硅和氮化硅交替堆栈的沉积和两次沟道孔刻蚀。这些工艺会面临一些挑战。例如，顶部堆栈和底部堆栈的沟道孔对准，以及沟道孔底部作为导电部的硅的外延生长。当顶部堆栈和底部堆栈的沟道孔对不准时需要额外的沟道孔侧壁刻蚀，这会损坏沟道孔侧壁的作为存储器层的材料。另外，随着堆叠的层数的增加，沟道孔的中心与栅线隙(Gate Line Slit,GLS)的距离减小，导致栅极层(GL)与阵列共源极(ACS，Array Common Source)之间的漏电流增大。
发明内容
本发明要解决的技术问题是提供一种三维存储器及其制造方法，可以降低三维存储器的工艺难度。
为解决上述技术问题，本发明提供了一种三维存储器的制造方法，包括以下步骤：提供衬底，在所述衬底上形成牺牲层；在所述衬底上定义核心区和字线连接区，在所述核心区的牺牲层上形成堆叠层和垂直穿过所述堆叠层的沟道结构，其中所述沟道结构具有存储器层和被所述存储器层围绕的导电部，所述导电部到达所述牺牲层；形成垂直穿过所述堆叠层而到达所述牺牲层的栅线隙；去除所述牺牲层，露出所述存储器层在所述牺牲层的部分的侧壁，在所述堆叠层与所述衬底之间形成间隙；去除所述存储器层在所述间隙中的部分，露出所述导电部的至少一部分；在所述间隙中填充导电层，所述导电层接触所述导电部；在所述栅线隙中填充绝缘层；在未覆盖所述堆叠层的字线连接区形成导电接触；以及在所述衬底背面形成连接层，所述连接层连接所述衬底或所述导电层，且连接所述导电接触。
在本发明的一实施例中，在所述衬底上形成牺牲层之后还包括在所述牺牲层上形成第一金属层。
在本发明的一实施例中，本发明的方法还包括在所述导电层中形成导电触点，其中所述连接层连接所述导电触点。
在本发明的一实施例中，所述导电触点位于在所述导电层中对应于所述栅线隙的位置。
在本发明的一实施例中，去除所述牺牲层之前还包括在所述栅线隙侧壁形成间隔层。
在本发明的一实施例中，所述牺牲层为含硅材料层，其中所述第一金属层与所述含硅材料层中的硅反应形成金属硅化物层。
在本发明的一实施例中，所述导电层为含硅导电层，其中在所述导电层中形成所述导电触点的步骤包括：在所述导电层中形成第二金属层，所述第二金属层与所述含硅导电层中的硅反应形成金属硅化物层。
在本发明的一实施例中，本发明的方法还包括对所述衬底和所述导电层进行相反类型的掺杂。
在本发明的一实施例中，在所述衬底背面形成连接层之前还包括：将所述堆叠层与另一器件键合。
在本发明的一实施例中，在所述衬底背面形成连接层的步骤包括：在所述衬底背面形成保护层，且从所述衬底背面形成暴露所述导电接触的第一通孔和暴露所述导电触点的第二通孔；在所述保护层中形成连通所述第一通孔和所述第二通孔的凹槽；以及在所述凹槽中形成所述连接层。
本发明的另一方面提供一种三维存储器，包括：衬底，所述衬底定义核心区和字线连接区；位于所述衬底上的导电层；位于所述导电层上的堆叠层，所述堆叠层包括间隔的栅极层；垂直穿过所述堆叠层且到达所述衬底的沟道结构，所述沟道结构包括导电部，其中所述导电部位于所述导电层的部分从所述沟道结构的侧面露出，从而与所述导电层接触；垂直穿过所述堆叠层而到达所述导电层的栅线隙，所述栅线隙中填充有绝缘层；位于所述字线连接区且到达所述衬底的导电接触；以及位于衬底背面的连接层，所述连接层连接所述导电接触，且连接所述衬底或所述导电层。
在本发明的一实施例中，上述的三维存储器还包括位于所述堆叠层与所述导电层之间的金属硅化物层。
在本发明的一实施例中，上述的三维存储器还包括位于所述导电层的导电触点。
在本发明的一实施例中，所述导电触点位于所述导电层中对应于所述栅线隙的位置。
在本发明的一实施例中，所述导电接触为金属硅化物。
在本发明的一实施例中，上述的三维存储器还包括位于所述衬底背面的保护层，其中所述连接层位于所述保护层中。
在本发明的一实施例中，所述衬底和所述导电层是经掺杂的，且掺杂类型相反。
在本发明的一实施例中，上述的三维存储器还包括与所述堆叠层正面键合的另一器件。
与现有技术相比，本发明通过导电部的侧面来接触导电层，可以提高接触面积，降低导电部的制造难度。另外，源极线可从背面引出，栅线隙中不再填充导电接触。因此栅线隙与沟道孔之间不存在电容，且可以显著缓解二者之间的漏电隐患。并且，栅线隙中填充绝缘层，可以起到支撑作用，缓解器件的应力。
附图说明
包括附图是为提供对本申请进一步的理解，它们被收录并构成本申请的一部分，附图示出了本申请的实施例，并与本说明书一起起到解释本发明原理的作用。附图中：
图1是本申请一实施例的三维存储器的制造方法流程图。
图2A-2L是本申请一实施例中的三维存储器的示例性制造过程中的剖面示意图。
图3A-3C是本申请一实施例中的形成栅极层的示例性制造过程中的剖面示意图。
图4是本申请一实施例的形成背面源极连接层的流程图。
图5A-5G是本申请一实施例中的形成背面源极连接层的示例性制造过程中的剖面示意图。
具体实施方式
为了更清楚地说明本申请的实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
在本申请的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本申请保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。此外，尽管本申请中所使用的术语是从公知公用的术语中选择的，但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本申请。
应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。
本公开的实施例描述一种三维存储器及其制造方法，可以克服现有三维存储器中存在的问题。图1是本申请一实施例的三维存储器的制造方法流程图。图2A-2L是本申请一实施例中的三维存储器的示例性制造过程中的剖面示意图。下面参考图1-2L所示描述本实施例的形成三维存储器的方法。
在步骤102，提供衬底，在衬底上形成牺牲层。
参考图2A所示，提供衬底201，在衬底上形成牺牲层202。
在本公开的实施例中，衬底201的材料例如是硅。衬底201可经过第一掺杂，例如P型掺杂。牺牲层202可选择与后续要形成的堆叠层中的材料层有刻蚀选择性的材料。例如牺牲层202可为含硅材料层，例如多晶硅或非晶硅。
在一个实施例中，可在衬底201与牺牲层202之间形成刻蚀阻挡层203，用于在后续去除牺牲层202时阻挡对衬底201的刻蚀。阻挡层203的材料例如是氧化硅。
在一个实施例中，可在牺牲层202之上形成第一金属层，其与牺牲层202的硅反应形成金属硅化物层204。第一金属层的材料可为钛(Ti)、钴(Co)、镍(Ni)和钨(W)等。金属硅化物层204用于在后续去除牺牲层202时阻挡对牺牲层202之上堆叠层的刻蚀。
在本申请的实施例中，衬底201中还可根据需要形成各种阱区。此外，所举例的各层的材料仅仅是示例性的，例如衬底201还可以是其他含硅的衬底，例如SOI(绝缘体上硅)、SiGe、Si:C等。
在步骤104，在衬底上定义核心区和字线连接区，在核心区的牺牲层上形成堆叠层和垂直穿过堆叠层的沟道结构。
在此步骤中，在衬底201上定义核心区205和字线连接区206。在核心区205的牺牲层202上形成堆叠层210和多个垂直穿过堆叠层210的沟道结构。
堆叠层210可为第一材料层211和第二材料层212交替层叠的叠层。第一材料层211可为栅极层或伪栅极层。第二材料层212为介质层。第一材料层211和第二材料层212例如是氮化硅和氧化硅的组合。以氮化硅和氧化硅的组合为例，可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，依次在衬底201上交替沉积氮化硅和氧化硅，形成堆叠层210。可以理解，此处的堆叠层可以包括单个或者多个堆栈(deck)。
堆叠层栈210的沟道孔213中设有垂直于衬底201表面的多个沟道结构，包括存储器层214、沟道层215和导电部217，二者相互电连接。在此，导电部217可为位于沟道孔213底部的硅，例如多晶硅。在此，导电部217被存储器层214包围，且到达牺牲层202。在图2B的示例中，导电部217贯穿牺牲层202而到达衬底201。
存储器层214可包括在沟道层215与沟道结构所在的沟道孔213之间从外到内设置的阻挡层214a、电荷捕获层214b和隧穿层214c。这些层构成存储器层214。存储器层214可以不是设置在沟道孔内的介质层，而是设置在第一材料层211中靠近第一沟道孔213的横向沟槽内的浮栅结构。存储器层214的一些示例细节将在后文描述。
可以理解，一个或多个特征可以从图2B所示的半导体结构中被省略、替代或者增加到这一半导体结构中。例如，沟道层215内还可设有填充结构216。填充结构216可以起到支撑物的作用。填充结构216的材料可以是氧化硅。填充结构216可以是实心的，在不影响器件可靠性的前提下也可以是中空的。
在步骤106，形成垂直穿过堆叠层而到达牺牲层的栅线隙。
在此步骤中，可以在半导体结构中，形成在垂直于衬底的方向上贯穿堆叠层的各种栅线隙(Gate Line Slit,GLS)，从而将核心区划分为多个块存储区和/或指存储区。
在图2C中的半导体结构上形成了在垂直于衬底201的贯穿堆叠层210的栅线隙218。栅线隙218到达牺牲层202，去除牺牲层202的部分厚度，或者停留在牺牲层202的上表面。形成栅线隙218的方法包括对堆叠层210进行刻蚀。
如图2D所示，在形成栅线隙218后，还可以在栅线隙218中形成间隔层219。间隔层219可以在后续的去除牺牲层202及其中的存储器层214时，保护栅线隙218的侧壁。间隔层219可以是多层材料，例如图2D所示那样，包括内侧(靠近栅线隙518的侧壁)的第一层219a、中间的第二层219b和位于外侧的第三层219c。牺牲层202相对于第三层219c具有高刻蚀选择比。这样，在刻蚀牺牲层202时间隔层219基本上不会受损。第三层219c和第一层219a的材料可以与存储器层214中的电荷捕获层214b的材料相同，第二层219b的材料可以与存储器层214中的隧穿层214c的材料相同。存储器层214中的阻挡层214a相对于第三层219c则具有高刻蚀选择比。在刻蚀存储器层214中的阻挡层214a时第三层219c基本上不会受损。在刻蚀存储器层214中的电荷捕获层214b时第三层219c被一起刻蚀去除，从而露出第二层219b。在刻蚀存储器层214中的隧穿层214c时第二层219b被一起刻蚀去除，露出第一层219a。
相对于通常为多晶硅或非晶硅的牺牲层202，第一层219a和第三层219c的材料可以是氮化硅。相对于通常为氧化硅-氮化硅-氧化硅的存储器层214，第一层219a和第三层219c的材料可以是氮化硅，第二层219b的材料可以是氧化硅或氮氧化硅。
在一些实施例中，间隔层219可以是2层材料，例如第二层的材料可以与存储器层214中的电荷捕获层214b的材料相同，第一层的材料可以与存储器层214中的隧穿层214c的材料相同。
在一些实施例中，间隔层219可以是单一材料，例如氧化铝或氮化钛，其使得牺牲层202和存储器层214相对于间隔层219都有高刻蚀选择比。这样，在刻蚀牺牲层202和存储器层214时间隔层219基本上不会受损。
在步骤108，去除牺牲层，露出存储器层在牺牲层的部分的侧壁，在堆叠层与牺牲层之间形成间隙。
如图2E所示，去除牺牲层后，在堆叠层210与衬底201之间形成间隙207。间隙207露出存储器层在牺牲层的部分的侧壁214s，且露出阻挡层203和金属硅化物层204。去除牺牲层的方法例如是湿法刻蚀。在此，阻挡层203和金属硅化物层204可以作为湿法刻蚀的停止层。
在步骤110，去除存储器层在所述间隙中的部分，露出导电部的至少一部分。
在此步骤中，如图2F所示，通过间隙去除沟道结构的部分侧壁厚度，包括存储器层214的阻挡层214a、电荷捕获层214b和隧穿层214c，从而露出导电部217一部分侧壁217s。在这一步骤中，可通过多次湿法刻蚀、多次干法刻蚀(如气体刻蚀)或者湿法加上干法刻蚀(如气体刻蚀)来依次去除阻挡层214a、电荷捕获层214b和隧穿层214c。
在步骤112，在间隙中填充导电层，导电层接触导电部。
在此步骤中，如图2G所示，利用去除牺牲层而形成的间隙来形成导电层208，使之填满间隙，从而能够接触导电部217。在一个实施例中，可以使用沉积的方式来形成导电层208。导电层208可以是经过掺杂的，例如是与衬底201相反的掺杂。当衬底201是P掺杂时，导电层208是N掺杂。
通过导电部217的侧面来接触导电层208，降低导电部217的制造难度，尤其是降低高深宽比的沟道孔中形成导电部217的制造难度。
在填充导电层208后，可以将堆叠层210中的伪栅极层替换为栅极层211’。栅极层211’的材料例如是氮化钛(TiN)或者钨(W)。栅极层211’与沟道结构之间可形成有粘结层211a和高K(介电系数)氧化层211b。
在步骤114，在栅线隙中填充绝缘层。
参考图2H所示，首先在导电层208中对应于栅线隙218的位置形成导电触点209。导电触点209可以沿着栅线隙218的方向延伸。在一个实施例中，导电触点209的延伸长度比栅线隙218更长。举例来说，可以在导电层208中形成第二金属层，第二金属层与导电层208中的硅反应形成金属硅化物层，作为导电触点209。第二金属层的材料可为钛(Ti)、钴(Co)、镍(Ni)和钨(W)等，且第二金属层的材料可以与第一金属层的材料不同。可以理解的是，导电触点209的位置并不限于对应栅线隙218的位置，也可以在导电层208中的其他位置。并且，导电触点209的位置也不限于导电层208，也可以在衬底201中。
再参考图2I所示，在栅线隙中填充绝缘层219。绝缘层219可填满整个栅线隙，从而栅线隙中不再填充导电接触。绝缘层219的材料可以是氧化硅。由于栅线隙中没有导电接触，因此它与沟道孔之间不存在电容，且可以显著缓解二者之间的漏电隐患。并且，栅线隙中填充绝缘层，可以起到支撑作用，缓解器件的应力。
在步骤116，在半导体结构的未覆盖堆叠层的字线连接区形成导电接触。
参考图2J所示，在半导体结构的各个区域形成导电接触，例如形成连接各个沟道结构的导电接触221、连接覆盖堆叠层的字线连接区中各个栅极的导电接触222，以及连接未覆盖堆叠层的字线连接区中的导电接触223和224。导电接触223和224到达衬底201。并且，形成电连接导电接触221-224的金属互连结构228。
在步骤118，在衬底背面形成连接层，连接层连接衬底或导电层，且连接导电接触。
参考图2K所示，在衬底201的背面形成连接层225。连接层225连接导电触点209和导电接触223。连接层225可以形成在保护层226中。保护层226的材料可以是氧化硅。
在其他实施例中，当不存在导电触点209时，连接层225可以改为接触衬底201或导电层208。
继续参考图2K所示，在衬底201的背面形成连接层225之前还包括：将半导体结构与另一器件230键合。另一器件230可以是CMOS器件。
参考图2L所示，在保护层226之上覆盖钝化层227，然后形成连接到导电接触224的导电触点226。钝化层227的材料可以是氮化硅。
至此，三维存储器的工艺基本完成。在这些工艺完成后，再加上常规的工艺，即可得到本公开实施例的三维存储器。在此使用了流程图用来说明根据本申请的实施例的方法所执行的操作。应当理解的是，前面的操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。
图3A-3C是本申请一实施例中的形成栅极层的示例性制造过程中的剖面示意图。参考图3A所示，首先利用去除牺牲层而形成的间隙来形成导电层208，使之填满间隙，从而能够接触导电部217。接着参考图3B所示，通过栅线隙218去除间隔层的第一层219a和伪栅极层211，形成凹陷211r。之后如图3C所示，在堆叠层210表面、栅线隙和凹陷中沉积高K氧化层211b，且在凹陷211r中依次填充粘结层211a和栅极层211’。之后，通过干法刻蚀去除堆叠层210表面和栅线隙底部的高K氧化层，即可得到如图2G所示的半导体结构。
图4是本申请一实施例的形成背面源极连接层的流程图。图5A-5G是本申请一实施例中的形成背面源极连接层的示例性制造过程中的剖面示意图。下面参考图4-5G所示描述本实施例的形成背面源极连接层的方法。
在步骤402，如图5A所示，将图2J所形成的半导体结构与另一器件230键合。另一器件230例如是CMOS器件。
在步骤404，如图5B所示，减薄衬底201，使之成为衬底201a。
在步骤406，如图5C所示，在衬底201背面形成保护层226，且从保护层226背面形成暴露第一导电接触的第一通孔226a和暴露导电触点209的第二通孔226b。
在步骤408，如图5D所示，在保护层226中形成连通第一通孔226a和第二通孔226b的凹槽226c。
在步骤410，如图5E所示，在保护层226表面、第一通孔226a、第二通孔226b及凹槽226c中形成间隔层229。间隔层229的材料例如是氧化硅。
在步骤412，如图5F所示，去除保护层226表面及凹槽226c中的间隔层，保留第一通孔226a和第二通孔226b中的间隔层229a。
在步骤414，如图5G所示，沉积电连接导电接触223和导电触点209的连接层225。之后，平坦化保护层226的背面，得到如图2K所示的半导体结构。平坦化的方式例如是化学机械研磨(CMP)。
下面参考图2L描述根据本申请一实施例的三维存储器的结构。
三维存储器200可包括衬底201、导电层208和堆叠层210。导电层208位于衬底201中且与衬底201接触。衬底201经过第一掺杂，第一掺杂例如是P型掺杂。导电层208经过第二掺杂，第二掺杂例如是N型掺杂。衬底201定义了核心区和字线连接区。堆叠层210位于导电层208之上，且在字线连接区形成阶梯结构。堆叠层210包括间隔的多个栅极层211’。多个栅极层211’中相邻的栅极层之间例如可以由介质层(或绝缘层)212隔开。栅极层211的层数与三维存储器200的层数有关。
核心区的堆叠层210中具有多个沟道孔。每个沟道孔内有存储器层214、沟道层215。对于电荷捕获型闪存(CTF)来说，每个沟道孔213内还有存储器层214。存储器层214可包括沿沟道孔的径向从外向内设置的阻挡层、电荷捕获层和隧穿层。每个沟道孔内还可有填充结构216，位于沟道层215内。然而可以理解，填充结构216可以省略。例如沟道层215可以在沟道孔的径向扩展到填满目前填充结构216所占据的空间。在每个沟道孔213根部还具有导电部217。此导电部217与沟道层215接触且到达衬底201。在本公开的实施例中，沟道孔可为圆柱形孔，尽管并非作为限定。
沟道孔中所形成的结构在此称为沟道结构。整个沟道结构垂直穿过堆叠层210且到达导电层208。导电部217位于导电层208的部分217s从沟道结构的侧面露出，从而与导电层208接触。
堆叠层210中具有垂直穿过堆叠层而到达导电层208的栅线隙，栅线隙中填充有绝缘层219。从三维存储器的俯视角度看，这些绝缘层219呈线条状，将三维存储器的存储阵列分隔为多个存储区。
在步骤116，在半导体结构的未覆盖堆叠层的字线连接区形成导电接触。
参考图2J所示，在半导体结构的各个区域形成导电接触，例如形成连接各个沟道结构的导电接触221、连接覆盖堆叠层的字线连接区中各个栅极的导电接触222，以及连接未覆盖堆叠层的字线连接区中的导电接触223和224。导电接触223和224到达衬底201。并且，形成电连接导电接触221-224的金属互连结构228。
三维存储器200的核心区具有连接各个沟道结构的导电接触221。三维存储器200的字线连接区中覆盖堆叠层210的部分具有连接各个栅极层的导电接触222。三维存储器200的字线连接区中未覆盖堆叠层210的部分具有连接衬底201的导电接触223和224。堆叠层210正面还具有金属互连结构228，用于导电接触221-224。这些金属互连结构228可包括源极线、漏极线和栅极线。
三维存储器200的衬底201的背面具有连接层225。连接层225连接导电接触223和导电触点209。连接层225位于在保护层226中。在其他实施例中，当不存在导电触点209时，连接层225可以改为接触衬底201或导电层208。这种背部引出源极的方式，使得栅线隙中可不再填充导电接触。由于栅线隙中没有导电接触，因此它与沟道孔之间不存在电容，且可以显著缓解二者之间的漏电隐患。并且，栅线隙中填充绝缘层，可以起到支撑作用，缓解器件的应力。
如图2L所示，三维存储器200可包括例如CMOS器件的另一器件。将堆叠层210所在的半导体结构与另一器件230键合，形成三维存储器。
参考图2L所示，在保护层226之上具有钝化层227，导电触点226穿过钝化层227连接到导电接触224。钝化层227的材料可以是氮化硅。
在本公开的实施例中，阻挡层和隧穿层的示例性材料为氧化硅、氮氧化硅或二者的混合物，电荷捕获层的示例性材料为氮化硅或者氮化硅与氮氧化硅的多层结构。阻挡层、电荷捕获层、隧穿层可以形成例如具有氮氧化硅-氮化硅-氧化硅(SiON/SiN/SiO)的多层结构；沟道层215示例性材料为多晶硅。但可以理解，这些层可以选择其他材料。例如，阻挡层的材料可以包括高K(介电常数)氧化层；沟道层的材料可以包括单晶硅、单晶锗、SiGe、Si:C、SiGe:C、SiGe:H等半导体材料。
图2L所示为具有单个堆栈的三维存储器。在另一实施例中，本公开也可使用为多个堆栈的三维存储器。
图2L所示的三维存储器为电荷捕获型存储器(CTF)，其中电荷捕获层是通过介电层来实现电荷存储。然而可以理解，本公开的实施例还可以实施在浮栅型存储器中，其中电荷捕获层是通过浮置栅极来实现。电荷捕获层例如包括多晶硅材料。
上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述发明披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。
同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。
一些实施例中使用了描述成分、属性数量的数字，应当理解的是，此类用于实施例描述的数字，在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明，“大约”、“近似”或“大体上”表明所述数字允许有±20％的变化。相应地，在一些实施例中，说明书和权利要求中使用的数值参数均为近似值，该近似值根据个别实施例所需特点可以发生改变。在一些实施例中，数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值，在具体实施例中，此类数值的设定在可行范围内尽可能精确。
虽然本申请已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本申请，在没有脱离本申请精神的情况下还可作出各种等效的变化或替换，因此，只要在本申请的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (18)

1.一种三维存储器的制造方法，包括以下步骤：
提供衬底，在所述衬底上形成牺牲层；
在所述衬底上定义核心区和字线连接区，在所述核心区的牺牲层上形成堆叠层和垂直穿过所述堆叠层的沟道结构，其中所述沟道结构具有存储器层和被所述存储器层围绕的导电部，所述导电部到达所述牺牲层；
形成垂直穿过所述堆叠层而到达所述牺牲层的栅线隙；
去除所述牺牲层，露出所述存储器层在所述牺牲层的部分的侧壁，在所述堆叠层与所述衬底之间形成间隙；
去除所述存储器层在所述间隙中的部分，露出所述导电部的至少一部分；
在所述间隙中填充导电层，所述导电层接触所述导电部；
在所述栅线隙中填充绝缘层；
在未覆盖所述堆叠层的字线连接区形成导电接触；以及
在所述衬底背面形成连接层，所述连接层连接所述衬底或所述导电层，且连接所述导电接触。
2.如权利要求1所述的方法，其特征在于，在所述衬底上形成牺牲层之后还包括在所述牺牲层上形成第一金属层。
3.如权利要求1所述的方法，其特征在于，还包括在所述导电层中形成导电触点，其中所述连接层连接所述导电触点。
4.如权利要求3所述的方法，其特征在于，所述导电触点位于在所述导电层中对应于所述栅线隙的位置。
5.如权利要求1所述的方法，其特征在于，去除所述牺牲层之前还包括在所述栅线隙侧壁形成间隔层。
6.如权利要求2所述的方法，其特征在于，所述牺牲层为含硅材料层，其中所述第一金属层与所述含硅材料层中的硅反应形成金属硅化物层。
7.如权利要求3所述的方法，其特征在于，所述导电层为含硅导电层，其中在所述导电层中形成所述导电触点的步骤包括：在所述导电层中形成第二金属层，所述第二金属层与所述含硅导电层中的硅反应形成金属硅化物层。
8.如权利要求1所述的方法，其特征在于，还包括对所述衬底和所述导电层进行相反类型的掺杂。
9.如权利要求1所述的方法，其特征在于，在所述衬底背面形成连接层之前还包括：将所述堆叠层与另一器件键合。
10.如权利要求3所述的方法，其特征在于，在所述衬底背面形成连接层的步骤包括：
在所述衬底背面形成保护层，且从所述衬底背面形成暴露所述导电接触的第一通孔和暴露所述导电触点的第二通孔；
在所述保护层中形成连通所述第一通孔和所述第二通孔的凹槽；以及
在所述凹槽中形成所述连接层。
11.一种三维存储器，包括：
衬底，所述衬底定义核心区和字线连接区；
位于所述衬底上的导电层；
位于所述导电层上的堆叠层，所述堆叠层包括间隔的栅极层；
垂直穿过所述堆叠层且到达所述衬底的沟道结构，所述沟道结构包括导电部，其中所述导电部位于所述导电层的部分从所述沟道结构的侧面露出，从而与所述导电层接触；
垂直穿过所述堆叠层而到达所述导电层的栅线隙，所述栅线隙中填充有绝缘层；
位于所述字线连接区且到达所述衬底的导电接触；以及
位于衬底背面的连接层，所述连接层连接所述导电接触，且连接所述衬底或所述导电层。
12.如权利要求11所述的三维存储器，其特征在于，还包括位于所述堆叠层与所述导电层之间的金属硅化物层。
13.如权利要求11所述的三维存储器，其特征在于，还包括位于所述导电层的导电触点。
14.如权利要求13所述的三维存储器，其特征在于，所述导电触点位于所述导电层中对应于所述栅线隙的位置。
15.如权利要求11所述的三维存储器，其特征在于，所述导电接触为金属硅化物。
16.如权利要求13所述的三维存储器，其特征在于，还包括位于所述衬底背面的保护层，其中所述连接层位于所述保护层中。
17.如权利要求11所述的三维存储器，其特征在于，所述衬底和所述导电层是经掺杂的，且掺杂类型相反。
18.如权利要求11所述的三维存储器，其特征在于，还包括与所述堆叠层正面键合的另一器件。
CN202010661826.8A 2020-07-10 2020-07-10 三维存储器及其制造方法 Active CN111900171B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010661826.8A CN111900171B (zh) 2020-07-10 2020-07-10 三维存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010661826.8A CN111900171B (zh) 2020-07-10 2020-07-10 三维存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN111900171A CN111900171A (zh) 2020-11-06
CN111900171B true CN111900171B (zh) 2021-03-09

Family

ID=73192226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010661826.8A Active CN111900171B (zh) 2020-07-10 2020-07-10 三维存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN111900171B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542465B (zh) * 2020-11-17 2024-04-23 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN112466887A (zh) * 2020-11-17 2021-03-09 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN112614849B (zh) * 2020-12-14 2023-11-03 长江存储科技有限责任公司 三维存储器结构及其制备方法
CN113284907B (zh) * 2021-05-14 2022-07-01 长江存储科技有限责任公司 三维存储器及其制造方法
CN113571528B (zh) * 2021-07-26 2024-04-09 长江存储科技有限责任公司 三维存储器及其制备方法
CN113725226B (zh) * 2021-08-30 2024-04-16 长江存储科技有限责任公司 三维存储器及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178066A (zh) * 2011-12-22 2013-06-26 爱思开海力士有限公司 三维非易失性存储器件、存储系统及制造器件的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178066A (zh) * 2011-12-22 2013-06-26 爱思开海力士有限公司 三维非易失性存储器件、存储系统及制造器件的方法

Also Published As

Publication number Publication date
CN111900171A (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
CN111900171B (zh) 三维存储器及其制造方法
CN110364536B (zh) 三维存储器的制造方法以及三维存储器
EP3613078B1 (en) Three-dimensional memory device having conductive support structures and method of making thereof
EP3420595B1 (en) Within-array through-memory-level via structures
US10861869B2 (en) Three-dimensional memory device having a slimmed aluminum oxide blocking dielectric and method of making same
US9978766B1 (en) Three-dimensional memory device with electrically isolated support pillar structures and method of making thereof
EP3262684B1 (en) Three-dimensional memory device with stress compensation layer within a word line stack
US9530787B2 (en) Batch contacts for multiple electrically conductive layers
US10319680B1 (en) Metal contact via structure surrounded by an air gap and method of making thereof
US10475804B1 (en) Three-dimensional memory device containing multilevel drain select gate isolation and methods of making the same
KR102195112B1 (ko) 수직형 메모리 장치 및 그 제조 방법
US8697498B2 (en) Methods of manufacturing three dimensional semiconductor memory devices using sub-plates
US20200006358A1 (en) Three-dimensional memory device containing multilevel drain select gate isolation and methods of making the same
US10892278B2 (en) Three-dimensional semiconductor devices
EP3639300A1 (en) Three-dimensional memory device having a buried source line extending to scribe line and method of making thereof
US20150236038A1 (en) Multilevel memory stack structure and methods of manufacturing the same
CN112185980B (zh) 一种三维存储器及其制作方法
WO2016048682A2 (en) Vertical memory device with bit line air gap
CN111373534B (zh) 包含多层级漏极选择栅极隔离的三维存储器装置及其制造方法
US11018152B2 (en) Method for etching bottom punch-through opening in a memory film of a multi-tier three-dimensional memory device
CN113272958A (zh) 包含源极层和漏极层的交替堆叠和竖直栅极电极的三维存储器器件
CN114730736A (zh) 具有被穿孔介电壕沟结构包围的通孔结构的三维存储器器件及其制造方法
CN108878357A (zh) 制造三维半导体器件的方法
US11315945B2 (en) Memory device with lateral offset
US11201111B2 (en) Three-dimensional memory device containing structures for enhancing gate-induced drain leakage current and methods of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant