CN111898737A

CN111898737A - 一种图像转脉冲的方法及装置

Info

Publication number: CN111898737A
Application number: CN202010725094.4A
Authority: CN
Inventors: 吴臻志; 金罗军; 何伟; 祝夭龙
Original assignee: Beijing Lynxi Technology Co Ltd
Current assignee: Beijing Lynxi Technology Co Ltd
Priority date: 2020-07-24
Filing date: 2020-07-24
Publication date: 2020-11-06
Anticipated expiration: 2040-07-24
Also published as: CN111898737B

Abstract

本发明公开了一种图像转脉冲的方法及装置，用于将图像的像素信息转换为脉冲神经网络的脉冲序列，包括：根据图像的像素数值产生连续脉冲序列，所述连续脉冲序列为连续多个脉冲和连续多个非脉冲组成的脉冲串，所述连续多个脉冲的数量与待生成的目标脉冲序列的脉冲个数预期值相等，随机交换所述连续脉冲序列中数据的位置，得到所述目标脉冲序列。本发明的有益效果为：可以生成生物特性符合度高、低代价的随机脉冲序列。

Description

一种图像转脉冲的方法及装置

技术领域

本发明涉及神经网络技术领域，具体而言，涉及一种图像转脉冲的方法及装置。

背景技术

目前对于脉冲神经网络，一般采用期望为n的泊松分布产生随机脉冲序列，虽然泊松分布与生物特性较为符合，但由于复杂度较高，硬件实现不友好，导致脉冲产生速度慢，且功耗效率不足。也有直接产生连续的n个脉冲，之后不发送任何脉冲，虽然硬件效率高，但生成的序列疏密交替，不够随机，因而与生物特性符合度较低，对脉冲神经网络性能会造成一定影响。

发明内容

为解决上述问题，本发明的目的在于提供一种图像转脉冲的方法及装置，可以生成生物特性符合度高、低代价的随机脉冲序列。

本发明提供了一种图像转脉冲的方法，所述方法用于将图像的像素信息转换为脉冲神经网络的脉冲序列，所述方法包括：

根据图像的像素数值产生连续脉冲序列，其中，所述连续脉冲序列为连续多个脉冲和连续多个非脉冲组成的脉冲串，所述连续多个脉冲的数量与待生成的目标脉冲序列的脉冲个数预期值相等，所述待生成的目标脉冲序列为所述脉冲神经网络在一个时间段内的脉冲序列；

随机交换所述连续脉冲序列中数据的位置，得到所述目标脉冲序列。

作为本发明进一步的改进，所述根据图像的像素数值产生连续脉冲序列包括：

根据图像的像素数值，确定所述待生成的目标脉冲序列的时刻数量T和脉冲发生频率n，其中，T大于0，n大于或等于0；

产生连续n*T个脉冲和连续T-n*T个非脉冲，形成所述连续脉冲序列。

作为本发明进一步的改进，随机交换所述连续脉冲序列中数据的位置，得到所述目标脉冲序列，包括：

随机产生所述连续脉冲序列中的两个地址；

将所述连续脉冲序列中所述两个地址对应的数据进行交换；

循环上述步骤，在多次数据交换后得到所述目标脉冲序列。

作为本发明进一步的改进，随机产生所述连续脉冲序列中的两个地址，将所述连续脉冲序列中所述两个地址对应的数据进行交换，循环上述步骤，在多次数据交换后得到所述目标脉冲序列，包括：

随机产生第一地址；

随机产生第二地址；

将所述连续脉冲序列中的所述第一地址对应的第一地址数据写入所述连续脉冲序列中的第二地址；

将所述连续脉冲序列中的所述第二地址对应的第二地址数据写入所述连续脉冲序列中的第一地址；

循环上述步骤，在多次数据交换后得到所述目标脉冲序列。

作为本发明进一步的改进，所述两个地址不同。

本发明还提供了一种图像转脉冲的装置，所述装置用于将图像的像素信息转换为脉冲神经网络的脉冲序列，所述装置包括：

缓冲区，用于存储根据图像的像素数值所产生的连续脉冲序列，其中，所述连续脉冲序列为连续多个脉冲和连续多个非脉冲组成的脉冲串，所述连续多个脉冲的数量与待生成的目标脉冲序列的脉冲个数预期值相等，所述待生成的目标脉冲序列为所述脉冲神经网络在一个时间段内的脉冲序列；

更改器，用于随机变换所述连续脉冲序列中数据的位置，得到所述目标脉冲序列。

作为本发明进一步的改进，所述缓冲区用于根据图像的像素数值，确定所述待生成的目标脉冲序列的时刻数量T和脉冲发生频率n，并产生连续n*T个脉冲和连续T-n*T个非脉冲，形成所述连续脉冲序列，其中，T大于0，n大于或等于0。

作为本发明进一步的改进，所述更改器包括：

随机数发生器，用于产生随机地址，所述随机数发生器在一次数据交换过程中随机产生所述连续脉冲序列中的两个地址；

控制逻辑，用于在一次数据交换过程中，对所述连续脉冲序列中所述两个地址对应的数据进行交换，并在多次数据交换后得到所述目标脉冲序列。

作为本发明进一步的改进，在一次数据交换过程中，所述随机数发生器随机产生的所述两个地址不同。

作为本发明进一步的改进，所述装置还包括：

寄存器B，用于存储所述随机数发生器产生的各个地址，其中，所述各个地址位于地址区间[0，T)内，T为所述目标脉冲序列的时刻数量，其中，T大于0；

寄存器A，用于存储从所述缓冲区中输出的所述各个地址对应的数据。

作为本发明进一步的改进，所述随机数发生器产生第一地址并将所述第一地址存储在所述寄存器B中；

所述随机数发生器产生第二地址并将所述第二地址存储在所述寄存器B中；

所述寄存器B将所述第一地址输出至所述缓冲区，所述控制逻辑控制从所述缓冲区中读出所述第一地址对应的第一地址数据并将所述第一地址数据存储在所述寄存器A中；

所述寄存器B将所述第二地址输出至所述缓冲区，所述控制逻辑将所述寄存器A中的第一地址数据写入所述缓冲区中的第二地址，同时从所述缓冲区中读出所述第二地址的第二地址数据，并将所述第二地址数据存储在所述寄存器A中；

所述寄存器B将所述第一地址输出至缓冲区，所述控制逻辑将所述寄存器A中的第二地址数据写入所述缓冲区中的第一地址；

循环上述步骤，所述控制逻辑控制从所述缓冲区中输出多次数据交换后得到的所述目标脉冲序列。

作为本发明进一步的改进，所述随机数产生器采用线性反馈移位寄存器结构。

本发明还提供了一种电子设备，包括存储器和处理器，所述存储器用于存储一条或多条计算机指令，其中，所述一条或多条计算机指令被处理器执行以实现所述的方法。

本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行以实现所述的方法。

本发明的有益效果为：

可适配于短时间段，有助于降低计算时域时刻的数量，从而降低运算量；

产生的脉冲序列是随机的，疏密均匀的，提高了生物特性符合度；

降低硬件复杂度，节省硬件资源提高硬件的效率。

附图说明

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一示例性实施例的一种图像转脉冲的方法的流程示意图；

图2为本公开一示例性实施例生成的连续脉冲序列的示意图；

图3为本公开一示例性实施例的多次数据交换过程的示意图；

图4为本公开一示例性实施例形成的目标脉冲序列的示意图；

图5为本公开一示例性实施例的一种图像转脉冲的装置示意图。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

需要说明，若本公开实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本公开的描述中，所用术语仅用于说明目的，并非旨在限制本公开的范围。术语“包括”和/或“包含”用于指定元件、步骤、操作和/或组件的存在，但并不排除存在或添加一个或多个其他元件、步骤、操作和/或组件的情况。术语“第一”、“第二”等可能用于描述各种元件，不代表顺序，且不对这些元件起限定作用。此外，在本公开的描述中，除非另有说明，“多个”的含义是两个及两个以上。这些术语仅用于区分一个元素和另一个元素。结合以下附图，这些和/或其他方面变得显而易见，并且，本领域普通技术人员更容易理解关于本公开实施例的说明。附图仅出于说明的目的用来描绘本公开实施例。本领域技术人员将很容易地从以下说明中认识到，在不背离本公开原理的情况下，可以采用本公开所示结构和方法的替代实施例。

本公开实施例的一种图像转脉冲的方法，如图1所示，所述方法用于将图像的像素信息转换为脉冲神经网络的脉冲序列，所述方法包括：

其中，脉冲神经网络是一种带有时间维度编码信息的网络。举例来说，脉冲神经网络的运行过程的最小时间单位为一个时刻。每个时刻可能出现脉冲或不出现脉冲，每个时刻的脉冲信息是一个二值变量，即有无脉冲。例如，一个时间段包含T个时刻。可以通过随机发放的脉冲个数预期值来表示脉冲神经网络的编码信息。

在一种可选的实施方式中，根据图像的像素数值产生连续脉冲序列包括：

根据图像的像素数值，确定目标脉冲序列的时刻数量T和脉冲发生频率n，其中，T大于0，n大于或等于0；

产生连续n*T个脉冲和连续T-n*T个非脉冲，形成连续脉冲序列。

其中，目标脉冲序列的脉冲个数预期值(脉冲总个数)与图像像素值呈正相关，目标脉冲序列是时间维度随机的脉冲序列，每个图像的像素数值转换为一个时间维度随机的目标脉冲序列。例如，目标脉冲序列的时刻数量T为12，脉冲发生频率n为67％，生成的连续脉冲序列如图2所示，包括连续8个脉冲(1值)和4个非脉冲(0值)。

在一种可选的实施方式中，随机交换所述连续脉冲序列中数据的位置，得到所述目标脉冲序列，包括：

随机产生连续脉冲序列中的两个地址；

将连续脉冲序列中两个地址对应的数据进行交换；

循环上述步骤，在多次数据交换后得到所述目标脉冲序列。

其中，随机产生的地址位于有效地址区间[0，T)内，T为目标脉冲序列的时刻数量。连续脉冲序列中各地址对应的数据可以为脉冲(1值)或非脉冲(0值)。

本公开实施例，通过产生连续的脉冲可以提高脉冲产生的速度，降低硬件复杂度，提高硬件的效率，可适配于短时间段，有助于降低计算时域时刻的数量，从而降低运算量。多次数据交换过程如图3所示，多次数据交换后的脉冲序列即为目标脉冲序列。形成的目标脉冲序列如图4所示，通过随机交换连续脉冲序列中的数据的位置，产生的新的脉冲序列是随机的，疏密均匀的，生物特性符合度高。本公开对数据交换的次数不做限制。

在一种可选的实施方式中，随机产生连续脉冲序列中的两个地址，将连续脉冲序列中两个地址对应的数据进行交换，循环上述步骤，在多次数据交换后输出变换后的脉冲序列，包括：

随机产生第一地址；

随机产生第二地址；

循环上述步骤，在多次数据交换后得到所述目标脉冲序列。

举例说明，一次数据交换过程中需要产生两个地址，每次随机产生一个地址，先随机产生地址addrA(第一地址)，再随机产生地址addrB(第二地址)；先将连续脉冲序列中的地址addrA对应的数据dataA(第一地址数据)写入连续脉冲序列中的地址addrB，同时输出连续脉冲序列中的地址addrB原始对应的数据dataB(第二地址数据)，再将数据dataB写入连续脉冲序列中的地址addrA，完成一次数据交换过程。

在一种可选的实施例中，在一次数据交换过程中，随机产生的第一地址和第二地址不同。

在一种可选的实施例中，随机产生连续脉冲序列中的两个地址还可以是同时产生位于有效地址区间[0，T)内的两个地址，并将两个地址对应的数据进行交换，本公开对随机产生连续脉冲序列中地址的方式、数据交换的方式均不做限制。

本公开实施例所述的一种图像转脉冲的装置，所述装置用于将图像的像素信息转换为脉冲神经网络的脉冲序列，如图5所示，所述装置包括：

在一种可选的实施方式中，缓冲区用于根据图像的像素数值，确定目标脉冲序列的时刻数量T和脉冲发生频率n，并产生连续n*T个脉冲和连续T-n*T个非脉冲，形成连续脉冲序列，其中，T大于0，n大于或等于0。

在一种可选的实施方式中，更改器包括：

随机数发生器，用于产生随机地址，随机数发生器在一次数据交换过程中随机产生连续脉冲序列中的两个地址；

控制逻辑，用于在一次数据交换过程中，对连续脉冲序列中两个地址对应的数据进行交换，并在多次数据交换后得到所述目标脉冲序列。

其中，随机产生的地址位于有效地址区间[0，T)内，T为目标脉冲序列的时刻数量。通过产生连续的脉冲可以提高脉冲产生的速度，降低硬件复杂度提高硬件的效率，可适配于短时间段，有助于降低计算时域时刻的数量，从而降低运算量。多次数据交换过程如图3所示，多次数据交换后的脉冲序列即为目标脉冲序列。形成的目标脉冲序列如图4所示，通过随机交换连续脉冲序列中的脉冲位置，产生的新的脉冲序列是随机的，疏密均匀的，生物特性符合度高。

其中，在一次数据交换过程中，随机数发生器随机产生的两个地址不同。

在一种可选的实施方式中，所述装置还包括：

寄存器B，用于存储随机数发生器产生的各个地址，其中，各个地址位于地址区间[0，T)内，T为目标脉冲序列的时刻数量，T大于0；

寄存器A，用于存储从缓冲区中输出的各个地址对应的数据。

在一种可选的实施方式中，随机数发生器产生第一地址并将第一地址存储在寄存器B中；

随机数发生器产生第二地址并将第二地址存储在寄存器B中；

寄存器B将第一地址输出至缓冲区，控制逻辑控制从缓冲区中读出第一地址对应的第一地址数据并将第一地址数据存储在寄存器A中；

寄存器B将第二地址输出至缓冲区，控制逻辑将寄存器A中的第一地址数据写入缓冲区中的第二地址，同时从缓冲区中读出第二地址的第二地址数据，并将第二地址数据存储在寄存器A中；

寄存器B将第一地址输出至缓冲区，控制逻辑将寄存器A中的第二地址数据写入缓冲区中的第一地址；

循环上述步骤，控制逻辑控制从缓冲区中输出多次数据交换后得到的所述目标脉冲序列。

举例说明，在一次数据交换过程中随机数发生器需要产生两个地址，每次随机产生一个地址，先产生地址addrA(第一地址)，再产生地址addrB(第二地址)；控制逻辑控制先从缓冲区中读出地址addrA对应的数据dataA(第一地址数据)，再将数据dataA写入缓冲区中的地址addrB，并同时从缓冲区中读出地址addrB对应的数据dataB(第二地址数据)，最后将数据dataB写入缓冲区中的地址addrA，完成一次数据交换过程。

其中，在一次数据交换过程中，随机产生的第一地址和第二地址不同。

在一种可选的实施方式中，随机数产生器采用线性反馈移位寄存器(LFSR)结构，可以减少硬件功耗。

本公开所述的装置在缓冲区完成数据初始化即产生连续脉冲序列后，由控制逻辑控制进入循环，在循环内，执行多个子步骤：

S1，控制逻辑发送更新使能信号至随机数发生器，并关闭缓冲区的写使能；

S2，随机数发生器产生地址dataA，控制逻辑发送更新使能信号至随机数发生器，并关闭缓冲区的写使能，地址dataA同时存储在寄存器B中；

S3，随机数发生器产生地址addrB，控制逻辑对缓冲区输入S2中产生的地址dataA(此地址由寄存器B输出)，并从缓冲区中读取地址dataA对应的数据dataA，控制逻辑不发送更新使能信号至随机数发生器，数据dataA同时存储在寄存器A中；

S4，控制逻辑打开缓冲区的写使能，并对缓冲区输入S3中产生的地址dataB(此地址由寄存器B输出)，控制逻辑将寄存器A中的数据dataA写入缓冲区中的地址addrB，同时控制逻辑从缓冲区中读取地址addrB对应的数据dataB，并将数据dataB存储在寄存器A中；

S5，控制逻辑打开缓冲区的写使能，并对缓冲区输入S2中产生的地址dataA(此地址由寄存器B输出)，将寄存器A中的数据dataB写入缓冲区中的地址dataA；

循环S1-S5多次(例如10次)，之后顺序输出缓冲区中地址数据，即为目标脉冲序列。

本公开还涉及一种电子设备，包括服务器、终端等。该电子设备包括：至少一个处理器；与至少一个处理器通信连接的存储器；以及与存储介质通信连接的通信组件，所述通信组件在处理器的控制下接收和发送数据；其中，存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行以实现上述实施例中的图像转脉冲的方法。

在一种可选的实施方式中，存储器作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块。处理器通过运行存储在存储器中的非易失性软件程序、指令以及模块，从而执行设备的各种功能应用以及数据处理，即实现图像转脉冲的方法。

存储器可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储选项列表等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器可选包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至外接设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

一个或者多个模块存储在存储器中，当被一个或者多个处理器执行时，执行上述任意方法实施例中的图像转脉冲的方法。

上述产品可执行本申请实施例所提供的图像转脉冲的方法，具备执行方法相应的功能模块和有益效果，未在本实施例中详尽描述的技术细节，可参见本申请实施例所提供的图像转脉冲的方法。

本公开还涉及一种计算机可读存储介质，用于存储计算机可读程序，所述计算机可读程序用于供计算机执行上述部分或全部的图像转脉冲的方法实施例。

即，本领域技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得一个设备(可以是单片机，芯片等)或处理器(processor)执行本申请各实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

此外，本领域普通技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

本领域技术人员应理解，尽管已经参考示例性实施例描述了本发明，但是在不脱离本发明的范围的情况下，可进行各种改变并可用等同物替换其元件。另外，在不脱离本发明的实质范围的情况下，可进行许多修改以使特定情况或材料适应本发明的教导。因此，本发明不限于所公开的特定实施例，而是本发明将包括落入所附权利要求范围内的所有实施例。

Claims

1.一种图像转脉冲的方法，其特征在于，所述方法用于将图像的像素信息转换为脉冲神经网络的脉冲序列，所述方法包括：

2.如权利要求1所述的方法，其中，所述根据图像的像素数值产生连续脉冲序列包括：

3.如权利要求1所述的方法，其中，随机交换所述连续脉冲序列中数据的位置，得到所述目标脉冲序列，包括：

随机产生所述连续脉冲序列中的两个地址；

将所述连续脉冲序列中所述两个地址对应的数据进行交换；

循环上述步骤，在多次数据交换后得到所述目标脉冲序列。

4.如权利要求3所述的方法，其中，随机产生所述连续脉冲序列中的两个地址，将所述连续脉冲序列中所述两个地址对应的数据进行交换，循环上述步骤，在多次数据交换后得到所述目标脉冲序列，包括：

随机产生第一地址；

随机产生第二地址；

循环上述步骤，在多次数据交换后得到所述目标脉冲序列。

5.如权利要求3所述的方法，其中，所述两个地址不同。

6.一种图像转脉冲的装置，其特征在于，所述装置用于将图像的像素信息转换为脉冲神经网络的脉冲序列，所述装置包括：

7.如权利要求6所述的装置，其中，所述缓冲区用于根据图像的像素数值，确定所述待生成的目标脉冲序列的时刻数量T和脉冲发生频率n，并产生连续n*T个脉冲和连续T-n*T个非脉冲，形成所述连续脉冲序列，其中，T大于0，n大于或等于0。

8.如权利要求6所述的装置，其中，所述更改器包括：

9.如权利要求8所述的装置，其中，在一次数据交换过程中，所述随机数发生器随机产生的所述两个地址不同。

10.如权利要求8所述的装置，其中，所述装置还包括：

11.如权利要求10所述的装置，其中，所述随机数发生器产生第一地址并将所述第一地址存储在所述寄存器B中；

12.如权利要求6所述的装置，其中，所述随机数产生器采用线性反馈移位寄存器结构。

13.一种电子设备，包括存储器和处理器，其特征在于，所述存储器用于存储一条或多条计算机指令，其中，所述一条或多条计算机指令被处理器执行以实现如权利要求1-5中任一项所述的方法。

14.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行以实现如权利要求1-5中任一项所述的方法。