CN111886681B - 显示装置以及显示装置的制造方法 - Google Patents

显示装置以及显示装置的制造方法 Download PDF

Info

Publication number
CN111886681B
CN111886681B CN201880091427.3A CN201880091427A CN111886681B CN 111886681 B CN111886681 B CN 111886681B CN 201880091427 A CN201880091427 A CN 201880091427A CN 111886681 B CN111886681 B CN 111886681B
Authority
CN
China
Prior art keywords
insulating film
transistor
film
oxide semiconductor
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880091427.3A
Other languages
English (en)
Other versions
CN111886681A (zh
Inventor
本城正智
松木园广志
松尾拓哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN111886681A publication Critical patent/CN111886681A/zh
Application granted granted Critical
Publication of CN111886681B publication Critical patent/CN111886681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

本发明的显示装置具备：基板、设置在基板上的第一晶体管、以不与第一晶体管重叠的方式设置在基板上的第二晶体管。第一晶体管具备：设置在基板上的多晶硅层、设置在多晶硅层上的第一绝缘膜、设置在第一绝缘膜上的第一栅电极、设置在第一栅电极上的第二绝缘膜。第二晶体管具备：设置在第一绝缘膜上的氧化物半导体层、设置在氧化物半导体层上的第三绝缘膜、设置在第三绝缘膜上的第二栅电极。第一以及第三绝缘膜是SiOx膜。第二绝缘膜是含氢的SiNx膜，并且以与多晶硅层重叠的方式设置，并且以不与氧化物半导体层重叠的方式设置。

Description

显示装置以及显示装置的制造方法
技术领域
本发明涉及显示装置以及显示装置的制造方法。
背景技术
显示装置具有以矩阵状配置的多个像素，且在每个像素中具有控制像素的像素电路。另外，公知有具备多个薄膜晶体管的像素电路(例如参照专利文献1)。
显示装置的像素电路通常使用非晶硅-薄膜晶体管(a-Si TFT)、低温多晶硅-薄膜晶体管(LTPS TFT)以及氧化物半导体-薄膜晶体管(氧化物半导体TFT)中的任一种。上述的薄膜晶体管分别具有不同的特性。LTPS TFT具有具备比a-Si TFT以及氧化物半导体TFT大的电子迁移率这样的特性。另外，氧化物半导体TFT具有漏电电流比a-Si TFT以及LTPS TFT少这样的特性。
在像素电路具备多个薄膜晶体管的情况下，多个薄膜晶体管使用同种的薄膜晶体管。由此，能够通过相同的工序生成多个薄膜晶体管，从而能够减少制造成本。
现有技术文献
专利文献
专利文献1：日本特开2016-213454号公报
发明内容
本发明所要解决的技术问题
像素电路中所含的驱动晶体管、选择晶体管等具有不同的功能。因此，若这些薄膜晶体管使用同种薄膜晶体管，则难以使各薄膜晶体管具有适当的特性。
本发明是鉴于此种情况而完成的，其目的在于提供具备低温多晶硅-薄膜晶体管(LTPS TFT)以及氧化物半导体-薄膜晶体管双方，并且能够使这些薄膜晶体管正常驱动的显示装置。
解决问题的方案
本发明提供一种显示装置，其特征在于，具备：基板、设置在上述基板上的第一晶体管、以不与第一晶体管重叠的方式设置在上述基板上的第二晶体管，第一晶体管具备：设置在上述基板上的多晶硅层、设置在上述多晶硅层上的第一绝缘膜、设置在第一绝缘膜上的第一栅电极、设置在第一栅电极上的第二绝缘膜，第二晶体管具备：设置在第一绝缘膜上的氧化物半导体层、设置在上述氧化物半导体层上的第三绝缘膜、设置在第三绝缘膜上的第二栅电极，第一以及第三绝缘膜是SiOx膜，第二绝缘膜是含氢的SiNx膜，并且以与上述多晶硅层重叠的方式设置，并且以不与上述氧化物半导体层重叠的方式设置。
发明效果
本发明的显示装置具备具有多晶硅层的第一晶体管和具有氧化物半导体层的第二晶体管。因此，能够发挥低温多晶硅薄膜晶体管的特性和氧化物半导体薄膜晶体管的特性而构成显示装置的电路，能够提高显示装置的特性。
第一晶体管所含的多晶硅层以与含氢的SiNx膜(第二绝缘膜)重叠的方式设置。因此，能够适当地对多晶硅层实施氢化处理，能够使第一晶体管正常地驱动。
第二晶体管所含的氧化物半导体层以不与含氢的SiNx膜(第二绝缘膜)重叠的方式设置。因此，能够抑制由于SiNx膜所含的氢而使氧化物半导体层还原而使氧化物半导体层的电阻率变化的情况，能够使第二晶体管正常地驱动。
附图说明
图1是表示本发明的一实施方式的显示装置所含的第一以及第二晶体管的结构的概略俯视图。
图2是图1的虚线A-A的显示装置的概略剖视图。
图3是表示本发明的一实施方式的显示装置所含的第一以及第二晶体管的制造工序的流程图。
图4是本发明的一实施方式的显示装置所含的像素电路的电路图。
图5是比较实施方式的显示装置的概略剖视图。
图6是本发明的一实施方式的显示装置的概略剖视图。
具体实施方式
本发明的显示装置的特征在于，具备：基板、设置在上述基板上的第一晶体管、以不与第一晶体管重叠的方式设置在上述基板上的第二晶体管，第一晶体管具备：设置在上述基板上的多晶硅层、设置在上述多晶硅层上的第一绝缘膜、设置在第一绝缘膜上的第一栅电极、设置在第一栅电极上的第二绝缘膜，第二晶体管具备：设置在第一绝缘膜上的氧化物半导体层、设置在上述氧化物半导体层上的第三绝缘膜、设置在第三绝缘膜上的第二栅电极，第一以及第三绝缘膜是SiOx膜，第二绝缘膜是含氢的SiNx膜，并且以与上述多晶硅层重叠的方式设置，并且以不与上述氧化物半导体层重叠的方式设置。
本发明的显示装置只要是具备显示元件的显示面板，则没有特别限定。上述显示元件是通过电流控制亮度、透过率的显示元件，作为电流控制的显示元件，存在具备OLED(Organic Light Emitting Diode：有机发光二极管)的有机EL(Electro Luminescence：电致发光)显示器或者具备无机发光二极管的无机EL显示器等EL显示器、具备QLED(Quantumdot Light Emitting Diode：量子点发光二极管)的QLED显示器等。
也可以是，第一以及第二晶体管包含于像素电路。另外，也可以是，在本发明的显示装置具备栅极驱动器的情况下，第一以及第二晶体管包含于栅极驱动器。另外，也可以是，第一以及第二晶体管中的一方包含于像素电路，另一方包含于栅极驱动器。
优选本发明的显示装置具备设置在第二绝缘膜上以及第二栅电极上的第四绝缘膜。优选第一晶体管具备与多晶硅层连接的第一源电极和与多晶硅层连接的第一漏电极。优选第一源电极设置于贯通第一绝缘膜、第二绝缘膜以及第四绝缘膜的第一接触孔。优选第一漏电极设置于贯通第一绝缘膜、第二绝缘膜以及第四绝缘膜的第二接触孔。由此，在第一晶体管为接通状态时，能够在多晶硅层流动有源极-漏极电流。
优选本发明的显示装置具备设置在第四绝缘膜上的保护膜。优选第一晶体管具备与第一源电极连接的第二源电极和与第一漏电极连接的第二漏电极。优选第二源电极设置于贯通保护膜的第三接触孔。优选第二漏电极设置于贯通保护膜的第四接触孔。
优选第二晶体管具备与氧化物半导体层连接的第三源电极和与氧化物半导体层连接的第三漏电极。优选第三源电极设置于贯通第四绝缘膜以及保护膜的第五接触孔。优选第三漏电极设置于贯通第四绝缘膜以及保护膜的第六接触孔。由此，在第二晶体管为接通状态时，能够在氧化物半导体层流动有源极-漏极电流。
优选本发明的显示装置具备设置在第一绝缘膜上的第五绝缘膜。优选氧化物半导体层设置在第五绝缘膜上。优选第二晶体管具备设置于第一绝缘膜与第五绝缘膜之间的第三栅电极。由此，能够使第二晶体管成为双栅极构造，能够使源极-漏极电流增加。
优选第二栅电极设置为第二栅电极的位置与第三绝缘膜的位置匹配。由此，能够使用相同的光致抗蚀剂使第二栅电极和第三绝缘膜图案化，能够减少制造成本。
优选第二绝缘膜以岛状设置于第一晶体管的位置。由此，能够抑制第二绝缘膜所含的氢对第二晶体管的氧化物半导体层带来影响。
优选本发明的显示装置具备多个像素电路。
优选像素电路包括第一晶体管，优选第一晶体管是驱动晶体管。由此，能够使电子迁移率大的LTPS TFT成为驱动晶体管，能够高精度地进行像素的明亮度的调整以及像素的色调控制。
优选上述像素电路包括第二晶体管，优选第二晶体管的导通端子与第一晶体管的控制端子连接。由此，能够使漏电电流少的氧化物半导体TFT成为选择晶体管，从而能够减少显示装置的耗电量。
本发明还提供一种显示装置的制造方法，其具备在基板上形成第一以及第二晶体管的工序，形成第一以及第二晶体管的工序具备：在基板上形成多晶硅层的工序、在多晶硅层上形成第一绝缘膜的工序、在第一绝缘膜上形成第一栅电极的工序、在第一栅电极上形成第二绝缘膜的工序、在第一绝缘膜上形成氧化物半导体层的工序、在氧化物半导体层上形成第三绝缘膜的工序、在第三绝缘膜上形成第二栅电极的工序，多晶硅层是形成有第一晶体管的沟道的层，氧化物半导体层是形成有第二晶体管的沟道的层，第一以及第三绝缘膜是SiOx膜，第二绝缘膜是含氢的SiNx膜，氧化物半导体层以不与第二绝缘膜重叠的方式形成。
优选本发明的显示装置的制造方法具备在第一绝缘膜上依次形成第三栅电极以及第五绝缘膜的工序。优选氧化物半导体层形成于第三栅电极以及第五绝缘膜的正上方。
以下，参照多个实施方式对本发明更详细地进行说明。附图、以下的叙述中所示的结构是例示，本发明的范围不限定于附图、以下的叙述中所示的内容。
第一实施方式
图1是表示本实施方式的显示装置所含的第一以及第二晶体管的结构的概略俯视图，图2是图1的虚线A-A的显示装置的概略剖视图。图3是表示第一以及第二晶体管的制造工序的流程图，图4是包含第一以及第二晶体管的像素电路的电路图。
本实施方式的显示装置60的特征在于具备：基板2、设置在基板2上的第一晶体管31、以不与第一晶体管31重叠的方式设置在基板2上的第二晶体管32，第一晶体管31具备：设置在基板2上的多晶硅层3、设置在多晶硅层3上的第一绝缘膜5、设置在第一绝缘膜5上的第一栅电极11、设置在第一栅电极11上的第二绝缘膜6，第二晶体管32具备：设置在第一绝缘膜5上的氧化物半导体层4、设置在氧化物半导体层4上的第三绝缘膜7、设置在第三绝缘膜7上的第二栅电极12，第一绝缘膜5以及第三绝缘膜7是SiOx膜，第二绝缘膜6是含氢的SiNx膜，并且以与多晶硅层3重叠的方式设置，并且以不与氧化物半导体层4重叠的方式设置。
本实施方式的显示装置60的制造方法具备在基板2上形成第一晶体管31以及第二晶体管32的工序，形成第一晶体管31以及第二晶体管32的工序具备：在基板2上形成多晶硅层3的工序、在多晶硅层3上形成第一绝缘膜5的工序、在第一绝缘膜5上形成第一栅电极11的工序、在第一栅电极11上形成第二绝缘膜6的工序、在第一绝缘膜5上形成氧化物半导体层4的工序、在氧化物半导体层4上形成第三绝缘膜7的工序、在第三绝缘膜7上形成第二栅电极12的工序，多晶硅层3是形成有第一晶体管31的沟道的层，氧化物半导体层4是形成有第二晶体管32的沟道的层，第一绝缘膜5以及第三绝缘膜7是SiOx膜，第二绝缘膜6是含氢的SiNx膜，氧化物半导体层4以不与第二绝缘膜6重叠的方式形成。
显示装置60例如是有机EL显示器、无机EL显示器等。基板2例如是柔性基板、玻璃基板等。另外，基板2例如是聚酰亚胺基板。在基板2是聚酰亚胺基板的情况下，通过将聚酰胺酸溶液涂覆在载体基板上，在烧制炉中以200℃～500℃对涂覆膜进行热处理，从而能够在载体基板上形成基板2(树脂层、聚酰亚胺层)。
在基板2上，能够依次设置阻挡层36和底涂层37作为基底绝缘膜。阻挡层36例如是SiO2膜、SiNx膜、SiOxNy膜(x＞y)、SiNxOy膜(x＞y)等。阻挡层36的厚度例如为375nm。阻挡层36例如能够通过等离子体CVD法而成膜。另外，底涂层37例如是SiNx膜、SiO2膜、SiOxNy膜(x＞y)、SiNxOy膜(x＞y)等。阻挡层36和底涂层37能够设为不同种类的绝缘膜。
阻挡层36以及底涂层37设置于第一晶体管31所在的区域和第二晶体管32所在的区域双方，并位于第一以及第二晶体管31、32的下方。
显示装置60具备：设置在基板2上的第一晶体管31和以不与第一晶体管31重叠的方式设置在基板2上的第二晶体管32。
显示装置60具有以矩阵状排列的多个像素。各像素能够具有由第一晶体管31、第二晶体管32以及发光元件34等构成的像素电路。像素电路是驱动像素的电路。显示装置60例如能够具有图4所示那样的像素电路。另外，在像素电路具有三个以上薄膜晶体管的情况下，第一以及第二晶体管以外的晶体管能够成为氧化物半导体-薄膜晶体管。
第一晶体管31是低温多晶硅-薄膜晶体管(LTPS TFT)。另外，第一晶体管31能够成为p沟道型。第一晶体管31具备：设置在基板2上的多晶硅层3、设置在多晶硅层3上的第一绝缘膜5、设置在第一绝缘膜5上的第一栅电极11、设置在第一栅电极11上的第二绝缘膜6、与多晶硅层3连接的第一源电极15、与多晶硅层3连接的第一漏电极18。另外，第一晶体管31也可以具有顶栅构造，也可以具有双栅极构造。
第一晶体管31能够成为与发光元件34连接的驱动晶体管。通过使电子迁移率大的LTPS TFT成为驱动晶体管，从而能够高精度地进行像素的明亮度的调整以及像素的色调控制。例如，能够如图4所示的像素电路那样使第一晶体管31成为驱动晶体管。驱动晶体管与发光元件34串联设置，在控制端子输入有数据信号，对在发光元件34流动的电流的量进行控制。控制端子是与栅电极具有的端子或者栅电极连接的端子。第一晶体管31的源电极或者漏电极能够与发光元件34连接。
多晶硅层3是形成有第一晶体管31的沟道的层。例如通过CVD法在底涂层37上使非晶硅膜成膜，对该非晶硅膜实施激光退火处理而形成多晶硅膜，并利用光刻法对多晶硅膜进行图案化，由此能够形成多晶硅层3。多晶硅层3能够具有掺杂有n型杂质或者p型杂质的区域。杂质例如可为硼(B)、铝(Al)。
如图3的流程图所示那样，对多晶硅层3实施氢化退火处理。氢化退火处理例如可以是在含有3～100％的氢的环境中，在300～450℃下进行1～12小时的热处理。通过氢化退火处理，能够使氢与多晶硅层3所含的多晶硅的悬挂键结合，从而能够使第一晶体管31的特性稳定化。
第一绝缘膜5在第一晶体管31的位置中，位于多晶硅层3与第一栅电极11之间，成为栅极绝缘膜。另外，在第二晶体管32的位置中，第一绝缘膜5位于第二晶体管32的下方。第一绝缘膜5是SiOx膜(x＞0)。例如，能够通过等离子体CVD法使第一绝缘膜5在多晶硅层3上以及底涂层37上成膜。第一绝缘膜5的厚度例如可以是375nm。
第一栅电极11设置在多晶硅层3以及第一绝缘膜5的正上方，成为第一晶体管31的顶栅电极。通过对第一栅电极11施加栅极电压，从而在多晶硅层3形成有沟道，第一晶体管31成为接通状态，在源极-漏极间流动有电流。第一栅电极11例如是钛电极、铝电极、钼电极、铜电极、氮化钼膜或者这些电极的层叠电极。
例如，利用溅射法在第一绝缘膜5上成膜将Al膜(厚度：350nm)作为下层、将MoN膜(厚度：50nm)作为上层的层叠膜，并利用光刻法对层叠膜进行图案化，由此能够形成第一晶体管31的第一栅电极11。
能够在第一栅电极11上设置第二绝缘膜6、第四绝缘膜8、保护膜28。
第二绝缘膜6是含氢的SiNx膜(x＞0，x也可以不是整数)，并且以与多晶硅层3重叠的方式设置。另外，第二绝缘膜6在第一晶体管31的位置中，位于第一栅电极11的上方。另外，第二绝缘膜6以不设置于第二晶体管32的位置的方式，通过光刻工艺而进行图案化。例如，能够在第一栅电极11上以及第一绝缘膜5上，通过等离子体CVD法，使氮化硅(SiNx)膜(厚度：375nm)成膜，通过光刻法对氮化硅(SiNx)膜进行图案化而形成第二绝缘膜6。
至于上述氢化退火处理，如图3的流程图所示的那样，在形成第二绝缘膜6之后进行。通过使第二绝缘膜6成为含氢的SiNx膜，能够在氢化退火处理时经由第二绝缘膜6而高效地对多晶硅层3供给氢，从而能够使多晶硅层3高效地氢化。含氢的SiNx膜例如能够使用SiH4和N2、或者NH3作为原料气体，利用等离子体CVD法而形成。
第二绝缘膜6设置为不与形成有第二晶体管32的沟道的氧化物半导体层4重叠。由此，能够防止第二绝缘膜6所含的氢对氧化物半导体层4的电阻率给予影响。该情况将后述。第二绝缘膜6能够以岛状设置于第一晶体管31的位置。另外，第二绝缘膜6能够设置为不形成于第二晶体管32所在的区域。这样的第二绝缘膜6的图案能够由光刻工艺形成。
第一源电极15以及第一漏电极18分别与多晶硅层3连接，在第一晶体管31为接通状态时，对第一源电极15与第一漏电极18之间的多晶硅层3施加电压以使得流动有源极-漏极电流。第一源电极15以及第一漏电极18分别是例如将Ti膜作为下层将Al膜作为主层以及将Ti膜作为上层的层叠膜、钛电极、铝电极或者铜电极。
第一源电极15能够设置于贯通第一绝缘膜5、第二绝缘膜6以及第四绝缘膜8的第一接触孔21。第一漏电极18能够设置于贯通第一绝缘膜5、第二绝缘膜6以及第四绝缘膜8的第二接触孔22。
第一源电极15以及第一漏电极18能够在形成了第四绝缘膜8后形成。例如，在多晶硅层3的源极和漏极区域上的第四绝缘膜8/第二绝缘膜6/第一绝缘膜5形成第一接触孔21、第二接触孔22。在第四绝缘膜8上以及第一接触孔21内、第二接触孔22内，通过溅射法，使钛/铝/钛的层叠膜成膜，通过光刻法使层叠膜图案化，由此能够形成第一源电极15以及第一漏电极18。例如，能够使用将Ti膜(厚度：30nm)作为下层将Al膜(厚度：300nm)作为主层以及将Ti膜(厚度：50nm)作为上层的层叠膜。
第二源电极16是与第一源电极15连接的电极。另外，第二漏电极19是与第一漏电极18连接的电极。第二源电极16以及第二漏电极19例如分别是钛电极、铝电极或者铜电极。
第二源电极16能够设置于贯通保护膜28的第三接触孔23。第二漏电极19能够设置于贯通保护膜28的第四接触孔24。
第二源电极16以及第二漏电极19能够通过与第三源电极17以及第三漏电极20相同的工序形成。针对该工序将后述。
第二晶体管32是氧化物半导体-薄膜晶体管(氧化物半导体TFT)。第二晶体管32能够成为n沟道型。第二晶体管32具备：设置在第一绝缘膜5上的氧化物半导体层4、设置在氧化物半导体层4上的第三绝缘膜7、设置在第三绝缘膜7上的第二栅电极12、与氧化物半导体层4连接的第三源电极17、与氧化物半导体层4连接的第三漏电极20。
第二晶体管32能够成为与驱动晶体管(第一晶体管31)连接的选择晶体管。通过使漏电电流少的氧化物半导体TFT成为选择晶体管，能够减少显示装置60的耗电量。例如，第二晶体管32如图4所示的像素电路那样，能够设置为第二晶体管32的第三漏电极20与驱动晶体管亦即第一晶体管的第一栅电极11连接。选择晶体管的两个导通端子中的一方的导通端子与数据线连接，另一方的导通端子与驱动晶体管的控制端子连接。晶体管的两个导通端子是源电极的端子和漏电极的端子。
氧化物半导体层4是形成有第二晶体管32的沟道的层，源极-漏极间的电流于氧化物半导体层4流动。该电流受第二栅电极12控制。氧化物半导体层4能够包括In、Ga、Zn、Sn、W、Sr、Ti或者Ni。氧化物半导体层4例如是包含In、Ga、Zn的氧化物半导体层、包含In、Sn、Zn的氧化物半导体层、氧化锌层、包含In、Zn的氧化物半导体层等。氧化物半导体层4具有氧缺陷，该氧缺陷作为施主(donor)发挥功能。氧化物半导体层4的厚度例如为30nm以上且100nm以下。例如，在第二绝缘膜6上以及第一绝缘膜5上，利用溅射法形成氧化物半导体膜，利用光刻法对氧化物半导体膜进行图案化，由此能够在第一绝缘膜5上形成氧化物半导体层4。
氧化物半导体层4设置为不与含氢的SiNx膜亦即第二绝缘膜6重叠。换句话说，没有在氧化物半导体层4的正下方或者正上方设置第二绝缘膜6。由此，能够抑制制造工艺中第二绝缘膜6所含的氢侵入氧化物半导体层4而将氧化物半导体层4还原，能够抑制氧化物半导体层4的氧缺陷密度变化。作为其结果，能够抑制氧化物半导体层4的电阻率变化，能够使第二晶体管32正常驱动。
第三绝缘膜7设置在氧化物半导体层4上。另外，第三绝缘膜7能够以岛状设置于第二晶体管32的位置。第三绝缘膜7的图案能够由光刻工艺形成。第三绝缘膜7作为第二晶体管32的顶栅的栅极绝缘膜发挥功能。第三绝缘膜7是SiOx膜。
例如，在氧化物半导体层4上、第二绝缘膜6上、第一绝缘膜5上，利用等离子体CVD法使SiO2膜(厚度：375nm)成膜，利用光刻法使SiO2膜图案化，由此能够形成第三绝缘膜7。
第二栅电极12设置于氧化物半导体层4以及第三绝缘膜7的正上方，成为第二晶体管32的顶栅电极。通过在第二栅电极12施加栅极电压，从而在氧化物半导体层4形成有沟道，第二晶体管32成为接通状态，在源极-漏极间流动有电流。第二栅电极12例如是钛电极、铝电极、钼电极、铜电极。例如，在第三绝缘膜7上、氧化物半导体层4上、第一绝缘膜5上、第二绝缘膜6上，通过溅射法使将Al膜(厚度：350nm)作为下层将MoN膜(厚度：50nm)作为上层的层叠膜成膜，通过光刻法使层叠膜图案化，由此形成第二栅电极12。
第二栅电极12能够设置为第二栅电极12的位置与第三绝缘膜7的位置匹配。在这种情况下，第二栅电极12和第三绝缘膜7能够使用相同的光致抗蚀剂而图案化。
在第二栅电极12的上方设置有第四绝缘膜8、保护膜28。第四绝缘膜8在第一晶体管31的位置中位于第二绝缘膜6上，在第二晶体管32的位置中位于第二栅电极12的上方。第四绝缘膜8例如是SiOx膜或者SiNx膜。例如，在第二栅电极12上、第三绝缘膜7上、氧化物半导体层4上、第一绝缘膜5上、第二绝缘膜6上，利用等离子体CVD法使SiO2膜(厚度：375nm)成膜，通过利用光刻法使SiO2膜图案化，从而能够形成第四绝缘膜8。
保护膜28在第一晶体管31的位置中位于第四绝缘膜8上，在第二晶体管32的位置中位于第四绝缘膜8的上方。保护膜28例如是SiOx膜或者SiNx膜。例如，在第一源电极15上、第一漏电极18上、第四绝缘膜8上，利用等离子体CVD法使氮化硅(SiNx)膜(厚度：375nm)成膜，利用光刻法使氮化硅(SiNx)膜图案化，由此能够形成保护膜28。
第三源电极17以及第三漏电极20分别与氧化物半导体层4连接，在第二晶体管32为接通状态时，以在第三源电极17与第三漏电极20之间的氧化物半导体层4流动有源极-漏极电流的方式被施加电压。第三源电极17以及第三漏电极20例如分别是钛电极、铝电极或者铜电极。
第三源电极17能够设置于贯通第四绝缘膜8以及保护膜28的第五接触孔25。第三漏电极20能够设置于贯通第四绝缘膜8以及保护膜28的第六接触孔26。
例如，利用光刻法，在第一源电极15上以及第一漏电极18上的保护膜28形成第三接触孔23、第四接触孔24，并且使氧化物半导体层4的源极区域上以及漏极区域上的保护膜28/第四绝缘膜8图案化，由此形成第五接触孔25、第六接触孔26。其后，在保护膜28上和第三接触孔23内、第四接触孔24内、第五接触孔25内、第六接触孔26内，利用溅射法，使钛/铝/钛的层叠膜成膜，利用光刻法使层叠膜图案化，由此能够形成第二源电极16、第二漏电极19、第三源电极17以及第三漏电极20。
例如，能够使用将Ti膜(厚度：30nm)作为下层将Al膜(厚度：300nm)作为主层以及将Ti膜(厚度：50nm)作为上层的层叠膜。另外，源电极也可以将钛膜改变为钼膜、钨膜，或者将Al膜改变为Cu膜。在Cu膜的情况下，例如成为下层为Ti膜、上层为Cu膜的双层构造。
在第一晶体管31上以及第二晶体管32上设置有平坦化膜38。平坦化膜38例如是感光性聚酰亚胺膜。例如，通过在第二源电极16上、第二漏电极19上、第三源电极17上、第三漏电极20上以及保护膜28上涂覆感光性聚酰亚胺树脂并使其图案化，从而在第二源电极16以及第二漏电极19上形成具有接触孔的平坦化膜38。
在平坦化膜38上设置有将第一晶体管31的第二漏电极19和发光层35连接的阳极电极40。在阳极电极40上设置有发光层35以及阴极电极。另外，在平坦化膜38上且在发光层35的周围设置有边缘罩41。发光层35例如是有机EL层、无机EL层。有机EL层例如是有机发光二极管(OLED)。无机EL层例如是量子点发光二极管(QLED)。阳极电极40、发光层35以及阴极电极构成发光元件34。
在发光层35上设置有密封层42、树脂层43、功能层44、保护膜45。功能层44能够包括触摸面板、偏振板。
比较实施方式
图5是比较实施方式的显示装置的概略剖视图。在比较实施方式中，含氢的SiNx膜亦即第二绝缘膜6在第一晶体管31的位置中，位于第一栅电极11的上方，在第二晶体管32的位置中，位于氧化物半导体层4的下方。换句话说，第二绝缘膜6以与第二晶体管32所含的氧化物半导体层4重叠的方式设置。其他结构与第一实施方式相同。若成为这样的结构，则在显示装置的制造工艺中，恐怕第二绝缘膜6所含的氢将氧化物半导体层4还原，使氧化物半导体层4的电阻率变化。作为其结果，恐怕第二晶体管32不正常驱动。
第二实施方式
第二实施方式的显示装置60所含的第二晶体管32具有双栅极构造。图6是第二实施方式的显示装置60的概略剖视图。
第二晶体管32在氧化物半导体层4的正下方且在第一绝缘膜5与第五绝缘膜9之间具有第三栅电极13。第三栅电极13是第二晶体管32的底栅电极，第五绝缘膜9作为底栅极的栅极绝缘膜发挥功能。第三栅电极13是例如钛、铝、钼、钨、铜等金属膜、包含这些金属中的至少一个的合金膜、这些金属中的至少两个层叠膜、上述金属和上述合金的层叠膜、或者至少两个上述合金的层叠膜。
第五绝缘膜9在第一晶体管31的位置中，位于第一栅电极11的上方，在第二晶体管32的位置中，位于氧化物半导体层4的下方。第五绝缘膜9例如是SiOx膜。
通过对第二栅电极12以及第三栅电极13施加栅极电压，从而在氧化物半导体层4形成有顶栅侧沟道以及底栅极侧沟道。因此，通过使第二晶体管32成为接通状态，从而能够在顶栅侧沟道和底栅极侧沟道双方流动有源极-漏极电流，能够使源极-漏极电流增加。
其他结构以及工序与第一实施方式相同。另外，针对第一实施方式的记载只要不矛盾则也适用于第二实施方式。
附图标记说明
2...基板；3...多晶硅层；4...氧化物半导体层；5...第一绝缘膜；6...第二绝缘膜；7...第三绝缘膜；8...第四绝缘膜；9...第五绝缘膜；11...第一栅电极；12...第二栅电极；13...第三栅电极；15...第一源电极；16...第二源电极；17...第三源电极；18...第一漏电极；19...第二漏电极；20...第三漏电极；21...第一接触孔；22...第二接触孔；23...第三接触孔；24...第四接触孔；25...第五接触孔；26...第六接触孔；28...保护膜；31...第一晶体管；32...第二晶体管；34...发光元件；35...发光层；36...阻挡层；37...底涂层；38...平坦化膜；40...阳极电极；41...边缘罩；42...密封层；43...树脂层；44...功能层；45...保护膜；48...电容器；60...显示装置。

Claims (9)

1.一种显示装置，其特征在于，具备：
基板、设置在所述基板上的第一晶体管、以不与所述第一晶体管重叠的方式设置在所述基板上的第二晶体管，
所述第一晶体管具备：设置在所述基板上的多晶硅层、设置在所述多晶硅层上的第一绝缘膜、设置在所述第一绝缘膜上的第一栅电极、设置在所述第一栅电极上的第二绝缘膜，
所述第二晶体管具备：设置在所述第一绝缘膜上的氧化物半导体层、设置在所述氧化物半导体层上的第三绝缘膜、设置在所述第三绝缘膜上的第二栅电极，
所述第一绝缘膜以及所述第三绝缘膜是SiOx膜，
所述第二绝缘膜是含氢的SiNx膜，并且以与所述多晶硅层重叠的方式设置，并且以不与所述氧化物半导体层重叠的方式设置，
还具备设置在所述第一绝缘膜上以及所述第二绝缘膜上的第五绝缘膜，
所述氧化物半导体层设置在所述第五绝缘膜上，
所述第二晶体管具备设置于所述第一绝缘膜与所述第五绝缘膜之间的第三栅电极。
2.根据权利要求1所述的显示装置，其特征在于，
还具备设置在所述第二绝缘膜上以及所述第二栅电极上的第四绝缘膜，
所述第一晶体管具备：与所述多晶硅层连接的第一源电极和与所述多晶硅层连接的第一漏电极，
所述第一源电极设置于贯通所述第一绝缘膜、所述第二绝缘膜以及所述第四绝缘膜的第一接触孔，
所述第一漏电极设置于贯通所述第一绝缘膜、所述第二绝缘膜以及所述第四绝缘膜的第二接触孔。
3.根据权利要求2所述的显示装置，其特征在于，
还具备设置在所述第四绝缘膜上的保护膜，
所述第一晶体管具备与所述第一源电极连接的第二源电极和与所述第一漏电极连接的第二漏电极，
所述第二源电极设置于贯通所述保护膜的第三接触孔，
所述第二漏电极设置于贯通所述保护膜的第四接触孔。
4.根据权利要求3所述的显示装置，其特征在于，
所述第二晶体管具备：与所述氧化物半导体层连接的第三源电极和与所述氧化物半导体层连接的第三漏电极，
所述第三源电极设置于贯通所述第四绝缘膜以及所述保护膜的第五接触孔，
所述第三漏电极设置于贯通所述第四绝缘膜以及所述保护膜的第六接触孔。
5.根据权利要求1～4中任一项所述的显示装置，其特征在于，
所述第二栅电极设置为所述第二栅电极的位置与所述第三绝缘膜的位置匹配。
6.根据权利要求1～4中任一项所述的显示装置，其特征在于，
所述第二绝缘膜以岛状设置于所述第一晶体管的位置。
7.根据权利要求1～4中任一项所述的显示装置，其特征在于，
所述显示装置具备多个像素电路，
所述像素电路包括所述第一晶体管，
所述第一晶体管是驱动晶体管。
8.根据权利要求7所述的显示装置，其特征在于，
所述像素电路包括所述第二晶体管，
所述第二晶体管的导通端子与所述第一晶体管的控制端子连接。
9.一种显示装置的制造方法，其特征在于，
具备在基板上形成第一晶体管以及第二晶体管的工序，
形成所述第一晶体管以及所述第二晶体管的工序具备：在所述基板上形成多晶硅层的工序、在所述多晶硅层上形成第一绝缘膜的工序、在所述第一绝缘膜上形成第一栅电极的工序、在所述第一栅电极上形成第二绝缘膜的工序、在所述第一绝缘膜上形成氧化物半导体层的工序、在所述氧化物半导体层上形成第三绝缘膜的工序、在所述第三绝缘膜上形成第二栅电极的工序、在所述第一绝缘膜上依次形成第三栅电极以及第五绝缘膜的工序，所述多晶硅层是形成有所述第一晶体管的沟道的层，
所述氧化物半导体层是形成有所述第二晶体管的沟道的层，
所述第一绝缘膜以及所述第三绝缘膜是SiOx膜，
所述第二绝缘膜是含氢的SiNx膜，
所述氧化物半导体层以不与所述第二绝缘膜重叠的方式形成，
所述氧化物半导体层形成于所述第三栅电极以及所述第五绝缘膜的正上方。
CN201880091427.3A 2018-03-29 2018-03-29 显示装置以及显示装置的制造方法 Active CN111886681B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/013346 WO2019186924A1 (ja) 2018-03-29 2018-03-29 表示装置及び表示装置の製造方法

Publications (2)

Publication Number Publication Date
CN111886681A CN111886681A (zh) 2020-11-03
CN111886681B true CN111886681B (zh) 2024-01-16

Family

ID=68058594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880091427.3A Active CN111886681B (zh) 2018-03-29 2018-03-29 显示装置以及显示装置的制造方法

Country Status (3)

Country Link
US (2) US11476314B2 (zh)
CN (1) CN111886681B (zh)
WO (1) WO2019186924A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020217478A1 (ja) * 2019-04-26 2020-10-29 シャープ株式会社 表示装置
CN111179742A (zh) * 2020-02-12 2020-05-19 武汉华星光电技术有限公司 一种显示面板、栅极驱动电路及电子装置
CN112687548A (zh) * 2020-12-25 2021-04-20 光华临港工程应用技术研发(上海)有限公司 可转移的柔性互联结构的制备方法以及结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598248A (zh) * 2009-10-21 2012-07-18 株式会社半导体能源研究所 半导体器件
CN106257677A (zh) * 2015-06-19 2016-12-28 乐金显示有限公司 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
CN107819005A (zh) * 2016-08-31 2018-03-20 乐金显示有限公司 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279027A (ja) * 1988-09-16 1990-03-19 Hitachi Ltd 多結晶シリコン薄膜トランジスタ
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
US9985055B2 (en) * 2013-10-09 2018-05-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US9613990B2 (en) * 2013-12-10 2017-04-04 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US10985196B2 (en) * 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
JP6751613B2 (ja) * 2016-07-15 2020-09-09 株式会社ジャパンディスプレイ 表示装置
US20190273168A1 (en) * 2016-09-20 2019-09-05 Sharp Kabushiki Kaisha Semiconductor device and display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598248A (zh) * 2009-10-21 2012-07-18 株式会社半导体能源研究所 半导体器件
CN106257677A (zh) * 2015-06-19 2016-12-28 乐金显示有限公司 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
CN107819005A (zh) * 2016-08-31 2018-03-20 乐金显示有限公司 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法

Also Published As

Publication number Publication date
US11476314B2 (en) 2022-10-18
US20220415990A1 (en) 2022-12-29
CN111886681A (zh) 2020-11-03
WO2019186924A1 (ja) 2019-10-03
US20210013282A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
US6762564B2 (en) Display apparatus
JP5368381B2 (ja) 有機発光表示装置及びその製造方法
USRE48032E1 (en) Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
US20220415990A1 (en) Display device and production method for display device
TWI406418B (zh) 薄膜電晶體及其製造方法
US8144086B2 (en) Organic light emitting display device
US20100182223A1 (en) Organic light emitting display device
Stewart et al. Polysilicon VGA active matrix OLED displays-technology and performance
KR101671038B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
CN109585456B (zh) 有源矩阵基板、液晶显示装置、有机el显示装置
JP2005167051A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
KR20080114281A (ko) 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
US7800110B2 (en) Thin film transistor, display device having the same, and associated methods
US8013325B2 (en) Thin film transistor, organic light emitting device including thin film transistor, and manufacturing method thereof
JP2008091599A (ja) 薄膜トランジスタおよびその製造方法ならびに表示装置
US20190123119A1 (en) Organic el display apparatus and active matrix substrate
KR20200046213A (ko) 표시 장치 및 그 제조 방법
US20230139990A1 (en) Display panel and manufacturing method thereof
US11342362B2 (en) Display device
US20080197354A1 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
US20210202753A1 (en) Display device
US8426863B2 (en) Thin film transistor; method of manufacturing same; and organic light emitting device including the thin film transistor
US20220115479A1 (en) Display device
US20220190002A1 (en) Display device and manufacturing method
KR102486234B1 (ko) 유기발광 표시패널

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant