CN111883654A - 具有低密度热屏障的存储器装置 - Google Patents

具有低密度热屏障的存储器装置 Download PDF

Info

Publication number
CN111883654A
CN111883654A CN202010356225.6A CN202010356225A CN111883654A CN 111883654 A CN111883654 A CN 111883654A CN 202010356225 A CN202010356225 A CN 202010356225A CN 111883654 A CN111883654 A CN 111883654A
Authority
CN
China
Prior art keywords
barrier
barrier material
density
cell
low density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010356225.6A
Other languages
English (en)
Inventor
郑鹏园
D·R·埃科诺米
Y·J·胡
K·H·庄
R·K·格拉布斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111883654A publication Critical patent/CN111883654A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及一种具有低密度热屏障的存储器装置。所述热屏障(例如，低密度热屏障)可定位于存取线(例如，数字线或字线)与单元组件之间。所述热屏障可通过对屏障材料应用等离子体处理形成于所述屏障材料的表面上。所述热屏障可具有比所述屏障材料低的密度，且可经配置以使所述单元组件与所述存储器装置中生成的热能热绝缘，以及其它益处。

Description

具有低密度热屏障的存储器装置
交叉参考
本专利申请案主张由郑(Zheng)等人在2019年5月1日申请的标题为“具有低密度热屏障的存储器装置(MEMORY DEVICE WITH LOW DENSITY THERMAL BARRIER)”的第16/400,956号美国专利申请案的优先权，所述美国专利申请案经指派给其受让人且以其全文引用的方式明确并入本文中。
技术领域
技术领域涉及具有低密度热屏障的存储器装置。
背景技术
下文大体上涉及形成具有低密度热屏障的存储器装置，且更明确来说，涉及具有低密度热屏障的存储器装置。
存储器装置广泛用于将信息存储于各种电子装置中，例如计算机、相机、数字显示器及类似物。信息通过编程存储器装置的不同状态存储。举例来说，二进制装置具有两种状态，通常标示为逻辑“1”或逻辑“0”。在其它系统中，可存储两种以上状态。为了存取所存储的信息，电子装置的组件可读取或感测存储器装置中所存储的状态。为了存储信息，电子装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它存储器。存储器装置可为易失性或非易失性的。非易失性存储器单元可维持其存储的逻辑状态达延长的时间周期，即使是在缺少外部电源的情况下。易失性存储器单元可随着时间的推移丢失其存储的状态，除非其由外部电源周期性地刷新。
在一些案例中，存储器装置可对存储器单元执行存取操作(例如，读取操作或写入操作)。执行存取操作可在存储器单元处或附近生成热。生成的热可消散到附近组件上，例如存储器单元，且在一些案例中，可干扰由其它存储器单元存储的状态。
发明内容
描述一种方法。所述方法包含：形成经配置以存储数据的单元材料；形成具有与所述单元材料相关联的第一密度的屏障材料；将等离子体应用到所述屏障材料以形成所述屏障材料的具有不同于所述第一密度的第二密度的部分，所述屏障材料的所述部分经配置以使所述单元材料热绝缘；及形成经配置以通过所述屏障材料与所述单元材料通信的存取线，所述存取线接触所述屏障材料。
描述一种设备。所述设备包含：第一存取线，其经配置以与单元组件通信；第一屏障材料，其定位于所述单元组件与所述第一存取线之间，所述第一屏障材料具有第一密度且经配置以使所述单元组件热绝缘；及第二屏障材料，其定位于所述单元组件与第二存取线之间，所述第二屏障材料具有不同于所述第一密度的第二密度且经配置以使所述单元组件热绝缘。
描述一种设备。所述设备包含：第一存取线，其经配置以与单元组件通信；第一屏障，其定位于所述单元组件与所述第一存取线之间，所述第一屏障包括包含第一氮化硅钨密度的第一部分及包含大于所述第一氮化硅钨密度的第二氮化硅钨密度的第二部分；及第二屏障，其定位于所述单元组件与第二存取线之间，所述第二屏障包括包含第三氮化硅钨密度的第三部分及包含大于所述第三氮化硅钨密度的第四氮化硅钨密度的第四部分。
附图说明
图1说明根据本文中所揭示的实例的支持具有低密度热屏障的存储器装置的存储器装置的实例。
图2说明根据本文中所揭示的实例的支持具有低密度热屏障的存储器装置的存储器阵列的实例。
图3说明根据本文中所揭示的实例的支持具有低密度热屏障的存储器装置的存储器单元的实例。
图4说明根据本文中所揭示的实例的支持具有低密度热屏障的存储器装置的制造过程的实例。
图5A及5B说明根据本文中所揭示的实例的支持具有低密度热屏障的存储器装置的等离子体应用过程的实例。
图6到9展示说明根据本文中所揭示的实例的支持具有低密度热屏障的存储器装置的方法的流程图。
具体实施方式
存储器装置可包含布置成堆叠的数个组件(例如单元组件)组成的一或多个自选择存储器单元。一或多个单元组件可接触其它组件，例如电极。在一些案例中，最外电极可接触屏障(例如，氮化硅钨(WSiN)屏障)，屏障又可接触存取线(例如，字线或数字线)。屏障可经配置以预防分子在最外电极与对应存取线之间扩散(例如，屏障可为扩散屏障的实例)。另外，屏障可经配置以允许一或多个电信号(例如编程信号)穿过屏障。
然而，将信号(例如编程信号或其它信号)施加到存储器单元可在存储器单元处生成热能(例如，热，例如潜热)，其可朝向定位于周围区域中的其它存储器单元消散或消散到其它存储器单元上。在一些上下文中，生成热能的存储器单元可称为侵略单元，且热能消散到其上的存储器单元可称为受害单元。热能可通过(例如经过)与存储器单元耦合的导热材料(例如数字线或字线)朝向受害单元消散或消散到受害单元上。当热能朝向受害单元消散或消散到受害单元上时，热能可导致受害单元转变由受害单元存储的一或多种状态，这可称为热干扰。屏障可经配置以使存储器单元与导热材料至少部分热绝缘。屏障的导热性可至少部分取决于屏障的密度(例如，较高密度的WSiN可导致较高导热性，其又可实现更大的热干扰量)。
一些屏障(例如WSiN屏障)的电阻率可基于一或多种因素(例如温度)改变。举例来说，由热能引起的温度的波动可使一些阈值电压(VT)能够移位、可改变编程电流(例如复位电流(Ireset))的安培数、可导致编程效率不一致(例如，波动的读取干扰量)或其组合。读取干扰可(例如)涉及在读取期间释放寄生电荷，且可通过增加屏障的电阻来减轻。另外或替代地，一些屏障(例如，含有WSiN的屏障)的电阻率(无论是热的还是电的)可在一些形成方法(例如，物理气相沉积(PVD))下受限。
为了减轻热干扰及/或使屏障的电阻率稳定，可形成屏障材料的低密度部分，其经配置以向自选择存储器单元提供热绝缘。低密度部分可通过沉积屏障材料(例如，经由物理气相沉积(PVD))并对经沉积屏障材料应用等离子体处理来形成。将等离子体应用到屏障材料可在屏障材料的暴露表面处形成低密度部分。在一些案例中，仅作为实例，等离子体可从双氮及氦分子产生。在其中屏障材料是WSiN的案例中，低密度部分也可为WSiN。但低密度部分相对于经沉积屏障材料可具有更大比例的钨氮键。另外或替代地，低密度部分相对于经沉积屏障材料可具有更低比例的钨硅键。这些比例可相对于经沉积屏障材料降低低密度部分的密度、使电阻率(例如热的或电的)稳定、增加电阻率(例如热的或电的)或其组合。
在存储器装置的上下文中初始地描述本发明的特征。接着，在存储器阵列、存储器单元、制造过程及等离子体应用过程的上下文中描述特定实例。本发明的这些及其它特征通过与具有低密度热屏障的存储器装置相关的流程图进一步说明且参考所述流程图进一步描述。
图1说明根据本发明的实例的实例存储器装置100。存储器装置100也可称为电子存储器设备。图1是存储器装置100的各种组件及特征的说明性表示。因而，应了解，展示存储器装置100的组件及特征以说明功能相互关系，而非其在存储器装置100内的实际物理位置。
在图1的说明性实例中，存储器装置100包含三维(3D)存储器阵列102，但本文中的教示也可用于形成2D(单层)存储器阵列(以及其它装置类型)。3D存储器阵列102包含可编程以存储不同状态的存储器单元105。在一些实例中，每一存储器单元105可编程以存储两种状态，标示为逻辑0及逻辑1。在一些实例中，存储器单元105可经配置以存储两种以上逻辑状态(例如多电平单元)。在一些实例中，存储器单元105可包含自选择存储器单元、3DXPointTM存储器单元、包含存储组件及选择组件的PCM单元、导电桥RAM(CBRAM)单元或FeRAM单元。存储器阵列102可定位于包含各种电路系统的衬底上方，所述电路系统例如行解码器120、感测组件125、列解码器130、阵列下方的互补金属氧化物半导体(CMOS)(未展示)或类似物。尽管图1中包含的一些元件用数字指示符标记，而其它对应元件未标记，但其它对应元件是相同的或应理解为类似的以便提高所描绘特征的可见性及清晰度。
3D存储器阵列102可包含形成于彼此顶部上的两个或两个以上二维(2D)存储器阵列103。如与2D阵列相比，此可增加可放置或产生于单个裸片或衬底上的存储器单元的数目，这又可降低生产成本或提高存储器装置的性能或两者。存储器阵列102可包含两层存储器单元105(例如，存储器单元105-a及105-b)且可因此被认为是3D存储器阵列；然而，层的数目不限于2(例如，2N个层，其中N＝2、3、4、5…)。每一层可经对准或定位使得存储器单元105可跨每一层与彼此对准(精确来说，重叠或近似对准)，从而形成存储器单元堆叠145。在一些案例中，存储器单元的层(可称为存储器单元的层级。在一些案例中，存储器单元堆叠145可包含放置在另一者顶部上同时共享两者的存取线的多个自选择存储器单元。在一些案例中，自选择存储器单元可为经配置以使用多层存储技术存储一个以上数据位的多层自选择存储器单元。
在一些实例中，每一行存储器单元105连接到字线110，且每一列存储器单元105连接到数字线115。存取线可指代字线110、数字线115或两者。字线110及数字线115可基本上彼此垂直且可产生存储器单元阵列。如图1中展示，存储器单元堆叠145中的两个存储器单元105可共享导电线，例如数字线115。即，数字线115可与上存储器单元105的下电极及下存储器单元105的上电极电子通信。其它配置可为可能的，例如，第三层可与下层共享字线110。
一般来说，一个存储器单元105可定位于两个导电线(例如字线110及数字线115)的相交点处。此相交点可称为存储器单元的地址。目标存储器单元105可为定位于通电字线110与数字线115的相交点处的存储器单元105；即，字线110及数字线115可经通电以读取或写入其相交点处的存储器单元105。与相同字线110或数字线115电子通信(例如，连接到相同字线110或数字线115)的其它存储器单元105可称为非目标存储器单元105。
如上文论述，电极可耦合到存储器单元105及字线110或数字线115。术语电极可指代电导体(例如导电材料)，且在一些案例中，可用作到存储器单元105的电接点。电极可包含迹线、接线、导电线、导电层或在存储器装置100的元件或组件之间提供导电路径的类似物。在一些实例中，存储器单元105可包含定位于第一电极与第二电极之间的一或多种硫属化物材料(例如，锗锑碲(GST))。第一电极的一侧可耦合到字线110，且第一电极的另一侧可耦合到一或多种硫属化物材料中的一者。另外，第二电极的一侧可耦合到数字线115，且第二电极的另一侧可耦合到一或多种硫属化物材料中的一者。第一电极及第二电极可为相同材料(例如碳)或不同。在一些案例中，字线110及数字线115中的一者或两者可接触分别接触第一电极及第二电极的第一及第二屏障。
可通过激活或选择字线110及数字线115对存储器单元105执行操作(例如读取及写入)。在一些实例中，数字线115也可为已知位线115。另外或替代地，字线110及数字线115中的任一者或两者可称为存取线。在不失去理解或操作的情况下，对存取线、字线及数字线或其类似物的参考是可互换的。激活或选择字线110或数字线115可包含将电压施加到相应线。字线110及数字线115可由导电材料制成，例如金属(例如铜(Cu)、铝(Al)、金(Au)、钨(W)、钛(Ti))、金属合金、碳、导电掺杂的半导体或其它导电材料、合金、化合物或类似物。
存取存储器单元105可通过行解码器120及列解码器130来控制。举例来说，行解码器120可从存储器控制器140接收行地址并基于接收到的行地址激活适当字线110。类似地，列解码器130可从存储器控制器140接收列地址并激活适当数字线115。举例来说，存储器阵列102可包含标记为WL_1到WL_M的多个字线110及标记为DL_1到DL_N的多个数字线115，其中M及N取决于阵列大小。因此，通过激活字线110及数字线115，例如WL_2及WL_3，可存取其相交点处的存储器单元105。
在存取之后，就可由感测组件125读取或感测存储器单元105以确定存储器单元105的经存储状态。举例来说，可将电压可施加到存储器单元105(使用对应字线110及数字线115)，且所得电流的存在可取决于所施加电压及存储器单元105的阈值电压。在一些案例中，可施加一个以上电压。另外，如果所施加电压不会导致电流流动，那么可施加其它电压直到由感测组件125检测到电流。通过评估导致电流流动的电压，可确定存储器单元105的经存储逻辑状态。在一些案例中，可使电压的量值斜升直到检测到电流流动。在其它案例中，可循序地施加经预先确定的电压直到检测到电流。同样地，可将电流施加到存储器单元105，且用于产生电流的电压的量值可取决于存储器单元105的电阻或阈值电压。在一些实例中，感测组件125可通过检测穿过存储器单元105的电流流动或缺少所述电流流动来读取所选择的存储器单元105中存储的信息。
感测组件125可包含各种晶体管或放大器以检测并放大与感测到的存储器单元105相关联的信号的差异，这可称为锁存。接着，检测到的存储器单元105的逻辑状态可通过列解码器130输出作为输出135。在一些案例中，感测组件125可为列解码器130或行解码器120的部分。或者，感测组件125可连接到列解码器130或行解码器120或与列解码器130或行解码器120电子通信。图1还展示布置感测组件125-a的替代选项(在虚线框中)。所属领域的一般技术人员应了解，在不失去其功能目的的情况下，感测组件125可与列解码器或行解码器相关联。
存储器单元105可通过类似地激活相关字线110及数字线115来设置或写入，且至少一个逻辑值可存储于存储器单元105中。列解码器130或行解码器120可接受数据，例如输入/输出135，以写入到存储器单元105。在包含硫属化物材料的自选择存储器单元的案例中，存储器单元105可通过将编程信号施加到自选择存储器单元而经写入以存储数据。
在一些案例中，将信号施加到自选择存储器单元可生成热能。当存储器单元105包含本文中所描述的低密度屏障材料时，低密度屏障材料可经配置以使自选择存储器单元热绝缘，且可防止所生成的热能消散到其它存储器单元105或其它组件上或朝向其它存储器单元105或其它组件消散。
存储器控制器140可通过各种组件(例如，行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如，读取、写入、重写、刷新、放电)。在一些案例中，行解码器120、列解码器130及感测组件125中的一或多者可与存储器控制器140共同定位。存储器控制器140可生成行及列地址信号以激活所要字线110及数字线115。存储器控制器140还可生成并控制在存储器装置100的操作期间使用的各种电压或电流。
图2说明根据本发明的实例的支持用于具有低密度热屏障的存储器装置的技术的存储器阵列200的实例。存储器阵列200可为参考图1描述的存储器阵列102的部分的实例。存储器阵列200可包含定位于衬底204上方的存储器单元阵列或层级205。存储器阵列200还可包含字线110-a、字线110-b及数字线115-a，其可为参考图1所描述的字线110及数字线115的实例。层级205的存储器单元各自可具有一或多个单元组件220。尽管图2中包含的一些元件用数字指示符标记，而其它对应元件未标记，但其它对应元件是相同的或应理解为类似的以便提高所描绘特征的可见性及清晰度。
层级205的自选择存储器单元可包含屏障210-a、电极215-a、单元组件220-a、电极215-b及屏障210-b。在一些案例中，存储器阵列200可包含阵列或层级205顶部上的第二存储器单元阵列或层级205。第一及第二层级205的存储器单元可具有共同导电线使得每一层级205的对应自选择存储器单元可共享参考图1所描述的数字线115或字线110。举例来说，第二层级205的屏障210及第一层级205的屏障210-a可耦合到数字线115-a使得数字线115-a由垂直邻近自选择存储器单元共享。第二层级205的存储器单元可由屏障210、电极215及单元组件220组成，且可连接到字线110及数字线115。例如，第二层级的存储器单元可包含接触数字线115-a的第一屏障210、接触第一屏障210的第一电极215、接触第一电极215的单元组件220、接触单元组件220的第二电极215及接触第二电极215的第二屏障210以及第二屏障210之上的字线110。
在一些案例中，单元组件220-a可由接触电极215-a及电极215-b的多个单元组件220(例如，由硫属化物材料制成的多个单元组件220)组成。例如，第一单元组件220可接触电极215-a，且第二单元组件220可接触电极215-b。另一电极215可放置于第一与第二单元组件220之间，且第一及第二单元组件220可接触电极215。第二层级205可发生类似替换(例如，单元组件220可以接触第一电极215的第一单元组件220、接触第二电极215的第二单元组件220及第一与第二单元组件220之间的第三电极215替代)。另外或替代地，可省略屏障210-a及210-b中的一者或两者。如果省略屏障210-a，那么电极215-a可接触字线110-a，且如果省略屏障210-b，那么电极215-b可接触数字线115-a。关于第二层级205可发生类似省略(例如，可省略第一屏障210且第一电极215可接触数字线115-a，及/或可省略第二屏障210且第二电极215可接触字线110)。
在一些案例中，存储器阵列200的架构可称为交叉点架构，其中存储器单元形成于字线与数字线之间的拓扑交叉点处(如图2中说明)。与其它存储器架构相比，此交叉点架构可以较低制造成本提供相对较高密度数据存储装置。举例来说，与其它架构相比，交叉点架构可具有面积减小且因此存储器单元密度增大的存储器单元。
虽然图2的实例展示一个层级205，但其它配置是可能的。例如，如上文提及，第二层级205可构造于第一层级205上方，其可称为二维存储器。在一些实例中，三个、四个或更大数目个存储器单元层级205可以三维交叉点架构以类似的方式配置。例如，第三层级205可如第一层级205那样布置，且第四层级205可如第二层级205那样布置。一般来说，每一层级205可在处于第一层级205的配置与处于第二层级205的配置之间交替(例如，第五层级205可如第一层级205那样布置，且第六层级205可如第二层级205那样布置)。
在一些实例中，单元组件220可为硫属化物材料。每一单元组件220可(例如)包含硫属化物玻璃，例如(举例来说)硒(Se)、碲(Te)、砷(As)、锑(Sb)、碳(C)、锗(Ge)及硅(Si)合金。在一些实例中，主要具有硒(Se)、砷(As)及锗(Ge)的硫属化物材料可称为SAG合金。在一些实例中，SAG合金可包含硅(Si)，且此硫属化物材料可称为SiSAG合金。在一些实例中，硫属化物玻璃可包含各自呈原子或分子形式的额外元素，例如氢(H)、氧(O)、氮(N)、氯(Cl)、镓(Ga)或氟(F)。
在一些实例中，包含一或多个单元组件220的自选择存储器单元可通过将编程信号施加到屏障210而编程到逻辑状态。屏障210可将编程信号传递到电极215，其又可将编程信号传递到单元组件220。将编程信号提供到单元组件220可存储数据(例如，单元组件220处的一或多个逻辑值)。例如，如果单元组件220接收第一极性的编程信号，那么单元组件220可存储逻辑‘0’，且如果所述单元组件接收第二极性的编程信号，那么单元组件220可存储逻辑‘1’。
将编程信号施加于单元组件220可生成热能(例如热)，且可将热能消散到相邻或邻近单元组件220上。例如，如果编程信号施加到单元组件220-a，那么单元组件220-a可生成热能。来自单元组件220-a的热能可传导通过电极215-a、屏障210-a且到数字线115-b上。数字线115-b可将热能传递到接触数字线115-b的屏障210(例如，在屏障210-a正上方的屏障210)。屏障210可将那个热能传递到对应电极215，对应电极215可将热能传递到对应单元组件220(例如，在单元组件220-a正上方的单元组件220)上。所消散的热能可导致或使对应单元组件220能够错误地经历从第一电阻状态到第二电阻状态(例如，从高电阻状态到低电阻状态)的转变、从第一固态到第二固态(例如，从非晶状态到结晶状态)的转变、从复位状态到设置状态的转变或其组合。此错误转变可为编程干扰的实例。
另外或替代地，来自单元组件220-a的热能可传导通过电极215-b、屏障210-b、字线110-a、屏障210-c及电极215-c，且可消散到单元组件220-b上。所消散的热能可导致或使单元组件220-b能够错误地经历从第一电阻状态到第二电阻状态(例如，从高电阻状态到低电阻状态)的转变、从第一固态到第二固态(例如，从非晶状态到结晶状态)的转变、从复位状态到设置状态的转变或其组合。在其中单元组件220-a由多个单元组件220替代的案例中，单元组件中的一些或全部可生成热能。例如，接触电极215-a的第一单元组件220可生成传送到屏障210-a上的热能，且接触电极215-b的第二单元组件220可生成传送到屏障210-b上的热能。以类似方式，如果其它单元组件220及/或单元组件220-b由多个单元组件220替代，那么多个单元组件220中的一些或全部可类似地接收热能。例如，接触电极215-c的第一单元组件220可接收沿字线110-a传递的热能。
在一些案例中，屏障210可提供字线110或数字线115与电极215之间的热绝缘。热绝缘可(例如)由低密度屏障材料提供。在一个案例中，如果编程信号施加到单元组件220-a且屏障210-a包含热绝缘，那么电极215-a仍可传导所生成的热能，但屏障210-a可减少传递到数字线115-b的热能量(例如，单元组件220-a对数字线115-b可具有最小热影响)。另外，如果接触数字线115-b的另一屏障210(例如，直接在屏障210-a上方的屏障210)包含热绝缘，那么那个屏障210可减少传递到对应电极215且延伸开来传递到对应单元组件220的热能量。另外或替代地，如果编程信号施加到单元组件220-a且屏障210-b包含热绝缘，那么电极215-b仍可传导所生成的热能，但屏障210-b可减少传递到字线110-a的热能量。另外，如果屏障210-c包含热绝缘，那么屏障210-c可减少传递到电极215-c且延伸开来传递到单元组件220-b的热能量。在其中单元组件220-a由多个单元组件220替代的案例中，屏障210-a及/或210-b可类似地提供热绝缘且可减少传递到数字线115-b或字线110-a的热能量。在其中对应于另一屏障210的单元组件220及/或单元组件220-b由单个存储器材料替代的案例中，另一屏障210及/或屏障210-c可类似地提供热绝缘且可减少传递到对应于另一屏障210的单元组件220及/或单元组件220-b的热能量。
另外或替代地，随着对应单元组件220生成热能，屏障210的电阻率可波动达某个倍数(例如，2或3倍)。例如，单元组件220-a可从数字线115-b接收编程信号。随着单元组件220-a接收编程信号，单元组件220-a可生成热能。单元组件220-a可将热能传送到屏障210-a上且可导致电阻率下降。在接收编程信号之后，单元组件220-a可释放或消散热能(例如，单元组件220-a可冷却下来)。在单元组件220-a释放热能时，屏障210-a也可释放或消散热能。随着屏障210-a释放或消散热能，屏障210-a的电阻率可增加。然而，屏障210-a的电阻率在屏障210-a释放或消散热能时遵循的轨迹可能不匹配屏障210-a的电阻率在屏障210-a接收热能(例如，从单元组件220-a)时遵循的轨迹。此类波动可导致VT、编程电流(例如Ireset)或读取干扰量移位。屏障210-b可发生类似情况。在其中单元组件220-a由多个单元组件220替代的案例中，多个单元组件220中的一些或全部(例如，接触电极215-a及215-b的单元组件220)可类似地释放或消散热能。
图3说明根据本发明的实例的支持具有低密度热屏障的存储器装置的存储器单元300的实例。在一些实例中，存储器单元300可为参考图2所描述的第一层级205或第二层级205内的存储器单元的实例。存储器单元300可包含数字线115-c、屏障210-d、电极215-d、单元组件220-c、电极215-e、屏障210-e及字线110-b，其中每一者可为参考图2所描述的数字线115、屏障210、电极215、单元组件220或字线110的实例。在一些案例中，单元组件220-c可由多个单元组件220(例如，由硫属化物材料组成的多个单元组件220)替代。例如，第一单元组件220可接触电极215-d，且第二单元组件220可接触电极215-e。另外，电极215可定位于第一单元组件220与第二单元组件220之间。
在一些案例中，屏障210-d可包含低密度屏障材料305及屏障310。在一个实例中，存储器单元300可包含屏障310-a与数字线115-c之间的低密度屏障材料305-a。在另一实例中，存储器单元300可包含屏障310-b与电极215-d之间的低密度屏障材料305-b。在一些实例中，低密度屏障材料305-a或305-b可由屏障210-d形成(例如，经由参考图4描述的制造过程)。例如，等离子体可应用到屏障210-e的材料及低密度屏障材料305，且屏障310可由等离子体的应用造成。在此类实例中，低密度屏障材料305-a及305-b可视为屏障210-d的改性部分，且屏障310-a及310-b可视为屏障210-d的剩余部分(例如，屏障210-d的非改性部分)。在此类案例中，屏障310-a及310-b可具有与屏障210-d相同的密度。替代地，屏障310-a及310-b可通过应用等离子体而改性且可具有比屏障210-d高的密度。在其它实例中，低密度屏障材料305-a或305-b可独立于屏障310-a或310-b形成(例如，经由PVD、CVD、ALD或其它沉积方法)。在其它实例中，可不包含屏障310-a或310-b(例如，可不包含屏障310-a或310-b作为低密度屏障材料305-a或305-b的底层)，且低密度屏障材料305-a或305-b分别可直接接触电极215-d及数字线115-c。替代地，可不包含屏障210-d，且电极215-d可接触数字线115-c。
在一些实例中，屏障210-d是包含低密度屏障材料305-a、低密度屏障材料305-b两者还是两者都不包含可取决于对应存储器单元300在存储器装置内的位置。例如，如果存储器单元300在参考图2所描述的第一层级205内，那么屏障210-d可包含低密度屏障材料305-a、低密度屏障材料305-b两者或两者都不包含。如果存储器单元300在参考图2所描述的第二层级205内，那么屏障210-d可包含低密度屏障材料305-a、低密度屏障材料305-b两者或两者都不包含。在一个实施例中，如果字线110-b的材料在数字线115-c的材料之前形成且存储器单元300在参考图2所描述的第一层级205内，那么屏障210-d可包含低密度屏障材料305-a。在另一实施例中，如果数字线115-c的材料在字线110-b的材料之前形成且存储器单元300在参考图2所描述的第一层级205内，那么屏障210-d可包含低密度屏障材料305-b。在另一实施例中，如果字线110-b的材料在数字线115-c的材料之前形成且存储器单元300在参考图2所描述的第二层级205内，那么屏障210-d可包含低密度屏障材料305-b。在另一实施例中，如果数字线115-c的材料在字线110-b的材料之前形成且存储器单元300在参考图2所描述的第二层级205内，那么屏障210-f可包含低密度屏障材料305-a。
在一些案例中，屏障210-d的低密度屏障材料305可具有双层结构。在一个实例中(例如，当利用低密度屏障材料305-a时)，双层的第一层(例如，接触数字线115-c的表面层)的钨可比双层的第二层(例如，接触电极215-d的主体层)丰富(例如，稠密)。在另一实例中(例如，当利用低密度屏障材料305-b时)，双层的第一层(例如，接触数字线215-d的表面层)的钨可比双层的第二层(例如，接触数字线115-c的主体层)丰富(例如，稠密)。在任一实例中，第一层可比第二层薄。双层可具有小于屏障210-d、屏障310-a及/或屏障310-b的总体密度。
在一些案例中，屏障210-e可包含低密度屏障材料305及屏障310。在一个实例中，存储器单元300可包含屏障310-c与电极215-e之间的低密度屏障材料305-c。在另一实例中，存储器单元300可包含屏障310-d与字线110-b之间的低密度屏障材料305-d。在一些实例中，低密度屏障材料305-c或305-d可由屏障210-e形成(例如，经由图4中描述的制造过程)。例如，等离子体可应用于屏障210-e的材料及低密度屏障材料305，且屏障310可由等离子体的应用产生。在此类实例中，低密度屏障材料305-c及305-d可视为屏障210-e的改性部分，且屏障310-c及305-d可视为屏障210-e的剩余部分(例如，屏障210-e的非改性部分)。在此类案例中，屏障310-c及310-d可具有与屏障210-e相同的密度。替代地，屏障310-c及310-d可通过应用等离子体而改性且可具有比屏障210-e高的密度。在其它实例中，低密度屏障材料305-c或305-d可独立于屏障310-c或310-d形成(例如，经由PVD、CVD、ALD或其它沉积方法)。在其它实例中，可不包含屏障310-c或310-d(例如，可不包含屏障310-c或310-d作为低密度屏障材料305-c或305-d的底层)，且低密度屏障材料305-c或305-d分别可直接接触电极215-e及字线110-b。替代地，可不包含屏障210-e，且电极215-e可接触字线110-b。
在一些实例中，屏障210-e是包含低密度屏障材料305-c、低密度屏障材料305-d两者还是两者都不包含可取决于对应存储器单元300在存储器装置内的位置。例如，如果存储器单元300在参考图2所描述的第一层级205内，那么屏障210-e可包含低密度屏障材料305-c、低密度屏障材料305-d两者或两者都不包含。如果存储器单元300在参考图2所描述的第二层级205内，那么屏障210-e可包含低密度屏障材料305-c、低密度屏障材料305-d两者或两者都不包含。在一个实施例中，如果字线110-b的材料在数字线115-c的材料之前形成且存储器单元300在参考图2所描述的第一层级205内，那么屏障210-e可包含低密度屏障材料305-c。在另一实施例中，如果数字线115-c的材料在字线110-b的材料之前形成且存储器单元300在参考图2所描述的第一层级205内，那么屏障210-e可包含低密度屏障材料305-d。在另一实施例中，如果字线110-b的材料在数字线115-c的材料之前形成且存储器单元300在参考图2所描述的第二层级205内，那么屏障210-e可包含低密度屏障材料305-d。在另一实施例中，如果数字线115-c的材料在字线110-b的材料之前形成且存储器单元300在参考图2所描述的第二层级205内，那么屏障210-e可包含低密度屏障材料305-c。
另外或替代地，屏障210-e的低密度屏障材料305可具有双层结构。在一个实例中(例如，关于低密度屏障材料305-c)，双层的第一层(例如，接触电极215-e的表面层)的钨可比双层的第二层(例如，接触字线110-b的层)丰富(例如，稠密)。在另一实例中(例如，关于低密度屏障材料305-d)，双层的第一层(例如，接触字线110-b的表面层)的钨可比双层的第二层(例如，接触电极215-e的主体层)丰富(例如，稠密)。在任一实例中，第一层可比第二层薄。双层可具有小于屏障210-e、屏障310-c及/或屏障310-d的总体密度。
一般来说，低密度屏障材料305-a可与低密度屏障材料305-c、低密度屏障材料305-d两者都不同时实施或与低密度屏障材料305-c、低密度屏障材料305-d两者同时实施。另外或替代地，低密度屏障材料305-b可与低密度屏障材料305-c、低密度屏障材料305-d两者都不同时实施或与低密度屏障材料305-c、低密度屏障材料305-d两者同时实施。另外或替代地，低密度屏障材料305-c可与低密度屏障材料305-a、低密度屏障材料305-b两者都不同时实施或与低密度屏障材料305-a、低密度屏障材料305-b两者同时实施。另外或替代地，低密度屏障材料305-d可与低密度屏障材料305-a、低密度屏障材料305-b两者都不同时实施或与低密度屏障材料305-a、低密度屏障材料305-b两者同时实施。
低密度屏障材料305及其对应屏障310两者可由WSiN组成。然而，低密度屏障材料305相对于大小可具有比对应屏障310更大比例的钨氮键(例如，更大密度的钨氮键)(例如，低密度屏障材料305-a相对于大小可具有比屏障310更大比例的钨氮键)。另外或替代地，低密度屏障材料305相对于大小可具有比对应屏障310更小比例的钨硅键(例如，更小密度的钨硅键)。
低密度屏障材料305可具有比屏障310低的密度。密度的此差异可(例如)归因于相对于低密度屏障材料305增加的钨氮键比例或减小的钨硅键比例。低密度屏障材料305的较低密度可导致相对于对应屏障310减小的导热性。此减小的导热性可减少存储于相邻存储器单元上的状态的编程干扰。另外或替代地，低密度屏障材料305在遭受热能时可具有更稳定电阻率，其可相对于单独屏障310实现更一致编程效率(例如，Ireset、VT及读取干扰的更一致值)。例如，如与屏障310相比，加热与冷却循环之间的导电率的变化可更一致(例如，更接近遵循单个轨迹)。增加的热稳定性可归因于相对于低密度屏障材料305增加的钨氮键比例。在一些案例中，增加的稳定性可增加对应电极215的可靠性且可增加与存储器单元300相关联的存储器装置(例如，存储器装置100)的耐久性。另外或替代地，低密度屏障材料305在高温下可具有比低密度屏障材料305高的电阻率。
图4说明根据本发明的实例的支持具有低密度热屏障的存储器装置的制造过程400的实例。
在405处，可使用PVD(例如直流(DC)磁控PVD，其也可称为反应溅镀)沉积屏障材料。PVD中使用的等离子体可为从氩及双氮分子产生的等离子体(例如，PVD可为N2反应性PVD)。另外，作为等离子体的目标的材料可由钨及硅组成。例如，材料可为WSiX材料，其中X可指代目标材料中硅原子相对于钨原子的比例。一般来说，X可为2与4之间的任何值或等于2及4。例如，X可等于2、2.1、2.2、2.3、2.4、2.5、2.6、2.7、2.8、2.9、3.0、3.1、3.2、3.3、3.4、3.5、3.6、3.7、3.8、3.9或4.0。在一些案例中，屏障材料可经由化学气相沉积(CVD)、原子层沉积(ALD)或任何其它沉积方法沉积。在一些案例中，屏障材料可沉积到半导体衬底上。
在410处，可使经沉积屏障材料可暴露于大气。将经沉积屏障材料暴露于大气可涉及含有允许空气进入沉积室的屏障的沉积室。在一些案例中，沉积室可首先创建真空以泵出用于产生PVD等离子体的气体，且接着，可将经沉积屏障材料暴露于大气。在目前案例中，大气可指代围绕沉积室局部定位的空气(例如，含有沉积室的房间内的空气)，或可指代从一距离泵入或以其它方式收集的空气(例如，来自房间外的空气)。尽管目前实例假定经沉积屏障材料可暴露于空气，但有可能的是，经沉积屏障材料可暴露于其它气体或空气的特定成分(例如，氮、双氮、氧、双氧、水蒸气、氩或二氧化碳)。在一些案例中，可不执行410，且415或420可直接在405之后。其中415或420可直接在405之后的此类案例可称为原位背对背工艺。
在415处，可确定(例如，通过沉积室的控制器或基于一或多个其它组件或读数)将哪一类型的等离子体处理应用到经沉积屏障材料。不同类型的等离子体处理可使用不同处理时间、不同沉积室温度函数、不同沉积室压力函数、全都用于制作等离子体处理的等离子体的不同组成分子(例如双氮或氦)量、不同等离子体电源或其组合。在一些案例中，等离子体处理的类型可基于低密度屏障材料的预期密度、低密度屏障材料的预期厚度、低密度屏障材料中钨氮键与钨硅键的预期原子比、低密度屏障材料的化学组成的预期比例、低密度屏障材料的预期电阻率或其组合来确定。另外或替代地，在不同工艺条件下可使用不同类型的等离子体处理。
等离子体处理的类型及/或经沉积屏障材料的厚度可影响所得低密度屏障材料的密度及/或厚度。在一个实例中，150埃
Figure BDA0002473542720000141
屏障材料可经沉积且可初始地具有初始密度且不具有低密度屏障材料。初始密度可在每立方厘米6.356与7.156克(g/cc)、6.456与7.056g/cc之间、6.556g/cc与6.956g/cc之间、6.656g/cc与6.856g/cc之间，或可为约6.756g/cc。对
Figure BDA0002473542720000142
的经沉积屏障材料的第一等离子体处理可导致具有第一密度及第一低密度屏障材料厚度的低密度屏障材料或双层的层(例如，主体层)。例如，第一低密度屏障材料厚度可在
Figure BDA0002473542720000143
与
Figure BDA0002473542720000144
之间、
Figure BDA0002473542720000145
与
Figure BDA0002473542720000146
之间、
Figure BDA0002473542720000147
与
Figure BDA0002473542720000148
之间、
Figure BDA0002473542720000149
与
Figure BDA00024735427200001410
之间，或可为约
Figure BDA00024735427200001411
且第一密度可在3.3g/cc与4.1g/cc之间、3.4g/cc与4.0g/cc之间、3.5g/cc与3.9g/cc之间、3.6g/cc与3.8g/cc之间，或可为约3.7g/cc。对
Figure BDA00024735427200001412
的经沉积屏障材料的第二等离子体处理可导致具有第二密度及第二低密度屏障材料厚度的低密度屏障材料或双层的层。例如，第二低密度屏障材料厚度可在
Figure BDA00024735427200001413
与
Figure BDA00024735427200001414
之间、
Figure BDA00024735427200001422
Figure BDA00024735427200001421
与
Figure BDA00024735427200001420
之间、
Figure BDA00024735427200001419
与
Figure BDA00024735427200001418
之间、
Figure BDA00024735427200001417
与
Figure BDA00024735427200001416
之间，或可为约
Figure BDA00024735427200001415
且第二密度可在3.12g/cc与3.92g/cc之间、3.22g/cc与3.82g/cc之间、3.32g/cc、及3.72g/cc、3.42g/cc与3.62g/cc之间，或可为约3.52g/cc。
在另一实例中，
Figure BDA00024735427200001424
屏障材料可经沉积且可具有初始密度且不具有低密度屏障材料。初始密度可在6.365与7.165之间、6.465与7.065之间、6.565与6.965之间、6.655与6.865之间，或可为约6.765g/cc。对
Figure BDA00024735427200001423
的经沉积屏障材料的第一等离子体处理可导致具有第一密度及第一低密度屏障材料厚度的低密度屏障材料或双层的层(例如，主体层)。第一密度可在3.35g/cc与4.15g/cc之间、3.45g/cc与4.05g/cc之间、3.55g/cc与3.95g/cc之间、3.65g/cc与3.85g/cc之间，或可为约3.75g/cc。对
Figure BDA00024735427200001425
的经沉积屏障材料的第二等离子体处理可导致具有第二密度及第二低密度屏障材料厚度的低密度屏障材料或双层的层(例如，主体层)。第二密度可在3.11g/cc与3.91g/cc之间、3.21g/cc与3.81g/cc之间、3.31g/cc与3.71g/cc之间、3.41g/cc与3.61g/cc之间，或可为约3.51g/cc。
另外或替代地，等离子体处理的类型及/或经沉积屏障材料的厚度可影响所得低密度屏障材料内的钨氮键与钨硅键的原子比。在一个实例中，
Figure BDA0002473542720000151
屏障材料可经沉积且可具有在0.31与0.39之间、0.32与0.38之间、0.33与0.37之间、0.34与0.36之间的初始原子比，或可为约0.35。对
Figure BDA0002473542720000152
的经沉积屏障材料的第一等离子体处理可导致低密度屏障材料或双层的层(例如，主体层)具有在0.42与0.50之间、0.43与0.49之间、0.44与0.48之间、0.45与0.47之间的原子比，或可为约0.46。对
Figure BDA0002473542720000153
的经沉积屏障材料的第二等离子体处理可导致低密度屏障材料或双层的层(例如，主体层)具有在1.32与1.40之间、1.33与1.39之间、1.34与1.38之间、1.35与1.37之间的原子比，或可为约1.36。
在另一实例中，
Figure BDA0002473542720000154
屏障材料可经沉积且可具有在0.33与0.41之间、0.34与0.40之间、0.35与0.39之间、0.36与0.38之间的初始原子比，或可为约0.37。对
Figure BDA0002473542720000155
的经沉积屏障材料的第一等离子体处理可导致低密度屏障材料或双层的层(例如，主体层)具有在1.32与1.40之间、1.33与1.39之间、1.34与1.38之间、1.35与1.37之间的原子比，或可为约1.36。对
Figure BDA0002473542720000156
的经沉积屏障材料的第二等离子体处理可导致低密度屏障材料或双层的层(例如，主体层)具有在1.99与2.07之间、2.00与2.06之间、2.01与2.05之间、2.02与2.04之间的原子比，或可为约2.03。
另外或替代地，经沉积屏障材料的等离子体处理的类型及/或厚度可影响低密度屏障材料或双层的层中的硅、钨、氮或其组合的比例。例如，第一等离子体处理可导致WPSiNQ的比例，且第二等离子体处理可导致WRSiNS的比例，其中P及R可指代低密度屏障材料中钨原子相对于硅原子的比例。Q及S可指代低密度屏障材料中氮原子相对于硅原子的比例。P可不等于R，且Q可不等于S。一般来说，P及R的范围可从0.5到2.0，且Q及S的范围可从0.5到2.0。
一般来说，经沉积屏障材料可具有在可至少部分归因于PVD工艺能力及可重复性的密度值的范围内的密度(例如，在6.7g/cc与7.7g/cc之间、6g/cc与9.2g/cc之间或6g/cc与7.5g/cc之间)。在一些案例中，密度值范围的下界密度的范围可在5.5g/cc与6.5g/cc之间、5.6g/cc与6.4g/cc之间、5.7g/cc与6.3g/cc之间、5.8g/cc与6.2g/cc之间、5.6g/cc与6.1g/cc之间，或可为约6g/cc。在一些案例中，密度值范围的下界密度的范围可在6.2g/cc与7.2g/cc之间、6.3g/cc与7.1g/cc之间、6.4g/cc与7.0g/cc之间、6.5g/cc与6.9g/cc之间、6.6g/cc与6.8g/cc之间，或可为约6.7g/cc。在一些案例中，密度值范围的上界密度的范围可在7.2g/cc与8.2g/cc之间、7.3g/cc与8.1g/cc之间、7.4g/cc与8.0g/cc之间、7.5g/cc与7.9g/cc之间、7.6g/cc与7.8g/cc之间，或可为约7.7g/cc。在一些案例中，密度值范围的上界密度的范围可在8.7g/cc与9.7g/cc之间、8.8g/cc与9.6g/cc之间、8.9g/cc与9.5g/cc之间、9.0g/cc与9.5g/cc之间、9.1g/cc与9.3g/cc之间，或可为约9.2g/cc。另外，所述范围可受随着PVD等离子体内的双氮量(例如，双氮流)增加而增加的控制电阻率(例如，热的或电的)的困难性限制。
低密度屏障材料还可具有在密度值范围内的密度(例如，在3.5g/cc与5g/cc之间)。低密度屏障材料或双层的层(例如，主体层)的密度值范围的下界密度的范围可在3.0g/cc与4.0g/cc之间、3.1g/cc与3.9g/cc之间、3.2g/cc与3.8g/cc之间、3.3g/cc与3.7g/cc之间、3.4g/cc与3.6g/cc之间，或可为约3.5g/cc。低密度屏障材料或双层的层的密度值范围的上界密度的范围可在4.5g/cc与5.5g/cc之间、4.6g/cc与5.4g/cc之间、4.7g/cc与5.3g/cc之间、4.8g/cc与5.2g/cc之间、4.9g/cc与5.1g/cc之间，或可为约5g/cc。应用等离子体处理可影响低密度屏障材料或双层的层(例如，主体层)的密度使其低于经沉积屏障材料的密度值范围，这可相对于经沉积屏障材料减小与低密度屏障材料相关联的导热性。
在420处，可将等离子体应用于经沉积屏障材料。等离子体可由由双氮及氦分子组成的气体制成。等离子体可在持续时间范围(例如，50秒到100秒)内的任何处应用。持续时间范围的下界的范围可在46秒与54秒之间、47秒与53秒之间、48秒与52秒之间、49秒与51秒之间，或可为约50秒。持续时间范围的上界的范围可在96秒与104秒之间、97秒与103秒之间、98秒与102秒之间、99秒与101秒之间，或可为约100秒。另外，等离子体处理可与在1kW及2kW的功率值范围内的任何处的功率相关联。功率值范围的下界功率的范围可在0.6千瓦(kW)与1.4kW之间、0.7kW与1.3kW之间、0.8kW与1.2kW之间、0.9kW与1.1kW之间，或可为约1.0kW。另外或替代地，功率值范围的下界功率可为等于或大于0.1kW或0.5kW的值。功率值范围的上界功率的范围可在1.6kW与2.4kW之间、1.7kW与2.3kW之间、1.8kW与2.2kW之间、1.9kW与2.1kW之间，或可为约2.0kW。另外或替代地，上界可为等于、大于2.0kW的值。在一些案例中，在420处应用的等离子体可与在405处应用的等离子体相同。在一些案例中，等离子体可基于低密度屏障材料的目标电阻率(例如，热的或电的)应用。
在425处，可在经沉积屏障材料的暴露表面上形成低密度屏障材料。低密度屏障材料可由于在由第二等离子体处理之后在表面处存在较高百分比的氮而形成。另外或替代地，低密度屏障材料可由于钨被拉到低密度屏障材料的表面而形成，这可形成双层。在表面处，双层的第一层可比邻近第一层的双层的第二层更稠密，这可为由于钨被拉到双层的更稠密层。第二层可能不如经沉积屏障材料那么稠密，且第一层可能不如经沉积屏障材料那么稠密、与经沉积屏障材料一样稠密或比经沉积屏障材料更稠密。双层可具有小于经沉积屏障材料的总体密度。
图5A及5B说明根据本发明的实例的支持具有低密度热屏障的存储器装置的等离子体应用过程500-a及500-b的实例。在一些实例中，等离子体应用过程500-a及500-b可实施制造过程400的实例。例如，等离子体应用过程500-a可描绘参考图4所描述的实例405。同时，等离子体应用过程500-b可描绘参考图4所描述的实例410及420。
关于等离子体应用过程500-a，大气分子(例如空气)可从沉积室505泵出以产生真空。呈气体形式的双氮及氩可进入沉积室505并填补真空。双氮及氩可接收热能(例如，双氮及氩可被加热)直到形成由氮及氩离子制成的等离子体。氮及氩离子可接触目标屏障材料510(例如，WSiX材料，其中2≤X≤4)，且可将钨及硅分子从目标屏障材料510敲出。钨及硅分子可降落到半导体衬底515的暴露表面，且可开始形成屏障材料520(例如WSiN)。随着屏障材料520开始形成，钨及硅分子可开始降落到屏障材料520的暴露表面上且增加屏障材料520的厚度。半导体衬底可在温度可控台板上。
关于等离子体应用过程500-b，大气分子(例如空气)可从沉积室505泵出以产生真空。双氮及在一些案例中氦可进入沉积室505并填补真空。双氮可接收热能(例如，双氮可使用热或用射频(RF)辐射被加热)直到形成由氮离子制成的等离子体。如果氦也进入到沉积室505，那么等离子体氦可包含氦离子。氮离子可接触屏障材料520的表面、将钨向外拉且与钨键合。此过程可继续直到低密度屏障材料(例如低密度屏障材料，例如参考图3所描述的低密度屏障材料305)形成于屏障材料520的表面上，或在其中全部屏障材料520都变成低密度屏障材料的案例中，形成于半导体衬底515的表面上。在一些案例中，等离子体应用过程500-b可称为CVD氮化。
图6展示说明根据本发明的实例的支持具有低密度热屏障的存储器装置的方法600的流程图。方法600的操作可由制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行一组指令来控制制造系统的一或多个功能元件执行所描述的功能。另外或替代地，一或多个控制器可使用专用硬件执行所描述功能的方面。在一些实例中，实施方法600的操作的控制器可用于控制参考图4及5所描述的沉积控制室。
在605处，方法600可包含形成经配置以存储数据的单元材料。操作605可根据本文中描述的方法执行。
在610处，方法600可包含形成具有与单元材料相关联的第一密度的屏障材料。操作610可根据本文中描述的方法执行。
在615处，方法600可包含将等离子体应用到屏障材料以形成屏障材料的具有不同于第一密度的第二密度的部分，所述屏障材料的所述部分经配置以使单元材料热绝缘。操作615可根据本文中描述的方法执行。
在620处，方法600可包含形成经配置以通过屏障材料与单元材料通信的存取线，所述存取线接触所述屏障材料。操作620可根据本文中描述的方法执行。
在一些实例中，本文中所描述的设备可执行一或多种方法，例如方法600。设备可包含用于以下各者的特征、构件或指令：形成经配置以存储数据的单元材料；形成具有与所述单元材料相关联的第一密度的屏障材料；将等离子体应用到所述屏障材料以形成所述屏障材料的具有不同于所述第一密度的第二密度的部分，所述屏障材料的所述部分经配置以使所述单元材料热绝缘；及形成经配置以通过所述屏障材料与所述单元材料通信的存取线，所述存取线接触所述屏障材料。
在方法600及本文中描述的设备的一些实例中，执行所述操作进一步可包含用于形成接触所述单元材料及所述屏障材料的第一导电材料的操作、特征、构件或指令，其中所述屏障材料经配置以隔离所述第一导电材料与所述存取线的材料。在方法600及本文中描述的设备的一些实例中，所述屏障材料包含屏障材料，其经配置以限制所述第一导电材料与所述存取线的所述材料之间的扩散。
在方法600及本文中描述的设备的一些实例中，所述第一导电材料接触包含所述第二密度的所述屏障材料的所述部分，且所述存取线包含字线。在方法600及本文中描述的设备的一些实例中，所述第二密度小于所述第一密度。在方法600及本文中描述的设备的一些实例中，所述存取线接触所述屏障材料的所述部分且包含数字线。在方法600及本文中描述的设备的一些实例中，执行所述操作进一步可包含用于在将所述等离子体应用到所述屏障材料之前将所述屏障材料暴露于空气的操作、特征、构件或指令。
在方法600及本文中描述的设备的一些实例中，所述屏障材料包括氮化硅钨。在方法600及本文中描述的设备的一些实例中，执行所述操作进一步可包含用于以下各者的操作、特征、构件或指令：确定所述屏障材料的所述部分中的硅、钨、氮或其任何组合的比例；至少部分基于所述比例确定所述等离子体中的双氮量；及基于确定所述双氮量或所述屏障材料的电阻率将所述等离子体应用到所述屏障材料。
在方法600及本文中描述的设备的一些实例中，与所述等离子体相关联的气体包含双氮。在方法600及本文中描述的设备的一些实例中，所述气体进一步包括氦。
图7展示说明根据本发明的实例的支持具有低密度热屏障的存储器装置的方法700的流程图。方法700的操作可由制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行一组指令来控制制造系统的功能元件执行下文描述的功能。另外或替代地，一或多个控制器可使用专用硬件执行下文描述的功能的部分。在一些实例中，实施方法700的操作的控制器可用于控制参考图4及5所描述的沉积室。
在705处，方法700可包含形成经配置以存储数据的单元材料。操作705可根据本文中描述的方法执行。
在710处，方法700可包含形成接触单元材料的第一导电材料。操作710可根据本文中描述的方法执行。
在715处，方法700可包含形成具有与单元材料相关联的第一密度的屏障材料，其中所述屏障材料接触第一导电材料，且其中所述屏障材料经配置以隔离第一导电材料与存取线的材料。操作715可根据本文中描述的方法执行。
在720处，方法700可包含将等离子体应用到屏障材料以形成屏障材料的具有不同于第一密度的第二密度的部分，所述屏障材料的所述部分经配置以使单元材料热绝缘。操作720可根据本文中描述的方法执行。
在725处，方法700可包含形成经配置以通过屏障材料与单元材料通信的存取线，所述存取线接触所述屏障材料。操作725可根据本文中描述的方法执行。
图8展示说明根据本发明的实例的支持具有低密度热屏障的存储器装置的方法800的流程图。方法800的操作可由制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行一组指令来控制制造系统的功能元件执行下文描述的功能。另外或替代地，一或多个控制器可使用专用硬件执行下文描述的功能的部分。在一些实例中，实施方法800的操作的控制器可用于控制参考图4及5所描述的沉积室。
在805处，方法800可包含形成经配置以存储数据的单元材料。操作805可根据本文中描述的方法执行。
在810处，方法800可包含形成具有与单元材料相关联的第一密度的屏障材料。操作810可根据本文中描述的方法执行。
在815处，方法800可包含将屏障材料暴露于空气。操作815可根据本文中描述的方法执行。
在820处，方法800可包含将等离子体应用到屏障材料以形成屏障材料的具有不同于第一密度的第二密度的部分，所述屏障材料的所述部分经配置以使单元材料热绝缘。操作820可根据本文中描述的方法执行。
在825处，方法800可包含形成经配置以通过屏障材料与单元材料通信的存取线，所述存取线接触所述屏障材料。操作825可根据本文中描述的方法执行。
图9展示说明根据本发明的实例的支持具有低密度热屏障的存储器装置的方法900的流程图。方法900的操作可由制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行一组指令来控制制造系统的功能元件执行下文描述的功能。另外或替代地，一或多个控制器可使用专用硬件执行下文描述的功能的部分。在一些实例中，实施方法900的操作的控制器可用于控制参考图4及5所描述的沉积室。
在905处，方法900可包含形成经配置以存储数据的单元材料。操作905可根据本文中描述的方法执行。
在910处，方法900可包含形成具有与单元材料相关联的第一密度的屏障材料。操作910可根据本文中描述的方法执行。
在915处，方法900可包含确定屏障材料的部分中的硅、钨、氮或其任何组合的比例。操作915可根据本文中描述的方法执行。
在920处，方法900可包含基于所述比例确定等离子体中的双氮量。操作920可根据本文中描述的方法执行。
在925处，方法900可包含将等离子体应用到屏障材料以形成屏障材料的具有不同于第一密度的第二密度的部分，所述屏障材料的所述部分经配置以使单元材料热绝缘，其中将等离子体应用于屏障材料是基于确定屏障材料的双氮量或电阻率。
在930处，方法900可包含形成经配置以通过屏障材料与单元材料通信的存取线，所述存取线接触所述屏障材料。操作930可根据本文中描述的方法执行。
本文中描述的方法描述可能实施方案，且操作及步骤可重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自方法中的两者或两者以上的部分。
描述一种设备。所述设备可包含：第一存取线，其经配置以与单元组件通信；第一屏障材料，其定位于所述单元组件与所述第一存取线之间，所述第一屏障材料具有第一密度且经配置以使所述单元组件热绝缘；及第二屏障材料，其定位于所述单元组件与第二存取线之间，所述第二屏障材料具有不同于所述第一密度的第二密度且经配置以使所述单元组件热绝缘。在一些实例中，所述第一密度小于所述第二密度。在一些实例中，所述第一屏障材料的电阻率不同于所述第二屏障材料的所述电阻率。
一些实例可进一步包含：第一导电材料，其定位于所述第一屏障材料与所述单元组件之间，其中所述第一屏障材料进一步经配置以隔离所述第一导电材料与所述第一存取线的材料；及第二导电材料，其定位于所述第二屏障材料与所述单元组件之间，其中所述第二屏障材料进一步经配置以隔离所述第二导电材料与所述第二存取线的材料。在一些实例中，所述第一屏障材料及所述第二屏障材料包括相同类型的屏障材料。
描述另一设备。所述设备可包含：第一存取线，其经配置以与单元组件通信；第一屏障，其定位于所述单元组件与所述第一存取线之间，所述第一屏障包括包含第一氮化硅钨密度的第一部分及包含大于所述第一氮化硅钨密度的第二氮化硅钨密度的第二部分；及第二屏障，其定位于所述单元组件与第二存取线之间，所述第二屏障包括包含第三氮化硅钨密度的第三部分及包含大于所述第三氮化硅钨密度的第四氮化硅钨密度的第四部分。在一些实例中，所述第一部分经配置以使所述单元组件热绝缘，且其中所述第三部分经配置以使所述单元组件热绝缘。
一些实例可进一步包含：第一导电材料，其定位于所述第一屏障与所述单元组件之间，其中所述第一屏障进一步经配置以隔离所述第一导电材料与所述第一存取线的材料；及第二导电材料，其定位于所述第二屏障与所述单元组件之间，其中所述第二屏障进一步经配置以隔离所述第二导电材料与所述第二存取线的材料。在一些实例中，所述第一屏障包含：第五部分，其定位于所述第一存取线与所述单元组件之间，其中所述第五部分包括大于所述第一氮化硅钨密度的第五氮化硅钨密度。
在一些实例中，所述第一部分具有比所述第二部分大的钨氮键密度。在一些实例中，所述第一部分具有比所述第二部分低的钨硅键密度。在一些实例中，所述第一部分的密度在3.5g/cc与3.8g/cc之间。在一些实例中，所述第一部分的钨氮键与钨硅键的原子比在0.45与0.55之间。在一些实例中，所述第一部分的钨氮键与钨硅键的原子比在1.3与2.1之间。
本文中描述的信息及信号可使用多种不同技艺及技术中的任何者表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。一些图可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号总线，其中总线可具有多种位宽度。
术语“电子通信”及“耦合”指代支持组件之间的电子流动的组件之间的关系。此可包含组件之间的直接连接，或可包含中间组件。电子通信或耦合到彼此的组件可主动交换电子或信号(例如，在通电电路中)，或可能不会主动地交换电子或信号(例如，在未通电电路中)但可经配置及可操作以在电路通电之后交换电子或信号。通过实例，经由开关(例如晶体管)物理地连接的两个组件电子通信或可耦合，无论开关的状态为何(即，断开或闭合)。
本文中使用的术语“层”指代几何结构的层面或薄片。每一层可具有三个维度(例如，高度、宽度及深度)，且可覆盖表面的至少一部分。举例来说，层可为三维结构，其中两个维度大于第三维度，例如薄膜。层可包含不同元件、组件及/或材料。在一些案例中，一个层可由两个或两个以上子层组成。在附图中的一些中，出于说明目的描绘三维层的两个维度。
如本文中使用，术语“基本上”意味着经修改特性(例如由术语基本上修饰的动词或形容词)无需是绝对的但足够接近以便实现特性的优点。
如本文中使用，术语“电极”可指代电导体，且在一些案例中，可用作到存储器单元或存储器阵列的其它组件的电接点。电极可包含迹线、接线、导电线、导电层或在存储器阵列102的元件或组件之间提供导电路径的类似物。
本文中论述的装置(包含存储器阵列)可形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些案例中，衬底是半导体晶片。在其它案例中，衬底可为绝缘体上硅(SOI)衬底(例如玻璃上硅(SOG)或蓝宝石上硅(SOP))或另一衬底上的半导体材料的外延层。衬底或衬底的子区域的导电性可通过使用各种化学物种进行掺杂来控制，所述化学物种包含(但不限于)磷、硼或砷。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法执行。
本文中结合附图陈述的描述描述了实例配置且不表示可实施或在权利要求书的范围内的所有实例。本文中使用的术语“示范性”意味着“用作实例、例子或说明”而非“优选”或“优于其它实例”。出于提供所描述技术的理解的目的，详细描述包含特定细节。然而，可无需这些特定细节实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置以避免模糊所描述实例的概念。
在附图中，类似组件或特征可具有相同参考标记。此外，相同类型的各种组件可通过在参考标记后接连接号及区分类似组件的第二标记来区分。如果在说明书中仅使用第一参考标记，那么描述可适用于具有相同第一参考标记的类似组件中的任一者而不考虑第二参考标记。
本文中描述的信息及信号可使用多种不同技艺及技术中的任何者表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。
结合本文中的揭示内容描述的各种说明性框及模块可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文中描述的功能的其任何组合实施或执行。通用处理器可为微处理器，但在替代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可经实施为计算装置的组合(例如DSP与微处理器的组合、多个微处理器、连同DSP核心的一或多个微处理器或任何其它此配置)。
本文中描述的功能可实施于硬件、由处理器执行的软件、固件或其任何组合中。如果实施于由处理器执行的软件中，那么所述功能可作为一或多个指令或代码存储于计算机可读媒体上或经由所述计算机可读媒体传输。其它实例及实施方案在本发明及所附权利要求书的范围内。举例来说，由于软件的性质，上文描述的功能可使用由处理器、硬件、固件、硬接线或其组合执行的软件实施。实施功能的特征还可物理地定位在各个位置处，包含经分布使得功能的部分在不同物理位置处实施。此外，如本文中使用，包含在权利要求书中，项目列表(例如由短语(例如“…中的至少一者”或“…中的一或多者”)开头的项目列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中使用，短语“基于”不应被理解为对一组封闭条件的参考。举例来说，描述为“基于条件A”的示范性步骤可基于条件A及条件B两者，而不会背离本发明的范围。换句话来说，如本文中使用，短语“基于”应以与短语“至少部分基于”相同的方式理解。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，其包含促进计算机程序从一个位置到另一位置的传送的任何媒体。非暂时性存储媒体可为可通过通用或专用计算机存取的任何可用媒体。作为实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)或压缩磁盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于载送或存储呈指令或数据结构的形式的所要程序代码构件且可通过通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。此外，任何连接被适当地称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外、无线电及微波)从网站、服务器或其它远程源传输软件，那么同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外、无线电及微波)包含于媒体的定义中。如本文中使用，磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常磁性地重现数据而光盘用激光光学地重现数据。上述组合也包含于计算机可读媒体的范围内。
提供本文中的描述以使所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将容易地明白对本发明的各种修改，且本文中定义的通用原理可应用于其它变型而不背离本发明的范围。因此，本发明不限于本文中描述的实例及设计，但应与符合本文中揭示的原理及新型特征的最广泛范围一致。

Claims (25)

1.一种方法，其包括：
形成经配置以存储数据的单元材料；
形成具有与所述单元材料相关联的第一密度的屏障材料；
将等离子体应用到所述屏障材料以形成所述屏障材料的具有不同于所述第一密度的第二密度的部分，所述屏障材料的所述部分经配置以使所述单元材料热绝缘；及
形成经配置以通过所述屏障材料与所述单元材料通信的存取线，所述存取线接触所述屏障材料。
2.根据权利要求1所述的方法，其进一步包括：
形成接触所述单元材料及所述屏障材料的第一导电材料，其中所述屏障材料经配置以隔离所述第一导电材料与所述存取线的材料。
3.根据权利要求2所述的方法，其中所述屏障材料包括扩散屏障材料，其经配置以限制所述第一导电材料与所述存取线的所述材料之间的扩散。
4.根据权利要求2所述的方法，其中：
所述第一导电材料接触包括所述第二密度的所述屏障材料的所述部分；且
所述存取线包括字线。
5.根据权利要求1所述的方法，其中所述第二密度小于所述第一密度。
6.根据权利要求1所述的方法，其中所述存取线接触所述屏障材料的所述部分且包括数字线。
7.根据权利要求1所述的方法，其进一步包括：
在将所述等离子体应用到所述屏障材料之前将所述屏障材料暴露于空气。
8.根据权利要求1所述的方法，其中所述屏障材料包括氮化硅钨。
9.根据权利要求8所述的方法，其进一步包括：
确定所述屏障材料的所述部分中的硅、钨、氮或其任何组合的比例；
至少部分基于所述比例确定所述等离子体中的双氮量；及
至少部分基于确定所述双氮量或所述屏障材料的电阻率将所述等离子体应用到所述屏障材料。
10.根据权利要求1所述的方法，其中与所述等离子体相关联的气体包括双氮。
11.根据权利要求10所述的方法，其中所述气体进一步包括氦。
12.一种设备，其包括：
第一存取线，其经配置以与单元组件通信；
第一屏障材料，其定位于所述单元组件与所述第一存取线之间，所述第一屏障材料具有第一密度且经配置以使所述单元组件热绝缘；及
第二屏障材料，其定位于所述单元组件与第二存取线之间，所述第二屏障材料具有不同于所述第一密度的第二密度且经配置以使所述单元组件热绝缘。
13.根据权利要求12所述的设备，其中所述第一密度小于所述第二密度。
14.根据权利要求12所述的设备，其中所述第一屏障材料的电阻率不同于所述第二屏障材料的所述电阻率。
15.根据权利要求12所述的设备，其进一步包括：
第一导电材料，其定位于所述第一屏障材料与所述单元组件之间，其中所述第一屏障材料进一步经配置以隔离所述第一导电材料与所述第一存取线的材料；及
第二导电材料，其定位于所述第二屏障材料与所述单元组件之间，其中所述第二屏障材料进一步经配置以隔离所述第二导电材料与所述第二存取线的材料。
16.根据权利要求12所述的设备，其中所述第一屏障材料及所述第二屏障材料包括相同类型的屏障材料。
17.一种设备，其包括：
第一存取线，其经配置以与单元组件通信；
第一屏障，其定位于所述单元组件与所述第一存取线之间，所述第一屏障包括包含第一氮化硅钨密度的第一部分及包含大于所述第一氮化硅钨密度的第二氮化硅钨密度的第二部分；及
第二屏障，其定位于所述单元组件与第二存取线之间，所述第二屏障包括包含第三氮化硅钨密度的第三部分及包含大于所述第三氮化硅钨密度的第四氮化硅钨密度的第四部分。
18.根据权利要求17所述的设备，其中所述第一部分经配置以使所述单元组件热绝缘，且其中所述第三部分经配置以使所述单元组件热绝缘。
19.根据权利要求17所述的设备，其进一步包括：
第一导电材料，其定位于所述第一屏障与所述单元组件之间，其中所述第一屏障进一步经配置以隔离所述第一导电材料与所述第一存取线的材料；及
第二导电材料，其定位于所述第二屏障与所述单元组件之间，其中所述第二屏障进一步经配置以隔离所述第二导电材料与所述第二存取线的材料。
20.根据权利要求19所述的设备，其中所述第一屏障进一步包括：
第五部分，其定位于所述第一存取线与所述单元组件之间，其中所述第五部分包括大于所述第一氮化硅钨密度的第五氮化硅钨密度。
21.根据权利要求17所述的设备，其中所述第一部分具有比所述第二部分大的钨氮键密度。
22.根据权利要求17所述的设备，其中所述第一部分具有比所述第二部分低的钨硅键密度。
23.根据权利要求17所述的设备，其中所述第一部分的密度在每立方厘米3.5克与每立方厘米3.8克之间。
24.根据权利要求17所述的设备，其中所述第一部分的钨氮键与钨硅键的原子比在0.45与0.55之间。
25.根据权利要求17所述的设备，其中所述第一部分的钨氮键与钨硅键的原子比在1.3与2.1之间。
CN202010356225.6A 2019-05-01 2020-04-29 具有低密度热屏障的存储器装置 Pending CN111883654A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/400,956 US11158561B2 (en) 2019-05-01 2019-05-01 Memory device with low density thermal barrier
US16/400,956 2019-05-01

Publications (1)

Publication Number Publication Date
CN111883654A true CN111883654A (zh) 2020-11-03

Family

ID=73015976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010356225.6A Pending CN111883654A (zh) 2019-05-01 2020-04-29 具有低密度热屏障的存储器装置

Country Status (2)

Country Link
US (3) US11158561B2 (zh)
CN (1) CN111883654A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11620358B2 (en) * 2019-05-14 2023-04-04 Intel Corporation Technologies for performing macro operations in memory

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1653851A (zh) * 2002-05-08 2005-08-10 达纳公司 等离子体辅助热处理
US20140117302A1 (en) * 2012-11-01 2014-05-01 Micron Technology, Inc. Phase Change Memory Cells, Methods Of Forming Phase Change Memory Cells, And Methods Of Forming Heater Material For Phase Change Memory Cells
CN105229786A (zh) * 2013-06-03 2016-01-06 美光科技公司 热优化相变存储器单元及其制造方法
CN107482034A (zh) * 2016-06-07 2017-12-15 旺宏电子股份有限公司 集成电路及其制造方法
CN108886051A (zh) * 2016-04-01 2018-11-23 美光科技公司 用于三维存储器阵列的热绝缘
US20190043807A1 (en) * 2018-06-30 2019-02-07 Intel Corporation Metal-nitride-free via in stacked memory
CN109427969A (zh) * 2017-08-31 2019-03-05 桑迪士克科技有限责任公司 具有多个热界面的相变存储器电极

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731007B1 (en) * 1997-08-29 2004-05-04 Hitachi, Ltd. Semiconductor integrated circuit device with vertically stacked conductor interconnections
DE10319136B4 (de) 2003-04-28 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallisierungsschicht mit einer mit Stickstoff angereicherten Barrierenschicht mit kleinem ε
US7129164B2 (en) * 2004-10-18 2006-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a multi-layer low-K dual damascene
US7476602B2 (en) 2005-01-31 2009-01-13 Texas Instruments Incorporated N2 based plasma treatment for enhanced sidewall smoothing and pore sealing porous low-k dielectric films
KR20090116939A (ko) * 2008-05-08 2009-11-12 주식회사 하이닉스반도체 리셋 전류를 감소시킬 수 있는 상변화 메모리 소자 및 그제조 방법
US20140273530A1 (en) * 2013-03-15 2014-09-18 Victor Nguyen Post-Deposition Treatment Methods For Silicon Nitride
US9093455B2 (en) * 2013-07-16 2015-07-28 Taiwan Semiconductor Manufacturing Company Limited Back-end-of-line (BEOL) interconnect structure
US9059259B2 (en) * 2013-07-19 2015-06-16 Taiwan Semiconductor Manufacturing Company Limited Hard mask for back-end-of-line (BEOL) interconnect structure
US9159579B2 (en) * 2013-10-25 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography using multilayer spacer for reduced spacer footing
KR102467848B1 (ko) 2015-10-12 2022-11-16 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10115784B2 (en) * 2016-03-17 2018-10-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device, MIM capacitor and associated fabricating method
KR20180007543A (ko) * 2016-07-13 2018-01-23 삼성전자주식회사 반도체 소자
US9865456B1 (en) * 2016-08-12 2018-01-09 Micron Technology, Inc. Methods of forming silicon nitride by atomic layer deposition and methods of forming semiconductor structures
US9847221B1 (en) * 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US10269558B2 (en) * 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11201114B2 (en) 2016-12-29 2021-12-14 Intel Corporation Methods of forming thin film resistor structures utilizing interconnect liner materials
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10483099B1 (en) * 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US10937892B2 (en) * 2018-09-11 2021-03-02 International Business Machines Corporation Nano multilayer carbon-rich low-k spacer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1653851A (zh) * 2002-05-08 2005-08-10 达纳公司 等离子体辅助热处理
US20140117302A1 (en) * 2012-11-01 2014-05-01 Micron Technology, Inc. Phase Change Memory Cells, Methods Of Forming Phase Change Memory Cells, And Methods Of Forming Heater Material For Phase Change Memory Cells
CN105229786A (zh) * 2013-06-03 2016-01-06 美光科技公司 热优化相变存储器单元及其制造方法
CN108886051A (zh) * 2016-04-01 2018-11-23 美光科技公司 用于三维存储器阵列的热绝缘
CN107482034A (zh) * 2016-06-07 2017-12-15 旺宏电子股份有限公司 集成电路及其制造方法
CN109427969A (zh) * 2017-08-31 2019-03-05 桑迪士克科技有限责任公司 具有多个热界面的相变存储器电极
US20190043807A1 (en) * 2018-06-30 2019-02-07 Intel Corporation Metal-nitride-free via in stacked memory

Also Published As

Publication number Publication date
US20220020662A1 (en) 2022-01-20
US11158561B2 (en) 2021-10-26
US11984382B2 (en) 2024-05-14
US20240347418A1 (en) 2024-10-17
US20200350226A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
US10672835B2 (en) Thermal insulation for three-dimensional memory arrays
CN112602151B (zh) 用于对存储器单元进行编程的技术
US10311954B2 (en) Memory cell architecture for multilevel cell programming
JP4971796B2 (ja) 相変化メモリ、相変化メモリアセンブリ、相変化メモリセル、２ｄ相変化メモリセルアレイ、３ｄ相変化メモリセルアレイおよび電子部品
US7254059B2 (en) Multilevel phase-change memory element and operating method
US8284596B2 (en) Integrated circuit including an array of diodes coupled to a layer of resistance changing material
US7692272B2 (en) Electrically rewritable non-volatile memory element and method of manufacturing the same
US20060077741A1 (en) Multilevel phase-change memory, manufacturing and status transferring method thereof
US20240347418A1 (en) Memory device with low density thermal barrier
US20080247215A1 (en) Resistive switching element
JP6835330B2 (ja) 相変化メモリデバイスにおける材料を有する、相変化メモリ構造体、相変化メモリセル、相変化メモリ構造体および電極の製造方法
CN112151544B (zh) 用于形成存储器结构的技术
WO2010140210A1 (ja) 半導体記憶装置およびその製造方法
JP2003100084A (ja) 相変化型不揮発性記憶装置
CN111883511B (zh) 具有高电阻率热障壁的存储器装置
TWI798683B (zh) 與垂直解碼器相關聯之記憶體裝置、操作記憶體裝置之方法及記憶體設備
CN114078492A (zh) 存储器阵列中的存取线的减小的电阻率
CN113257904A (zh) 复合电极材料化学
CN115428178A (zh) 用于存储器装置中的线的可配置电阻率

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination