CN111881645B - 一种基于噪声时序的时钟树抗干扰方法及装置 - Google Patents
一种基于噪声时序的时钟树抗干扰方法及装置 Download PDFInfo
- Publication number
- CN111881645B CN111881645B CN202010631695.9A CN202010631695A CN111881645B CN 111881645 B CN111881645 B CN 111881645B CN 202010631695 A CN202010631695 A CN 202010631695A CN 111881645 B CN111881645 B CN 111881645B
- Authority
- CN
- China
- Prior art keywords
- clock tree
- clock
- delay
- interference
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 238000001514 detection method Methods 0.000 claims abstract description 42
- 238000012545 processing Methods 0.000 claims abstract description 26
- 238000004804 winding Methods 0.000 claims description 72
- 230000036039 immunity Effects 0.000 claims 2
- 238000002955 isolation Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 230000003068 static effect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/396—Clock trees
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种基于噪声时序的时钟树抗干扰方法及装置，抗干扰方法包括：抓取时钟树所有的扇出单元，并根据扇出单元抓取时钟树的延时弧；抓取所有延时弧中的最大延时；根据时钟树的工艺节点以及时钟频率设定预设检测标准；将最大延时与预设检测标准进行比对，根据比对结果对时钟树进行抗干扰处理。本发明实施例通过抓取时钟树所有的扇出单元，从而抓取出时钟树的延时弧，并抓取延时弧中的最大延时，根据时钟树的工艺节点以及时钟频率设定预设检测标准，能够全面且准确地检测得到时钟树是否存在噪声干扰，在检测到噪声干扰时，根据检测得到的结果对时钟树进行抗干扰处理，不仅能够提高时钟树的抗干扰性，还能够提高整体时钟延时的平衡性。
Description
技术领域
本发明涉及芯片设计技术领域，尤其是涉及一种基于噪声时序的时钟树抗干扰方法及装置。
背景技术
目前集成电路事业蓬勃发展，随着芯片集成度越来越高，芯片面积越来越大，芯片时序收敛也变得越来越有难度。而时序收敛的重中之重时钟树的建立也成为业界重点研究和发展的对象。主要的电子设计自动化工具供应商都针对时钟树发展了很多算法来提升和改进时钟树的质量。但是在不同的工艺和芯片应用方向上，时钟树的建立要求和实现方式是多种多样的，并且与使用工具的工程师的想法和经验有很大相关性。在时钟树建立后，为了降低时钟树时序收敛的难度和花费，需要对时钟树进行抗干扰处理。
本发明的发明人在研究中发现，现有的时钟树抗干扰方法在时序检查时，时钟的公共路径在OCV上计算出来的差值会被重新计算取消掉，以消除公共路径上的延时差带来的干扰影响，但是由于噪声干扰带来的差异无法被取消，导致公共路径上时钟容易受到干扰影响，造成整体时钟延时的平衡性差。
发明内容
本发明提供一种基于噪声时序的时钟树抗干扰方法及装置，以解决现有技术公共路径上时钟容易受到干扰影响，造成整体时钟延时的平衡性差的技术问题。
本发明的第一实施例提供了一种基于噪声时序的时钟树抗干扰方法，包括：
抓取时钟树所有的扇出单元，并根据所述扇出单元抓取所述时钟树的延时弧；
抓取所有所述延时弧中的最大延时；
根据时钟树的工艺节点以及时钟频率设定预设检测标准；
将所述最大延时与所述预设检测标准进行比对，根据比对结果对时钟树进行抗干扰处理。
进一步地，所述根据所述扇出单元抓取所述时钟树的延时弧，具体为：
根据PrimeTime工具命令抓取所述根据所述扇出单元的延时弧。
进一步地，所述根据时钟树的工艺节点以及时钟频率设定预设检测标准，具体为：
根据时钟树的时钟频率将时钟路径分为常规路径和关键路径；
根据时钟树的工艺节点，设定多个工艺节点分别对应的阈值条件，所述阈值条件包括常规路径阈值和关键路径阈值。
进一步地，所述将所述最大延时与所述预设检测标准进行比对，根据比对结果对时钟树进行抗干扰处理，具体为：
根据所述待检测时钟树的工艺节点，将所述最大延时与所述工艺节点对应的阈值条件进行比对，在所述最大延时超过所述阈值条件时，检测所述时钟树连线是否存在NDR绕线；
在检测到所述时钟树连线存在NDR绕线时，在时钟走线两侧分别设置隔离层；
在检测到所述时钟树不存在NDR绕线时，在所述时钟树的布局布线工具中添加NDR绕线。
本发明的第二实施例提供了一种基于噪声时序的时钟树抗干扰装置，包括：
第一抓取单元，用于抓取时钟树所有的扇出单元，并根据所述扇出单元抓取所述时钟树的延时弧；
第二抓取单元，用于抓取所有所述延时弧中的最大延时；
设定单元，用于根据时钟树的工艺节点以及时钟频率设定预设检测标准；
抗干扰处理单元，用于将所述最大延时与所述预设检测标准进行比对，根据比对结果对时钟树进行抗干扰处理。
进一步地，所述根据所述扇出单元抓取所述时钟树的延时弧，具体为：
根据PrimeTime工具命令抓取所述根据所述扇出单元的延时弧。
进一步地，所述设定单元，具体用于：
根据时钟树的时钟频率将时钟路径分为常规路径和关键路径；
根据时钟树的工艺节点，设定多个工艺节点分别对应的阈值条件，所述阈值条件包括常规路径阈值和关键路径阈值。
进一步地，所述抗干扰处理单元，具体用于：
根据所述待检测时钟树的工艺节点，将所述最大延时与所述工艺节点对应的阈值条件进行比对，在所述最大延时超过所述阈值条件时，检测所述时钟树连线是否存在NDR绕线；
在检测到所述时钟树连线存在NDR绕线时，在时钟走线两侧分别设置隔离层；
在检测到所述时钟树不存在NDR绕线时，在所述时钟树的布局布线工具中添加NDR绕线。
本发明实施例通过抓取时钟树所有的扇出单元，从而抓取出时钟树的延时弧，并抓取延时弧中的最大延时，根据时钟树的工艺节点以及时钟频率设定预设检测标准，能够全面且准确地检测得到时钟树是否存在噪声干扰，在检测到噪声干扰时，根据检测得到的结果对时钟树进行抗干扰处理，不仅能够提高时钟树的抗干扰性，还能够提高整体时钟延时的平衡性。
附图说明
图1是本发明实施例提供的一种基于噪声时序的时钟树抗干扰方法的流程示意图；
图2是本发明实施例提供的一种时钟树的普通绕线示意图；
图3是本发明实施例提供的一种时钟树的NDR绕线示意图；
图4是本发明实施例提供的一种时钟树的NDR绕线隔离层设置示意图；
图5是本发明实施例提供的一种基于噪声时序的时钟树抗干扰装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
请参阅图1，本发明的第一实施例，图1示出了一种基于噪声时序的时钟树抗干扰方法，包括：
S1、抓取时钟树所有的扇出单元，并根据扇出单元抓取时钟树的延时弧，具体为:
set CELLS[get_clock_network_objects$CLOCKS-include-type cell]。
在本发明实施例中，在静态时序分析的环境中，抓取出时钟树所有的扇出单元，利用PrimeTime工具命令抓取扇出单元的相关连线，具体为：
set NETS[get_clock_network_objects$CLOCKS-include-type net]。
S2、抓取所有延时弧中的最大延时；
具体地，利用PrimeTime工具命令继续对相关连线进行抓取得到连线上相关的四个延时弧(timing arc)。具体为：
set net_arc[get_timing_arcs-of_objects$net]
set delta_maxr[get_attribute$net_arc"annotated_delay_delta_max_rise"]
set delta_maxf[get_attribute$net_arc"annotated_delay_delta_max_fall"]
set delta_minr[get_attribute$net_arc"annotated_delay_delta_min_rise"]
set delta_minf[get_attribute$net_arc"annotated_delay_delta_min_fall"]。
最大延时：
max_delta＝max($delta_maxr,$delta_maxf,$delta_minr,$delta_minf)。
S3、根据时钟树的工艺节点以及时钟频率设定预设检测标准；
在本发明实施例中，需要说明的是，不同工艺节点的时钟树检测时钟树是否存在噪声延时的标准不一样。本发明实施例根据时钟树的不同工艺节点设定不同的检测标准，有利于提高对时钟树延时噪声的检测准确性，从而有利于提高时钟树抗干扰的效率。为了进一步提高抗干扰的效率，本发明实施例根据时钟频率将时钟路径分为常规路径和关键路径，且每一路径分别对应不同的阈值条件。
S4、将最大延时与预设检测标准进行比对，根据比对结果对时钟树进行抗干扰处理。
本发明实施例通过抓取时钟树所有的扇出单元，从而抓取出时钟树的延时弧，并抓取延时弧中的最大延时，根据时钟树的工艺节点以及时钟频率设定预设检测标准，能够全面且准确地检测得到时钟树是否存在噪声干扰，在检测到噪声干扰时，根据检测得到的结果对时钟树进行抗干扰处理，不仅能够提高时钟树的抗干扰性，还能够提高整体时钟延时的平衡性。
作为本发明实施例的一种具体实施方式，根据扇出单元抓取时钟树的延时弧，具体为：
根据PrimeTime工具命令抓取根据扇出单元的延时弧。
可以理解的是，分析或者检验一个电路设计的时序方面的特征主要包括动态时序仿真分析和静态时序仿真分析。PrimeTime(PT)是Synopsys公司的签收品质(sign-offquality)的静态时序分析工具。本发明实施例利用PrimeTime工具命令抓取根据扇出单元的延时弧，对所有可能的路径进行检查，能够快速且准确抓取得到扇出单元的延时弧。
作为本发明实施例的一种具体实施方式，根据时钟树的工艺节点以及时钟频率设定预设检测标准，具体为：
根据时钟树的时钟频率将时钟路径分为常规路径和关键路径；
根据时钟树的工艺节点，设定多个工艺节点分别对应的阈值条件，阈值条件包括常规路径阈值和关键路径阈值。
作为本发明实施例的一种具体实施方式，将时钟频率小于1GHz的时钟路径分为常规路径，将时钟频率大于等于1GHz的时钟路径分为关键路径，结合时钟树的工艺节点，得到如下表1所示的预设检测标准：
表1预设检测标准
请参阅表1，在芯片设置中存在高频时钟时，即时钟频率为1.2GHz的时钟，其阈值条件的阈值在同一工艺节点中比常规路径<1GHz的时钟频率环境下的阈值更低。本发明实施例通过能够在布局布线工具中检测到漏做NDR(None Default Rule)绕线处理的时钟树，还能够检测到时钟树受到严重干扰时影响芯片时序收敛的时钟树缺陷，有利于提高芯片的整体质量。作为可选地，0.18um及以上工艺的时钟树不检查噪声干扰。
本发明实施例结合时钟树的工艺节点以及时钟频率设定预设检测标准，将待检测时钟的最大延时与预设检测标准中对应的阈值条件进行比对，得到检测结果，能够提高干扰检测的全面性和准确性。具体地，若最大延时大于阈值条件，则检测待检测时钟树存在噪声延时，即得到待监测时钟树存在噪声干扰的结论。
作为本发明实施例的一种具体实施方式，将最大延时与预设检测标准进行比对，根据比对结果对时钟树进行抗干扰处理，具体为：
根据待检测时钟树的工艺节点，将最大延时与工艺节点对应的阈值条件进行比对，在最大延时超过阈值条件时，检测时钟树连线是否存在NDR绕线；
在本发明实施例中，在最大延时超过阈值条件时，即检测到时钟树存在噪声延时的干扰，通过布局布线工具检测时钟树连线是否存在NDR绕线，在检测到时钟树连线存在NDR绕线时，说明造成时钟树存在延时干扰的原因不在于缺少NDR绕线，而是在于受到周边噪声的干扰。本发明实施例能够准确及全面检测到造成时钟树噪声延时干扰的原因，以根据检测结果对时钟树进行抗干扰处理，提高时钟树的抗干扰性。
在检测到时钟树连线存在NDR绕线时，在时钟走线两侧分别设置隔离层；
在本发明实施例中，当检测到在检测到时钟树连线存在NDR绕线时，在时钟走线两侧分别设置隔离层以隔离时钟树周围噪声的影响，从而提高时钟树的抗干扰性。
在检测到时钟树不存在NDR绕线时，在时钟树的布局布线工具中添加NDR绕线，可以有效避免线间串扰。
请参阅图2，为本实施例提供的一种时钟树的普通绕线示意图，其中时钟绕线1的两侧分别以一定的间距设置有两个时钟绕线1。在本发明实施例中，在检测到时钟树不存在NDR绕线时，在时钟树的布局布线工具中添加NDR绕线，以提高时钟树的抗干扰性。请参阅图3，为本发明实施例提供的一种时钟树的NDR绕线示意图，其中NDR绕线的方式为：时钟绕线1为普通绕线中时钟绕线1的2倍宽，且干扰信号绕线2与时钟绕线1之间的间距为普通绕线中间距的2倍。作为本发明实施例的一种具体实施方式，在添加NDR绕线后，若时钟树的最大延时依然超过对应的阈值条件，则在时钟走线两侧分别设置隔离层，进一步提高时钟树的抗干扰性。请参阅图4，为本发明实施例提供的一种时钟树的NDR绕线隔离层设置示意图，隔离层包括但不限于隔离层接地绕线3，其中隔离层接地绕线3设置于时钟绕线1与干扰信号绕线2之间，且每一隔离层接地绕线3与时钟绕线1之间的间距为普通绕线间距的2倍。需要说明的是，本发明实施例的时钟绕线1、干扰信号绕线2和隔离层接地绕线3在同一平面平行，间距定义为：时钟绕线1与干扰信号绕线2之间，或时钟绕线1与隔离层接地绕线3之间的最小距离。
实施本发明实施例，具有以下有益效果：
本发明实施例通过根据时钟树的工艺节点以及时钟频率设定预设的检测标准，用于将抓取得到的最大延时与预设检测标准进行比对，根据比对结果判断时钟树是否受到噪声干扰，并在时钟树受到噪声干扰时进行抗干扰处理，包括在时钟树布线工具中添加NDR绕线以及在时钟走线两侧分别设置隔离层，能够有效降低时钟中噪声的影响，从而有利于提高时钟树的抗干扰性，进而能够提高整体时钟延时的平衡性。
请参阅图5，本发明的第二实施例，图5示出了一种基于噪声时序的时钟树抗干扰装置，包括：
第一抓取单元10，用于抓取时钟树所有的扇出单元，并根据扇出单元抓取时钟树的延时弧，具体为：
set CELLS[get_clock_network_objects$CLOCKS-include-type cell]。
在本发明实施例中，在静态时序分析的环境中，抓取出时钟树所有的扇出单元，利用PrimeTime工具命令抓取扇出单元的相关连线。具体为：
set NETS[get_clock_network_objects$CLOCKS-include-type net]。
第二抓取单元20，用于抓取所有延时弧中的最大延时；
具体地，利用PrimeTime工具命令继续对相关连线进行抓取得到连线上相关的四个延时弧(timing arc)。具体为：
set net_arc[get_timing_arcs-of_objects$net]
set delta_maxr[get_attribute$net_arc"annotated_delay_delta_max_rise"]
set delta_maxf[get_attribute$net_arc"annotated_delay_delta_max_fall"]
set delta_minr[get_attribute$net_arc"annotated_delay_delta_min_rise"]
set delta_minf[get_attribute$net_arc"annotated_delay_delta_min_fall"]
最大延时：
max_delta＝max($delta_maxr,$delta_maxf,$delta_minr,$delta_minf)。
设定单元30，用于根据时钟树的工艺节点以及时钟频率设定预设检测标准；
在本发明实施例中，需要说明的是，不同工艺节点的时钟树检测时钟树是否存在噪声延时的标准不一样。本发明实施例根据时钟树的不同工艺节点设定不同的检测标准，有利于提高对时钟树延时噪声的检测准确性，从而有利于提高时钟树抗干扰的效率。为了进一步提高抗干扰的效率，本发明实施例根据时钟频率将时钟路径分为常规路径和关键路径，且每一路径分别对应不同的阈值条件。
抗干扰处理单元40，用于将最大延时与预设检测标准进行比对，根据比对结果对时钟树进行抗干扰处理。
本发明实施例通过抓取时钟树所有的扇出单元，从而抓取出时钟树的延时弧，并抓取延时弧中的最大延时，根据时钟树的工艺节点以及时钟频率设定预设检测标准，能够全面且准确地检测得到时钟树是否存在噪声干扰，在检测到噪声干扰时，根据检测得到的结果对时钟树进行抗干扰处理，提高时钟树的抗干扰性。
作为本发明实施例的一种具体实施方式，根据扇出单元抓取时钟树的延时弧，具体为：
根据PrimeTime工具命令抓取根据扇出单元的延时弧。
可以理解的是，分析或者检验一个电路设计的时序方面的特征主要包括动态时序仿真分析和静态时序仿真分析。PrimeTime(PT)是Synopsys公司的签收品质(sign-offquality)的静态时序分析工具。本发明实施例利用PrimeTime工具命令抓取根据扇出单元的延时弧，对所有可能的路径进行检查，能够快速且准确抓取得到扇出单元的延时弧。
作为本发明实施例的一种具体实施方式，设定单元30，具体用于：
根据时钟树的时钟频率将时钟路径分为常规路径和关键路径；
根据时钟树的工艺节点，设定多个工艺节点分别对应的阈值条件，阈值条件包括常规路径阈值和关键路径阈值。
作为本发明实施例的一种具体实施方式，将时钟频率小于1GHz的时钟路径分为常规路径，将时钟频率大于等于1GHz的时钟路径分为关键路径，结合时钟树的工艺节点，得到如下表1所示的预设检测标准：
表1预设检测标准
请参阅表1，在芯片设置中存在高频时钟时，即时钟频率为1.2GHz的时钟，其阈值条件的阈值在同一工艺节点中比常规路径<1GHz的时钟频率环境下的阈值更低。本发明实施例通过能够在布局布线工具中检测到漏做NDR绕线处理的时钟树，还能够检测到时钟树受到严重干扰时影响芯片时序收敛的时钟树缺陷，有利于提高芯片的整体质量。作为可选地，0.18um及以上工艺的时钟树不检查噪声干扰。
本发明实施例结合时钟树的工艺节点以及时钟频率设定预设检测标准，将待检测时钟的最大延时与预设检测标准中对应的阈值条件进行比对，得到检测结果，能够提高干扰检测的全面性和准确性。具体地，若最大延时大于阈值条件，则检测待检测时钟树存在噪声延时，即得到待监测时钟树存在噪声干扰的结论。
作为本发明实施例的一种具体实施方式，抗干扰处理单元40，具体用于：
根据待检测时钟树的工艺节点，将最大延时与工艺节点对应的阈值条件进行比对，在最大延时超过阈值条件时，检测时钟树连线是否存在NDR绕线；
在本发明实施例中，在最大延时超过阈值条件时，即检测到时钟树存在噪声延时的干扰，通过布局布线工具检测时钟树连线是否存在NDR绕线，在检测到时钟树连线存在NDR绕线时，说明造成时钟树存在延时干扰的原因不在于缺少NDR绕线，而是在于受到周边噪声的干扰。本发明实施例能够准确及全面检测到造成时钟树噪声延时干扰的原因，以根据检测结果对时钟树进行抗干扰处理，提高时钟树的抗干扰性。
在检测到时钟树连线存在NDR绕线时，在时钟走线两侧分别设置隔离层；
在本发明实施例中，当检测到在检测到时钟树连线存在NDR绕线时，在时钟走线两侧分别设置隔离层以隔离时钟树周围噪声的影响，从而提高时钟树的抗干扰性。
在检测到时钟树不存在NDR绕线时，在时钟树的布局布线工具中添加NDR绕线，可以有效避免线间串扰。
请参阅图2，为本发明实施例提供的一种时钟树的普通绕线示意图，其中时钟绕线1的两侧分别以一定的间距设置有两个时钟绕线1。在本发明实施例中，在检测到时钟树不存在NDR绕线时，在时钟树的布局布线工具中添加NDR绕线，以提高时钟树的抗干扰性。请参阅图3，为本发明实施例提供的一种时钟树的NDR绕线示意图，其中NDR绕线的方式为：时钟绕线1为普通绕线中时钟绕线1的2倍宽，且干扰信号绕线2与时钟绕线1之间的间距为普通绕线中间距的2倍。作为本发明实施例的一种具体实施方式，在添加NDR绕线后，若时钟树的最大延时依然超过对应的阈值条件，则在时钟走线两侧分别设置隔离层，进一步提高时钟树的抗干扰性。请参阅图4，为本发明实施例提供的一种时钟树的NDR绕线隔离层设置示意图，隔离层包括但不限于隔离层接地绕线3，其中隔离层接地绕线3设置于时钟绕线1与干扰信号绕线2之间，且每一隔离层接地绕线3与时钟绕线1之间的间距为普通绕线间距的2倍。需要说明的是，本发明实施例的时钟绕线1、干扰信号绕线2和隔离层接地绕线3在同一平面平行，间距定义为：时钟绕线1与干扰信号绕线2之间，或时钟绕线1与隔离层接地绕线3之间的最小距离。
实施本发明实施例，具有以下有益效果：
本发明实施例通过根据时钟树的工艺节点以及时钟频率设定预设的检测标准，并将抓取得到的最大延时与预设检测标准进行比对，根据比对结果判断时钟树是否受到噪声干扰，并在时钟树受到噪声干扰时进行抗干扰处理，包括在时钟树布线工具中添加NDR绕线以及在时钟走线两侧分别设置隔离层，能够有效降低时钟中噪声的影响，从而有利于提高时钟树的抗干扰性，进而能够提高整体时钟延时的平衡性。
以上是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (8)
1.一种基于噪声时序的时钟树抗干扰方法，其特征在于，包括：
抓取时钟树所有的扇出单元，并根据所述扇出单元抓取所述时钟树的延时弧；
抓取所有所述延时弧中的最大延时；
根据时钟树的工艺节点以及时钟频率设定预设检测标准；
将所述最大延时与所述预设检测标准进行比对，根据比对结果对时钟树进行抗干扰处理。
2.如权利要求1所述的基于噪声时序的时钟树抗干扰方法，其特征在于，所述根据所述扇出单元抓取所述时钟树的延时弧，具体为：
根据PrimeTime工具命令抓取所述根据所述扇出单元的延时弧。
3.如权利要求1所述的基于噪声时序的时钟树抗干扰方法，其特征在于，所述根据时钟树的工艺节点以及时钟频率设定预设检测标准，具体为：
根据时钟树的时钟频率将时钟路径分为常规路径和关键路径；
根据时钟树的工艺节点，设定多个工艺节点分别对应的阈值条件，所述阈值条件包括常规路径阈值和关键路径阈值。
4.如权利要求3所述的基于噪声时序的时钟树抗干扰方法，其特征在于，所述将所述最大延时与所述预设检测标准进行比对，根据比对结果对时钟树进行抗干扰处理，具体为：
根据所述时钟树的工艺节点，将所述最大延时与所述工艺节点对应的阈值条件进行比对，在所述最大延时超过所述阈值条件时，检测所述时钟树连线是否存在NDR绕线；
在检测到所述时钟树连线存在NDR绕线时，在时钟走线两侧分别设置隔离层；
在检测到所述时钟树不存在NDR绕线时，在所述时钟树的布局布线工具中添加NDR绕线。
5.一种基于噪声时序的时钟树抗干扰装置，其特征在于，包括：
第一抓取单元，用于抓取时钟树所有的扇出单元，并根据所述扇出单元抓取所述时钟树的延时弧；
第二抓取单元，用于抓取所有所述延时弧中的最大延时；
设定单元，用于根据时钟树的工艺节点以及时钟频率设定预设检测标准；
抗干扰处理单元，用于将所述最大延时与所述预设检测标准进行比对，根据比对结果对时钟树进行抗干扰处理。
6.如权利要求5所述的基于噪声时序的时钟树抗干扰装置，其特征在于，所述根据所述扇出单元抓取所述时钟树的延时弧，具体为：
根据PrimeTime工具命令抓取所述根据所述扇出单元的延时弧。
7.如权利要求5所述的基于噪声时序的时钟树抗干扰装置，所述设定单元，具体用于：
根据时钟树的时钟频率将时钟路径分为常规路径和关键路径；
根据时钟树的工艺节点，设定多个工艺节点分别对应的阈值条件，所述阈值条件包括常规路径阈值和关键路径阈值。
8.如权利要求7所述的基于噪声时序的时钟树抗干扰装置，其特征在于，所述抗干扰处理单元，具体用于：
根据所述时钟树的工艺节点，将所述最大延时与所述工艺节点对应的阈值条件进行比对，在所述最大延时超过所述阈值条件时，检测所述时钟树连线是否存在NDR绕线；
在检测到所述时钟树连线存在NDR绕线时，在时钟走线两侧分别设置隔离层；
在检测到所述时钟树不存在NDR绕线时，在所述时钟树的布局布线工具中添加NDR绕线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010631695.9A CN111881645B (zh) | 2020-07-03 | 2020-07-03 | 一种基于噪声时序的时钟树抗干扰方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010631695.9A CN111881645B (zh) | 2020-07-03 | 2020-07-03 | 一种基于噪声时序的时钟树抗干扰方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111881645A CN111881645A (zh) | 2020-11-03 |
| CN111881645B true CN111881645B (zh) | 2021-05-04 |
Family
ID=73150151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010631695.9A Active CN111881645B (zh) | 2020-07-03 | 2020-07-03 | 一种基于噪声时序的时钟树抗干扰方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111881645B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101533420A (zh) * | 2008-03-11 | 2009-09-16 | 矽统科技股份有限公司 | 时钟树状结构中路径时间延迟量的平衡方法 |
| CN103324774A (zh) * | 2012-12-29 | 2013-09-25 | 东南大学 | 一种基于时钟规划偏差算法的处理器性能优化方法 |
| CN104795091A (zh) * | 2015-04-29 | 2015-07-22 | 信阳师范学院 | 在fpga中实现zbt读写的时序稳定度的系统及方法 |
| CN105404352A (zh) * | 2014-09-11 | 2016-03-16 | 北京华大九天软件有限公司 | 一种检查时钟树综合结果瓶颈从而提高综合质量的方法 |
| CN106650128A (zh) * | 2016-12-28 | 2017-05-10 | 北京华大九天软件有限公司 | 一种图形化显示时钟结构及时序相关性的方法 |
| CN106777437A (zh) * | 2015-11-24 | 2017-05-31 | 龙芯中科技术有限公司 | 时钟系统的构造方法、装置和时钟系统 |
| CN106899981A (zh) * | 2017-01-26 | 2017-06-27 | 华南理工大学 | 一种节点发送时间和功率联合优化的水声网络通信方法 |
| US10068048B1 (en) * | 2016-07-18 | 2018-09-04 | Xilinx, Inc. | Generating clock trees for a circuit design |
| CN109783984A (zh) * | 2019-02-19 | 2019-05-21 | 中国人民解放军国防科技大学 | 一种适用于cpu核频率提升的布局布线方法 |
| CN109947173A (zh) * | 2019-03-18 | 2019-06-28 | 上海安路信息科技有限公司 | 最大时钟偏差的计算方法及计算系统 |
| CN110110472A (zh) * | 2019-05-17 | 2019-08-09 | 北京智芯微电子科技有限公司 | 时钟树的功耗优化方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106326510B (zh) * | 2015-06-30 | 2020-02-21 | 新思科技(上海)有限公司 | 验证时钟树延迟 |
| CN111259614B (zh) * | 2018-11-15 | 2022-04-26 | 北京大学 | 优化鱼骨型时钟树金属走线的设计方法 |
-
2020
- 2020-07-03 CN CN202010631695.9A patent/CN111881645B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101533420A (zh) * | 2008-03-11 | 2009-09-16 | 矽统科技股份有限公司 | 时钟树状结构中路径时间延迟量的平衡方法 |
| CN103324774A (zh) * | 2012-12-29 | 2013-09-25 | 东南大学 | 一种基于时钟规划偏差算法的处理器性能优化方法 |
| CN105404352A (zh) * | 2014-09-11 | 2016-03-16 | 北京华大九天软件有限公司 | 一种检查时钟树综合结果瓶颈从而提高综合质量的方法 |
| CN104795091A (zh) * | 2015-04-29 | 2015-07-22 | 信阳师范学院 | 在fpga中实现zbt读写的时序稳定度的系统及方法 |
| CN106777437A (zh) * | 2015-11-24 | 2017-05-31 | 龙芯中科技术有限公司 | 时钟系统的构造方法、装置和时钟系统 |
| US10068048B1 (en) * | 2016-07-18 | 2018-09-04 | Xilinx, Inc. | Generating clock trees for a circuit design |
| CN106650128A (zh) * | 2016-12-28 | 2017-05-10 | 北京华大九天软件有限公司 | 一种图形化显示时钟结构及时序相关性的方法 |
| CN106899981A (zh) * | 2017-01-26 | 2017-06-27 | 华南理工大学 | 一种节点发送时间和功率联合优化的水声网络通信方法 |
| CN109783984A (zh) * | 2019-02-19 | 2019-05-21 | 中国人民解放军国防科技大学 | 一种适用于cpu核频率提升的布局布线方法 |
| CN109947173A (zh) * | 2019-03-18 | 2019-06-28 | 上海安路信息科技有限公司 | 最大时钟偏差的计算方法及计算系统 |
| CN110110472A (zh) * | 2019-05-17 | 2019-08-09 | 北京智芯微电子科技有限公司 | 时钟树的功耗优化方法 |
Non-Patent Citations (2)
| Title |
|---|
| "ASIC后端设计中的时钟树综合";周广等;《现代电子技术》;20110415;第34卷(第8期);全文 * |
| "High-dimensional metamodeling for prediction of clock tree";Andrew B. Kahng .etc;《2013 ACM/IEEE International Workshop on System Level》;20130602;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111881645A (zh) | 2020-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3913715B2 (ja) | 不良検出方法 | |
| CN104297629B (zh) | 含分布式电源的配电网的区段故障检测与定位方法 | |
| US8987010B1 (en) | Microprocessor image correction and method for the detection of potential defects | |
| KR101808819B1 (ko) | 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법 | |
| JP4786505B2 (ja) | 不良検出方法 | |
| CN107659465A (zh) | 一种整车can总线错误帧的排查装置及排查方法 | |
| CN105405785A (zh) | 一种基于仲裁器的绑定前硅通孔测试结构 | |
| CN105093007B (zh) | 电容式触摸屏的标配充电器判别方法 | |
| Ashok et al. | Fault diagnosis scheme for cross-country faults in dual-circuit line with emphasis on high-impedance fault syndrome | |
| CN111881645B (zh) | 一种基于噪声时序的时钟树抗干扰方法及装置 | |
| CN109587145B (zh) | 一种电力网络中的虚假数据入侵检测方法、装置及设备 | |
| Eskandari et al. | Optimization of SVM classifier using grid search method for line-line fault detection of photovoltaic systems | |
| JP2629523B2 (ja) | Ｌｓｉ検査装置及び方法 | |
| CN114397547A (zh) | 一种多通道直流电弧检测方法、电路及其电子设备 | |
| JP3556509B2 (ja) | 欠陥解析システムおよびその方法 | |
| US6136618A (en) | Semiconductor device manufacturing process diagnosis system suitable for diagnoses of manufacturing process of logic LSI composed of a plurality of logic circuit blocks and diagnosis method thereof | |
| Dalirsani et al. | Structural test for graceful degradation of NoC switches | |
| Huang et al. | Test point selection for analog fault diagnosis of unpowered circuit boards | |
| US7076707B2 (en) | Methodology of locating faults of scan chains in logic integrated circuits | |
| CN106646088A (zh) | 端口故障检测电路 | |
| Feng et al. | A new diagnosis approach for short faults in interconnects | |
| CN115575786A (zh) | 探针测试的验证方法及装置、电子设备、存储介质 | |
| CN116151186A (zh) | 一种时序优化方法、装置和电子设备 | |
| CN111881646B (zh) | 一种基于结构和时序的时钟树质量检测方法及装置 | |
| CN112348159A (zh) | 一种故障电弧神经网络优化训练方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A clock tree anti-interference method and device based on noise timing Effective date of registration: 20220307 Granted publication date: 20210504 Pledgee: Shanghai Pudong Development Bank Limited by Share Ltd. Guangzhou branch Pledgor: UNICMICRO (GUANGZHOU) Co.,Ltd. Registration number: Y2022440000039 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20230309 Granted publication date: 20210504 Pledgee: Shanghai Pudong Development Bank Limited by Share Ltd. Guangzhou branch Pledgor: UNICMICRO (GUANGZHOU) Co.,Ltd. Registration number: Y2022440000039 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A clock tree anti-interference method and device based on noise timing Effective date of registration: 20230322 Granted publication date: 20210504 Pledgee: Shanghai Pudong Development Bank Limited by Share Ltd. Guangzhou branch Pledgor: UNICMICRO (GUANGZHOU) Co.,Ltd. Registration number: Y2023980035757 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20210504 Pledgee: Shanghai Pudong Development Bank Limited by Share Ltd. Guangzhou branch Pledgor: UNICMICRO (GUANGZHOU) Co.,Ltd. Registration number: Y2023980035757 |