CN111867276A - 一种嵌入式电容材料基材的加工方法 - Google Patents

Abstract

本申请实施例提供一种嵌入式电容材料基材的加工方法，将剪裁得到的片状嵌入式电容材料基材固定于平面固定台上且嵌入式电容材料基材的至少一边露出于平面固定台边缘，其中，嵌入式电容材料基材包括上、下两层电极以及位于上、下两层电极之间的介质层；对嵌入式电容材料基材的露出于平面固定台边缘的露出部分进行横截面的打磨和抛光，直到嵌入式电容材料基材周边的横截面均打磨和抛光完成。上述描述的加工方法，可以从物理上使得嵌入式电容材料基材的上、下两层电极断开，排除剪裁时可能导致上、下两层电极接触的风险，从而避免使用蚀刻方法，能够提高产品良率。

Description

一种嵌入式电容材料基材的加工方法

技术领域

本申请实施例涉及电子元件加工领域，尤其涉及一种嵌入式电容材料基材的加工方法。

背景技术

随着电子器件向着高功能化、微型化、可弯曲化方向发展，电子系统中的无源器件所占的比重越来越大，例如，在手机中无源器件的数量是有源器件的20倍。

目前无源器件(例如，分立式电容器件)主要采用表面贴装的方式，表面贴装制造的无源器件，占据着基板的大量空间，且面上互连长度长和焊接点多，使得材料和系统的电性能及可靠性能降低。

为了提供更加轻巧、性能更好、价格便宜、性能的可靠性更强的电子系统，将过去表面贴装型封装系统转换为埋入式封装系统是目前看来一种较好的选择。

在所有的无源器件中，电容器的数量最多，其次是电阻。为了节省电路板表面的空间并减少电磁干扰，将分立式电容器件以平板电容器的材料形式埋进或层压进多层电路板(Printed Circuit Board，PCB)中，是解决问题的趋势。

而平板电容材料在层压进电路板前，需对其做电学性能检测，以确保所使用的电容材料的电容密度、耐电压强度等性能符合要求，因此需蚀刻成一定的尺寸进行测试，然而，平板电容材料在蚀刻过程中，人员的操作以及设备的加工易导致产品性能降低，特别是柔性薄膜材料更容易因人员的操作及设备的加工而引起褶皱、折痕等。因此，需寻找一种操作简单、提高产品良率的方法代替蚀刻的方法尤为重要。

发明内容

鉴于上述问题，本申请实施例提供了一种嵌入式电容材料基材的加工方法，克服了上述问题或者至少部分地解决了上述问题。

根据本申请实施例的一个方面，提供了一种嵌入式电容材料基材的加工方法，所述方法包括：

将剪裁得到的片状嵌入式电容材料基材固定于平面固定台上且所述嵌入式电容材料基材的至少一边露出于所述平面固定台边缘，其中，所述嵌入式电容材料基材包括上、下两层电极以及位于所述上、下两层电极之间的介质层；

对所述嵌入式电容材料基材的露出于所述平面固定台边缘的露出部分进行横截面的打磨和抛光，直到所述嵌入式电容材料基材周边的横截面均打磨和抛光完成。

可选地，对所述露出部分进行横截面的打磨和抛光具体包括：

使用颗粒度从大到小的至少两种规格的砂纸和/或砂轮对所述露出部分进行横截面的打磨和抛光。

可选地，所述砂纸的规格包括1000、2000目或4000目；所述砂轮的规格包括36#至46#或60#至100#中的一种或多种。

可选地，所述砂轮的磨料包括棕刚玉、白刚玉、黑碳化硅、绿碳化硅、铬刚玉、单晶刚玉、微晶刚玉和锆刚玉中的一种或多种。

可选地，所述测试所述嵌入式电容材料基材的所述上、下两层电极具体包括：

使用数字万用表、电阻测试仪和通断路检测仪中的一种或多种组合测试所述嵌入式电容材料基材的所述上、下两层电极。

可选地，所述将所述片状嵌入式电容材料基材固定于所述平面固定台上具体包括：

将所述片状嵌入式电容材料基材放置于所述平面固定台上的下硬板上；

在所述片状嵌入式电容材料基材的上面放置上硬板，且所述上、下两片硬板对齐；

使用夹具将所述上、下两片硬板夹紧，使得所述上、下两片硬板之间的所述片状嵌入式电容材料基材不会移动。

可选地，所述嵌入式电容材料基材的至少一边露出于所述平面固定台边缘的宽度为1-2毫米。

可选地，对所述露出部分进行横截面的打磨和抛光具体包括：

先使用最大颗粒规格的砂纸或砂轮对所述露出部分进行横截面打磨；

再使用颗粒规则比所述最大颗粒规格小的至少一种规格的砂纸或砂轮对所述露出部分的剩下部分进行打磨抛光。

可选地，所述使用所述最大颗粒规格的砂纸或砂轮对所述露出部分进行横截面打磨具体包括：

使用所述最大颗粒规格的砂纸或砂轮对所述露出部分进行横截面打磨至所述露出部分的最多80％。

可选地，所述将所述片状嵌入式电容材料基材固定于所述平面固定台上具体包括：

通过气压固定和/或夹持固定方式将所述片状嵌入式电容材料基材固定于所述平面固定台上。

本申请实施例通过对嵌入式电容材料基材的周边横截面进行打磨和抛光，因此，可以从物理上使得所述嵌入式电容材料基材的所述上、下两层电极断开，排除嵌入式电容材料基材剪裁时可能导致上、下两层电极接触的风险，从而避免使用蚀刻方法，能够提高产品良率。

上述说明仅是本申请实施例技术方案的概述，为了能够更清楚了解本申请实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例的一种嵌入式电容材料基材的加工方法的流程示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。另外，本文中术语“系统”和“网络”在本文中常被可互换使用。

为了使本技术领域的人员更好地理解本申请方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。

如图1所示，为本申请一实施例的一种嵌入式电容材料基材的加工方法的流程示意图。

步骤11，使用剪裁工具剪裁得到片状嵌入式电容材料基材。

所述片状嵌入式电容材料基材包括上、下两层电极以及位于所述上、下两层电极之间的介质层，其中，所述上、下两层电极可以为金属电极，例如，所述上、下两层电极为铜箔，所述介质层一般6-20微米(um)。

例如，裁切工具可以为剪刀、美工刀、激光切割、水刀切割和分切机中的一种或多种，剪裁过程中需保证片状嵌入式电容材料基材的横截面的直线性，无卷边等，其中，裁切尺寸比出货要求的尺寸或测试规定的尺寸大2-4毫米(mm)，例如，尺寸为22×22毫米。

由于所述片状嵌入式电容材料基材的介质层一般6-20微米，所以，在使用裁切工具剪裁所述片状嵌入式电容材料基材时，很容易导致所述片状嵌入式电容材料基材的上、下两层电极接触并导通。

步骤12，将片状嵌入式电容材料基材固定于平面固定台上且所述嵌入式电容材料基材的至少一边露出于所述平面固定台边缘。

例如，所述片状嵌入式电容材料基材可以是方形的，也可以是圆形的，或者是其它任何形状。

将所述片状嵌入式电容材料基材放置于平面固定台上的下硬板上；在所述片状嵌入式电容材料基材的上面放置上硬板，且所述上、下两片硬板对齐；使用夹具将所述上、下两片硬板夹紧，使得所述上、下两片硬板之间的所述片状嵌入式电容材料基材不会移动。例如，通过气压固定和/或夹持固定方式将所述片状嵌入式电容材料基材固定于所述平面固定台上。

在本申请的另一实施例中，所述上、下两片硬板为表面光滑的硬板，并且硬板各边平滑，至少一边无倒角或圆角，两块硬板长宽尺寸相同，并且大于所述片状嵌入式电容材料基材尺寸4厘米(cm)以上。

在将所述片状嵌入式电容材料基材固定于所述平面固定台时，所述嵌入式电容材料基材的至少一边露出于所述平面固定台边缘，例如，可以只有一边露出于所述平面固定台边缘，其中，露出于所述平面固定台边缘的宽度可以为1-2毫米。例如，在平面固定台无倒角或圆角的那边露出样品的一边1毫米的宽度。

在本申请的另一实施例中，可以是所述嵌入式电容材料基材的全部周边均露出于所述平面固定台边缘，露出的宽度可以为1-2毫米。

在本申请的另一实施例中，为提高效率，可以将若干张所述嵌入式电容材料基材叠加，各边对齐，将叠加好的所述嵌入式电容材料基材置于平面固定台的下硬板上，在无倒角或圆角边露出1-2mm，将上硬板压在所述嵌入式电容材料基材的上面，并与下硬板对齐。这样保证叠加的片材产品只有一边1-2mm宽度露于平面固定台外面。

在本申请的另一实施例中，在上硬板的上面再施加一定的压力，压力为4-8(千克/每平方厘米(kg/cm²))，或在所述嵌入式电容材料基材的未露出的其他三边使用夹具将上下两块硬板夹紧，以保证中间片材的固定性。

步骤13，对所述嵌入式电容材料基材的露出于所述平面固定台边缘的露出部分进行横截面的打磨和抛光，直到所述嵌入式电容材料基材的周边的横截面均打磨和抛光完成。

例如，使用颗粒度从大到小的至少两种规格的砂纸和/或砂轮对所述露出部分进行横截面的打磨和抛光。

在本申请的一实施例中，所述砂纸的规格包括1000、2000目或4000目。

在本申请的另一实施例中，所述砂轮的规格包括36号(#)至46#或60#至100#中的一种或多种。例如，所述砂轮的磨料包括棕刚玉、白刚玉、黑碳化硅、绿碳化硅、铬刚玉、单晶刚玉、微晶刚玉和锆刚玉中的一种或多种。

先使用最大颗粒规格的砂纸或砂轮对所述露出部分进行横截面打磨；再使用颗粒规则比所述最大颗粒规格小的至少一种规格的砂纸或砂轮对所述露出部分的剩下部分进行打磨抛光。例如，使用所述最大颗粒规格的砂纸或砂轮对所述露出部分进行横截面打磨至所述露出部分的最多80％，然后剩下的部分使用颗粒度更小规格的砂纸或砂轮对所述露出部分进行横截面打磨抛光，直到所述嵌入式电容材料基材周边全部打磨抛光完成。

例如，如果露出部分为1毫米，使用颗粒度大规格的砂纸(例如，2000目)或砂轮先对所述嵌入式电容材料基材截面进行粗打磨，打磨距离0.8mm左右。粗打磨完成，再使用颗粒度更小规格的砂纸(例如，4000目)或砂轮进行细打磨抛光，打磨距离0.2mm左右，所述嵌入式电容材料基材的其他三边依照此方式进行打磨抛光。

例如，如果露出部分为2毫米，先用2000目的砂纸进行打磨所述嵌入式电容材料基材的露出部分的截面的1毫米，再使用4000目的砂纸进行打磨抛光0.5-1毫米，可选的，可以打磨抛光完剩下所有部分，例如，可以打磨抛光至露出部分的横截面靠近平面固定台侧边即可。

如果所述嵌入式电容材料基材当前只露出一边的侧边，则打磨抛光完这个侧边的横截面后，再调整方向重新固定所述嵌入式电容材料基材，使用同样的方式对所述嵌入式电容材料基材的其它三边的横截面进行打磨抛光。如果所述嵌入式电容材料基材露出所有周边，就仅需要固定一次，使用上述的方式对所述嵌入式电容材料基材的周边的横截面进行打磨抛光。

步骤14，测试所述嵌入式电容材料基材的所述上、下两层电极是否断开。

例如，使用万用表、电阻测试仪和通断路检测仪中的一种或多种组合测试所述嵌入式电容材料基材的所述上、下两层电极是否断开。

例如，打磨抛光完成后使用万用表或电阻测试仪测试所述嵌入式电容材料基材正面与背面间的电阻，当电阻为无穷大时，说明所述嵌入式电容材料基材的上、下两层电极没有连接在一起。

使用通断路检测仪时，测试所述嵌入式电容材料基材的所述上、下两层电极为断路时为准。

如果测试结果为所述嵌入式电容材料基材的所述上、下两层电极断开，则加工完成，执行步骤15；如果测试结果为所述嵌入式电容材料基材的所述上、下两层电极导通，执行步骤16。

步骤15，当测试所述嵌入式电容材料基材的所述上、下两层电极断开时，测试所述嵌入式电容材料基材的电学性能。

例如，电学性能测试包括耐电压、电容值、介电常数等。

步骤16，重新打磨或处理为不合格产品

例如，继续重复前述步骤12-13的步骤，重新打磨抛光所述嵌入式电容材料基材的周边横截面，直到测试所述嵌入式电容材料基材的所述上、下两层电极断开，或者直到所述嵌入式电容材料基材的尺寸达到出货尺寸还不能得到上、下两层电极断开的结果，则处理为不合格产品。

综上所述，通过上述对嵌入式电容材料基材的加工方法，通过物理方法可以将嵌入式电容材料基材的上、下电极完全分离，排除嵌入式电容材料基材剪裁时可能导致上、下两层电极接触的风险，可以达到不蚀刻嵌入式电容而测试其电学性能的目的，能够提高产品良率。

此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本申请的范围之内并且形成不同的实施例。例如，在权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

应该注意的是上述实施例对本申请进行说明而不是对本申请进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。上述实施例中的步骤，除有特殊说明外，不应理解为对执行顺序的限定。

以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (10)

1.一种嵌入式电容材料基材的加工方法，其特征在于，所述方法包括：

将剪裁得到的片状嵌入式电容材料基材固定于平面固定台上且所述嵌入式电容材料基材的至少一边露出于所述平面固定台边缘，其中，所述嵌入式电容材料基材包括上、下两层电极以及位于所述上、下两层电极之间的介质层；

对所述嵌入式电容材料基材的露出于所述平面固定台边缘的露出部分进行横截面的打磨和抛光，直到所述嵌入式电容材料基材周边的横截面均打磨和抛光完成。

2.根据权利要求1所述的方法，其特征在于，对所述露出部分进行横截面的打磨和抛光具体包括：

使用颗粒度从大到小的至少两种规格的砂纸和/或砂轮对所述露出部分进行横截面的打磨和抛光。

3.根据权利要求2所述的方法，其特征在于，所述砂纸的规格包括1000、2000目或4000目；所述砂轮的规格包括36#至46#或60#至100#中的一种或多种。

4.根据权利要求2或3所述的方法，其特征在于，所述砂轮的磨料包括棕刚玉、白刚玉、黑碳化硅、绿碳化硅、铬刚玉、单晶刚玉、微晶刚玉和锆刚玉中的一种或多种。

5.根据权利要求1所述的方法，其特征在于，所述测试所述嵌入式电容材料基材的所述上、下两层电极具体包括：

使用数字万用表、电阻测试仪和通断路检测仪中的一种或多种组合测试所述嵌入式电容材料基材的所述上、下两层电极。

6.根据权利要求1所述的方法，其特征在于，所述将所述片状嵌入式电容材料基材固定于所述平面固定台上具体包括：

将所述片状嵌入式电容材料基材放置于所述平面固定台上的下硬板上；

在所述片状嵌入式电容材料基材的上面放置上硬板，且所述上、下两片硬板对齐；

使用夹具将所述上、下两片硬板夹紧，使得所述上、下两片硬板之间的所述片状嵌入式电容材料基材不会移动。

7.根据权利要求1所述的方法，其特征在于，所述嵌入式电容材料基材的至少一边露出于所述平面固定台边缘的宽度为1-2毫米。

8.根据权利要求2所述的方法，其特征在于，对所述露出部分进行横截面的打磨和抛光具体包括：

先使用最大颗粒规格的砂纸或砂轮对所述露出部分进行横截面打磨；

再使用颗粒规则比所述最大颗粒规格小的至少一种规格的砂纸或砂轮对所述露出部分的剩下部分进行打磨抛光。

9.根据权利要求8所述的方法，其特征在于，所述使用所述最大颗粒规格的砂纸或砂轮对所述露出部分进行横截面打磨具体包括：

使用所述最大颗粒规格的砂纸或砂轮对所述露出部分进行横截面打磨至所述露出部分的最多80％。

10.根据权利要求1所述的方法，其特征在于，所述将所述片状嵌入式电容材料基材固定于所述平面固定台上具体包括：

通过气压固定和/或夹持固定方式将所述片状嵌入式电容材料基材固定于所述平面固定台上。

Images