CN111865055A - 一种提前下拉同步整流管栅压的同步整流驱动电路 - Google Patents

一种提前下拉同步整流管栅压的同步整流驱动电路 Download PDF

Info

Publication number
CN111865055A
CN111865055A CN202010731601.5A CN202010731601A CN111865055A CN 111865055 A CN111865055 A CN 111865055A CN 202010731601 A CN202010731601 A CN 202010731601A CN 111865055 A CN111865055 A CN 111865055A
Authority
CN
China
Prior art keywords
tube
voltage
synchronous rectifier
pull
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010731601.5A
Other languages
English (en)
Other versions
CN111865055B (zh
Inventor
明鑫
李相骏
秦尧
毛帅
张永瑜
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010731601.5A priority Critical patent/CN111865055B/zh
Publication of CN111865055A publication Critical patent/CN111865055A/zh
Application granted granted Critical
Publication of CN111865055B publication Critical patent/CN111865055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

一种提前下拉同步整流管栅压的同步整流驱动电路，在隔离式开关电源由副边绕组为负载供电时，同步整流管的漏极电压下降，当同步整流管漏极电压下降到关断阈值时关断驱动下管，同时使能提前下拉阈值检测模块和同步整流管栅压下拉模块；检测到同步整流管的漏极电压继续下降到开启阈值时，驱动上管导通为同步整流管的栅极电压充电，同步整流管导通，同步整流管的漏极电压上升；当同步整流管的漏极电压上升至提前下拉阈值时关断驱动上管，仅由同步整流管栅压下拉模块为同步整流管的栅极电压放电；当同步整流管的漏极电压上升至关断阈值时，开启驱动下管为同步整流管的栅极电压放电，同步整流管的栅极电压放电至地电位将同步整流管关断。

Description

一种提前下拉同步整流管栅压的同步整流驱动电路
技术领域
本发明属于电源管理技术领域，涉及一种采用提前下拉同步整流管栅压的方式来延长同步整流管导通时间、减小体二极管导通时间的同步整流驱动电路。
背景技术
随着高速大规模集成电路的处理速度不断提高，半导体器件的尺寸不断减少，芯片功耗持续降低，业界对芯片的效率要求越来越高。传统的DC/DC变换器采用二极管进行整流，由于其自身器件的特性，在二极管上会产生固定的导通压降，即使采用导通压降更低的肖特基二极管，也会产生0.3V-0.4V的压降，导致整流损耗增加，电源效率降低，并且会造成严重的散热问题。使用MOSFET进行同步整流是业界采用的改进方式，因为MOSFET的导通电阻更低，可以很大程度的降低整流部分的功耗，提高整个电源的效率。
同步整流技术按照驱动方式可以分为电压型驱动和电流型驱动，其中电压型驱动方式结构简单且成本更低，是目前主流的同步整流驱动技术。电压型自驱动同步整流应用于反激变换器Flyback拓扑如图1所示，该应用的拓扑工作原理为：变压器原边侧控制原边开关管M1开启时，同步整流控制电路检测到同步整流管SR的漏源电压VDS＞0，因此同步整流管SR关断，变压器的副边绕组NS储存能量，系统依靠输出电容Cout为负载供电；当原边开关管M1关断时，副边绕组NS电压反向，同步整流驱动电路检测到同步整流管SR的漏源压差VDS＜0，同步整流管SR开启，将副边绕组NS先前存储的能量提供给负载，并且补充输出电容Cout损失的能量。
由于传统反激变换器Flyback拓扑中同步整流管SR的源极接地，因此当副边绕组NS为负载供电时，同步整流管SR的漏极电压将小于0，因此同步整流驱动电路需要负压采样电路，分别为开启阈值检测电路和关断阈值检测电路，接收同步整流管SR漏极电压信息，实现对同步整流管SR进行开关控制。另外在同步整流管SR开关过程中会有振荡现象产生，同步整流管SR的漏极电压有可能达到关断阈值点，从而将同步整流管SR错误关断，因此传统的同步整流驱动电路中设计有同步整流管SR最小导通时间。
当反激变换器Flyback工作在轻载模式时，由于负载电流较小，同步整流管SR的漏源电压将很快达到关断阈值检测点，关断阈值检测电路输出控制信号将同步整流管SR关断，同步整流管SR的导通时间减小，因此同步整流管SR的导通损耗减小，但是开关损耗占比逐渐增大。针对轻载模式的传统解决方案是将关断阈值检测输出和同步整流管SR最小导通时间相比较，当同步整流驱动电路在最小导通时间内检测到同步整流管SR的漏极电压达到关断阈值时，电路将同步整流管SR保持关断，Flyback电路只通过同步整流管SR的体二极管进行整流，由于轻载模式下体二极管导通时间较短，因此体二极管的导通损耗不会很大，而同步整流管SR的不开启会减小其开关损耗，因此总体上减小了同步整流控制电路的损耗，提升了效率。
但是这种方案在极轻载条件下会增加关断阈值检测比较器的延时，同步整流电路误判断退出轻载工作模式，从而造成同步整流管发生反灌，严重影响同步整流效率。另外在轻重载模式切换过程是连续的，当负载条件使同步整流管SR的导通时间正好位于最小导通时间附近时，同步整流驱动电路不能准确的判断是否工作在轻载工作模式，造成同步整流效率降低。
发明内容
针对上述传统同步整流驱动电路通过将关断阈值检测输出和同步整流管SR最小导通时间进行比较的方案中出现的误判问题，本发明提出了一种同步整流驱动电路，采用提前下拉同步整流管栅压的方式，减小同步整流管SR的栅源电压来增加同步整流管SR的导通电阻，维持同步整流管SR漏源电压以延长同步整流管SR的导通时间，减小体二极管导通时间，使同步整流驱动电路能够有效的工作在轻载模式和CCM模式，实现同步整流的高效率。
本发明的技术方案为：
一种提前下拉同步整流管栅压的同步整流驱动电路，包括同步整流管、同步整流管漏极电压采样模块、开启阈值检测模块、上通道逻辑驱动模块、驱动上管、关断阈值检测模块、下通道逻辑驱动模块和驱动下管，所述驱动上管和驱动下管串联并连接在电源电压和地之间，其串联点连接所述同步整流管的栅极；所述同步整流管的源极接地，漏极连接所述同步整流管漏极电压采样模块的输入端；
所述同步整流驱动电路还包括提前下拉阈值检测模块和同步整流管栅压下拉模块；所述同步整流管漏极电压采样模块用于检测所述同步整流管的漏极电压，并将检测到的所述同步整流管的漏极电压值输出至所述开启阈值检测模块、关断阈值检测模块和提前下拉阈值检测模块的输入端；
所述同步整流驱动电路由隔离式开关电源的输出信号供电，当所述隔离式开关电源由副边绕组为负载供电时，所述同步整流管的漏极电压下降，当所述同步整流管漏极电压采样模块检测到所述同步整流管的漏极电压下降到关断阈值时，所述关断阈值检测模块控制所述下通道逻辑驱动模块关断所述驱动下管，同时所述关断阈值检测模块控制所述下通道逻辑驱动模块产生有效的提前下拉使能信号使能所述提前下拉阈值检测模块和同步整流管栅压下拉模块；
当所述同步整流管的漏极电压继续下降到开启阈值时，所述开启阈值检测模块控制所述上通道逻辑驱动模块将所述驱动上管导通为所述同步整流管的栅极电压充电，导通所述同步整流管；同时所述开启阈值检测模块控制所述上通道逻辑驱动模块产生防止驱动下管误开启信号使得所述驱动下管保持关断状态；
所述同步整流管导通后，所述同步整流管的漏源电压差逐渐减小，所述同步整流管的漏极电压上升，当所述同步整流管的漏极电压上升至提前下拉阈值时，所述提前下拉阈值检测模块产生控制信号将所述驱动上管关断，同时所述提前下拉阈值检测模块控制仅由所述同步整流管栅压下拉模块为所述同步整流管的栅极电压放电；其中所述提前下拉阈值设置在所述开启阈值和所述关断阈值之间；
当所述同步整流管的漏极电压上升至所述关断阈值时，所述关断阈值检测模块控制所述下通道逻辑驱动模块将所述驱动下管开启为所述同步整流管的栅极电压放电，同时所述关断阈值检测模块控制所述提前下拉使能信号无效并控制所述下通道逻辑驱动模块产生防止驱动上管误开启信号使得所述驱动上管保持关断状态，当所述同步整流管的栅极电压放电至地电位时所述同步整流管关断。
具体的，所述同步整流管栅压下拉模块包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第一LDNMOS管、第一电阻、第一电容、第一齐纳管和第二齐纳管，
第一PMOS管的栅漏短接并连接第二PMOS管的栅极和偏置电流，其源极连接第二PMOS管的源极和第九NMOS管的漏极并连接电源电压；
第八NMOS管的栅漏短接并连接第二PMOS管的漏极和第九NMOS管的栅极，其源极连接第六NMOS管的栅极和漏极以及第七NMOS管的漏极，其衬底连接第九NMOS管的衬底、第四NMOS管的源极、第六NMOS管的源极、第一NMOS管的栅极、第二NMOS管的栅极、第三NMOS管的栅极和第五NMOS管的栅极并通过第一电阻后接地；
第七NMOS管的栅极连接所述提前下拉使能信号，其源极连接第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极和第五NMOS管的源极并接地；所述提前下拉使能信号低电平有效；
第四NMOS管的栅极连接第九NMOS管的源极和第五NMOS管的漏极以及所述提前下拉阈值检测模块的输出信号，其漏极连接第二NMOS管的漏极、第三NMOS管的漏极和第一LDNMOS管的源极；当所述同步整流管的漏极电压上升至所述提前下拉阈值时，所述提前下拉阈值检测模块输出为高电平；
第一LDNMOS管的栅极连接第一电容的一端、第二齐纳管的阴极和偏置电压，其漏极连接第一齐纳管的阴极并作为所述同步整流管栅压下拉模块的输出端连接所述同步整流管的栅极；
第一电容的另一端和第二齐纳管的阳极连接第一NMOS管的栅极，第一齐纳管的阳极连接第一NMOS管的漏极。
具体的，当所述防止驱动下管误开启信号和所述防止驱动上管误开启信号有效期间，所述同步整流管漏极电压采样模块还用于在检测到同步整流管的漏极电压超过穿通阈值时控制所述上通道逻辑驱动模块关断所述驱动上管和控制所述下通道逻辑驱动模块开启所述驱动下管，从而关断所述同步整流管。
具体的，所述防止驱动下管误开启信号和所述防止驱动上管误开启信号为方波信号。
本发明的有益效果为：本发明提出了采用提前下拉同步整流管栅压的方式来实现同步整流驱动电路，设置了一个额外的漏源电压比较点即提前下拉阈值，在同步整流管漏极电压达到提前下拉阈值时将上管驱动和下管驱动同时关断，只通过同步整流管栅压下拉模块的放电通路将同步整流管的栅极电压下拉到较低的水平，维持同步整流管的漏源电压以防止同步整流管过早关断，使得同步整流管即使在漏源电流很小的情况下也能维持导通，保证了隔离式开关电源工作在轻载模式下也能够将同步整流管保持较长的导通时间，提升了同步整流驱动芯片轻载模式下的效率；且隔离式开关电源工作在连续导通CCM模式下时能够减小其原副边同时穿通程度，从而减小CCM模式的导通损耗。
附图说明
图1为本发明提出的一种提前下拉同步整流管栅压的同步整流驱动电路在实施例中的应用拓扑结构图。
图2为本发明提出的一种提前下拉同步整流管栅压的同步整流驱动电路在实施例中工作在电流断续模式DCM下的信号时序图。
图3为本发明提出的一种提前下拉同步整流管栅压的同步整流驱动电路中提前下拉阈值检测模块和同步整流管栅压下拉模块在实施例中的一种电路实现示意图。
图4为提前下拉电路的工作过程示意图。
具体实施方式
下面结合图示对本发明的具体实施方式与原理详细阐述。
本发明提出的同步整流驱动电路适用于隔离式开关电源，如反激变换器和正激变换器，下面以将本发明应用于反激变换器为例进行说明，同步整流驱动实质是通过检测同步整流管SR漏极电压来对同步整流管SR的开关动作进行控制，因此将本发明应用于其他隔离式开关电源时原理与反激变换器类似，在此不再赘述。
如图1所示为将本发明提出的同步整流驱动电路应用于反激变换器Flyback时的拓扑结构图，其中实线部分为本发明提出的同步整流驱动电路的电路拓扑，包括同步整流管SR、同步整流管漏极电压采样模块、开启阈值检测模块、上通道逻辑驱动模块、驱动上管MP、关断阈值检测模块、下通道逻辑驱动模块、驱动下管MN和提前下拉电路，其中提前下拉电路包括提前下拉阈值检测模块和同步整流管栅压下拉模块，驱动上管MP和驱动下管MN串联并连接在电源电压VDD和地VSS之间，其串联点连接同步整流管SR的栅极，驱动上管MP导通时接通电源电压VDD为同步整流管SR栅极充电，驱动下管MN导通时为同步整流管SR栅极放电至地电平VSS；同步整流管SR的源极接地，漏极连接同步整流管漏极电压采样模块的输入端。同步整流管漏极电压采样模块用于检测同步整流管SR的漏极电压VD，并将检测到的同步整流管的漏极电压VD的值输出至开启阈值检测模块、关断阈值检测模块和提前下拉阈值检测模块的输入端，开启阈值检测模块、关断阈值检测模块和提前下拉阈值检测模块可以由比较器实现，将同步整流管SR的漏极电压采样值与开启阈值、关断阈值和提前下拉阈值进行比较，根据应用电路的具体情况可以设置开启阈值、关断阈值和提前下拉阈值设置为任意优选值，本实施例中令开启阈值为-86mV，关断阈值为-3mV，提前下拉阈值为-40mV。上通道逻辑驱动模块用于控制驱动上管MP，本实施例中上通道逻辑驱动模块包括或门OR1、上通道逻辑模块和上管驱动模块，开启阈值检测模块的输出、同步整流管漏极电压采样模块输出的CK信号和防止驱动上管误开启信号CTL2_SLEW经过或门OR1后控制上通道逻辑模块，上通道逻辑模块的输出经过上管驱动模块后用于控制驱动上管MP，同时上通道逻辑模块还用于在控制驱动上管MP导通时产生防止驱动下管误开启信号CTL1_SLEW作为关断阈值检测模块的使能信号；下通道逻辑驱动模块包括或门OR2、下通道逻辑模块和下管驱动模块，关断阈值检测模块的输出和同步整流管漏极电压采样模块输出的CK信号经过或门OR2后控制下通道逻辑模块，下通道逻辑模块的输出经过下管驱动模块后用于控制驱动下管MN，下通道逻辑模块的输出信号用于使能提前下拉阈值检测模块和同步整流管栅压下拉模块，当驱动下管MN开启时锁定提前下拉阈值检测模块和同步整流管栅压下拉模块，当驱动下管MN关断时解锁提前下拉阈值检测模块和同步整流管栅压下拉模块，同时下通道逻辑模块还用于在控制驱动下管MN导通时产生防止驱动上管误开启信号CTL2_SLEW返回到或门OR1。
同步整流驱动电路由隔离式开关电源的输出信号供电，本实施例中的同步整流驱动电路由反激变换器Flyback的输出VOUT来供电，同步整流驱动电路还可以设置基准电压产生模块产生参考电压Vref和偏置电流产生模块产生内部偏置电流Ibias，同步整流驱动电路的内部比较点能够基于参考电压Vref来进行比较，如偏置电压Vbias可以由参考电压Vref产生。
下面结合反激变换器的工作原理详细说明本发明提出的同步整流驱动电路在本实施例中的具体工作过程。
如果反激变换器的原边开关管M1在开启之前副边侧电感电流Is已经下降到零，反激变换器的系统工作在DCM(断续电流模式)模式。如图2所示是DCM模式下各关键信号的时序图，VDS是同步整流管SR的漏源电压，VGATE是同步整流管SR的栅极电压。在DCM模式下，原边开关管M1断开，反激变换器的原边绕组关断，同步整流管SR的漏极电压下降，当关断阈值检测模块检测到同步整流管SR漏极达到关断阈值(本实施例为-3mV)时，同步整流驱动电路将关断驱动下管MN，驱动下管MN关断时产生有效的提前下拉使能信号，使得提前下拉阈值检测模块和同步整流管栅压下拉模块解锁。
当同步整流管SR漏端电压持续下降至开启阈值(本实施例为-86mV)的检测点时，开启阈值检测模块的输出信号控制上通道逻辑驱动模块将驱动上管MP导通，同步整流管SR栅压开始充电；同时触发防止驱动下管误导通信号CTL1_SLEW，使得下管驱动保持关断状态，CTL1_SLEW信号为维持一定时间的方波信号。同步整流管SR栅极电位抬升至驱动电压即上管驱动的电源电压VDD，同步整流管SR导通，电流方向由同步整流管SR源极流向漏极，且随着副边电感存储能量的释放，通过同步整流管SR沟道的电流逐渐减小，同步整流管SR漏源压差逐渐减小，同步整流管SR的漏源电压逐渐抬升，当该压差减小至提前下拉阈值(本实施例为-40mV)时，提前下拉阈值检测模块产生一个逻辑输出EN1将上通道逻辑驱动模块关断，上驱动管MP关断，此时驱动上管MP和驱动下管MN全部关断，只有同步整流管栅压下拉模块对同步整流管SR栅极进行缓慢放电，提前下拉功能开始，同步整流管SR栅压开始下拉，导通电阻将不断增大，同步整流管SR的漏源电压因此不会持续降低，而是维持在固定值(-40mV左右)，提前下拉模块经过设计，栅压不会下拉到地电位。当流经同步整流管SR的电感电流持续降低导致无法将同步整流管漏源电压维持到-40mV时，同步整流管SR漏源电压将快速上升至关断阈值-3mV，此时关断阈值检测模块使能下管驱动，将驱动下管MN导通，同步整流管SR栅极电压继续放电至驱动模块的地电位0V，关断同步整流管SR，驱动下管MN导通的同时还会锁定提前下拉阈值检测模块和同步整流管栅压下拉模块，并且触发防止上拉驱动管误导通信号CTL2_SLEW，CTL2_SLEW也为维持一定时间的方波信号。防止驱动下管误导通信号CTL1_SLEW和防止上拉驱动管误导通信号CTL2_SLEW可以由RC充电产生的延时差形成方波信号维持时间。
一些实施例中还增加了防穿通的设置，利用同步整流管漏极电压采样模块检测到同步整流管SR的漏极电压是否超过穿通阈值(如设置为2.4V)，当防止驱动下管误开启信号CTL1_SLEW和防止驱动上管误开启信号CTL2_SLEW有效持续时间内，如果检测到同步整流管SR的漏极电压超过穿通阈值2.4V时，上管驱动将立即关断，下管驱动立即打开，将同步整流管SR直接关断，防止Flyback拓扑发生穿通现象。
如图3所示是同步整流管栅压下拉模块的一种现实电路图，包括第一PMOS管M7、第二PMOS管M8、第一NMOS管M13、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M6、第六NMOS管M11、第七NMOS管M12、第八NMOS管M9、第九NMOS管M10、第一LDNMOS管M5、第一电阻R、第一电容C、第一齐纳管D1和第二齐纳管D2，第一PMOS管M7的栅漏短接并连接第二PMOS管M8的栅极和偏置电流Ibias，其源极连接第二PMOS管M8的源极和第九NMOS管M10的漏极并连接电源电压VDD；第八NMOS管M9的栅漏短接并连接第二PMOS管M8的漏极和第九NMOS管M10的栅极，其源极连接第六NMOS管M11的栅极和漏极以及第七NMOS管M12的漏极，其衬底连接第九NMOS管M10的衬底、第四NMOS管M4的源极、第六NMOS管M11的源极、第一NMOS管M13的栅极、第二NMOS管M2的栅极、第三NMOS管M3的栅极和第五NMOS管M6的栅极并通过第一电阻R后接地；第七NMOS管M12的栅极连接提前下拉使能信号EN2，其源极连接第一NMOS管M13的源极、第二NMOS管M2的源极、第三NMOS管M3的源极和第五NMOS管M6的源极并接地；提前下拉使能信号EN2低电平有效；第四NMOS管M4的栅极连接第九NMOS管M10的源极和第五NMOS管M6的漏极以及提前下拉阈值检测模块的输出信号，其漏极连接第二NMOS管M2的漏极、第三NMOS管M3的漏极和第一LDNMOS管M5的源极；当同步整流管的漏极电压上升至提前下拉阈值时，提前下拉阈值检测模块输出为高电平；第一LDNMOS管M5的栅极连接第一电容C的一端、第二齐纳管D2的阴极和偏置电压Vbias，其漏极连接第一齐纳管D1的阴极并作为同步整流管栅压下拉模块的输出端连接同步整流管SR的栅极；第一电容C的另一端和第二齐纳管D2的阳极连接第一NMOS管M13的栅极，第一齐纳管D1的阳极连接第一NMOS管M13的漏极。
本实施例中提前下拉阈值检测模块是-40mV阈值比较器COMP，40mV阈值比较器COMP的输入正端IN+接地电平VSS，输入负端IN-接同步整流管漏极电压采样模块的输出VD_SENSE；40mV阈值比较器COMP有两个输出端，一个输出端通过EN1控制关断开启阈值检测模块在同步整流管的漏极电压上升至提前下拉阈值时将上管驱动关断，另一个输出端用于使能同步整流管栅压下拉模块；40mV阈值比较器COMP的使能端口连接提前下拉使能信号EN2，当驱动下管MN开启时，提前下拉使能信号EN2为高，40mV阈值比较器COMP使能失效，第七NMOS管M12导通，锁定提前下拉阈值检测模块和同步整流管栅压下拉模块；当驱动下管MN关断时，提前下拉使能信号EN2为低，40mV阈值比较器COMP使能有效，第七NMOS管M12关断，解锁提前下拉阈值检测模块和同步整流管栅压下拉模块，偏置电压Vbias可以由上管驱动的内部偏置电压产生。
本实施例中同步整流管栅压下拉模块(Gate_down)一共采用3条通路为同步整流管SR栅压进行放电，其中第一放电通路包括第一齐纳管D1和第一NMOS管M13，第二放电通路包括第二NMOS管M2和第三NMOS管M3，第三放电通路包括第四NMOS管M4，第二放电通路和第三放电通路通过第一LDNMOS管M5进行放电，第一LDNMOS管M5的栅极连接钳位通路，该钳位通路由偏置电压Vbias经过自举电容即第一电容C以及第二齐纳管D2构成，此外同步整流管栅压下拉模块中第五NMOS管M6是钳位MOS管，第一电阻R是泄放电流电阻，第一PMOS管M7、第二PMOS管M8、第八NMOS管M9、第九NMOS管M10以及第六NMOS管M11构成电流镜，第七NMOS管M12是使能逻辑开关管。
同步整流管栅压下拉模块的具体工作过程如下：
当Flyback拓扑输出电压大于9V时，上管驱动电源轨即电源电压VDD将钳位到9V，同步整流管SR栅压也会达到9V，当同步整流管SR漏源电压未达到-40mV比较点即提前下拉阈值时，提前下拉阈值检测模块的比较器COMP输出低电平，第一NMOS管M13和第四NMOS管M4栅极电压为低，三条通路的下拉管栅压均为低电压，因此均不导通，第一LDNMOS管M5工作在截止区，栅源电压为阈值电压Vth。
当同步整流管SR漏源电压达到-40mV比较点时，提前下拉阈值检测模块的比较器COMP输出为高电平，第四NMOS管M4打开，第七NMOS管M12关断，第一NMOS管M13栅极电位抬高，因此第一NMOS管M13、第二NMOS管M2、第三NMOS管M3和第四NMOS管M4均达到阈值电压，由于同步整流管SR栅压为9V，第一齐纳管D1击穿导通，三条通路均进行放电。第一放电通路导通过程中第二NMOS管M2、第三NMOS管M3和第四NMOS管M4均工作在饱和区，同步整流管SR栅压下降较快，由于电流镜导通时第八NMOS管M9、第九NMOS管M10、第六NMOS管M11和第四NMOS管M4两条通路根据基尔霍夫电压定律(KVL)可以得到：
VGS9+VGS11＝VGS10+VGS4
其中VGS9、VGS10、VGS11和VGS4分别代表第八NMOS管M9、第九NMOS管M10、第六NMOS管M11和第四NMOS管M4的栅源电压。第八NMOS管M9和第六NMOS管M11的漏源电流相等，第八NMOS管M9和第九NMOS管M10构成电流镜，即第八NMOS管M9的栅源电压与第九NMOS管M10的栅源电压可以设置为相等值，因此第四NMOS管M4的栅源电压等于第六NMOS管M11的栅源电压，因此可以设置第四NMOS管M4与第六NMOS管M11合适的晶体管尺寸，将第六NMOS管M11的电流放大一定倍数后成为第四NMOS管M4管的饱和区电流，电流放大关系为：
Figure BDA0002603362840000091
IM11为第六NMOS管M11的漏源电流，IM4为第四NMOS管M4管漏源电流，Ibias为偏置电流，(W/L)M11为第六NMOS管M11的宽长比，(W/L)M4为第四NMOS管M4管宽长比。
此外第四NMOS管M4和第五NMOS管M6构成了一个负反馈环路，对第四NMOS管M4管的栅压具有一定的稳定作用。当同步整流管SR栅压降低到齐纳管击穿电压(5.2V)时第一NMOS管M13放电通路关断，第一NMOS管M13管进入深线性区，此时只有第二放电通路和第三放电通路进行饱和区放电，第一LDNMOS管M5进入线性区，此时放电速度较快。
当同步整流管SR栅压进一步减小，放电电流也在不断减小，第四NMOS管M4和第五NMOS管M6的反馈环路被破坏，第一NMOS管M13栅极电压降低，第四NMOS管M4栅压抬高导致该管进入深线性区，第二放电通路成为小电流放电，此时由于第四NMOS管M4管的漏源电压基本相等，使第二NMOS管M2和第三NMOS管M3的栅漏电压基本相等，两管成为二极管接法持续饱和区放电，此时第二放电通路为饱和区放电，第三放电通路为线性区放电，放电速度较慢。
随着同步整流管SR栅压持续放电，最终导致第一NMOS管M13管栅压低于阈值电压，此时第二放电通路由于第二NMOS管M2和第三NMOS管M3管截止而关断，只有第三放电通路经过深线性区的第四NMOS管M4管和第一电阻R进行很小电流的放电。此时经过同步整流管SR的漏源电流已经很小，提前下拉模块已经无法将同步整流管SR保持导通，同步整流管SR漏源电压将达到关断阈值检测点，此时下管驱动打开并且关断提前下拉阈值检测模块和同步整流管栅压下拉模块，驱动下管将同步整流管SR栅压拉至地电位。
当Flyback拓扑的输出电压低于齐纳管的击穿电压时，第一放电通路将不打开，整个提前下拉过程只有第二和第三通路进行，且放电过程与上述过程一致。
图4为本实施例中同步整流管栅压下拉模块的工作过程时序图。①表示三条放大通路均打开；②表示第二和第三放电通路均为饱和区放电；③表示放电通路二为饱和区放电，放电通路三为线性区放电；④表示只有放电通路三进行深线性区放电。
综上所述，本发明提出了采用提前下拉同步整流管栅压的方式来实现同步整流驱动电路，通过设置一个额外的漏源电压比较点(即提前下拉阈值)，在同步整流管SR漏极电压达到提前下拉阈值时将上管驱动和下管驱动同时关断，只通过同步整流管栅压下拉模块提供的额外放电通路将同步整流管SR的栅极电压下拉到较低的水平，维持同步整流管SR的漏源电压以防止同步整流管SR过早关断，因此同步整流管SR即使在漏源电流很小的情况下也能维持导通，这种工作模式使隔离式开关电源拓扑工作在轻载模式下也能够将同步整流管SR保持较长的导通时间，因此在轻载模式下同步整流驱动芯片的效率得到了提升。此外当隔离式开关电源如反激变换器Flyback工作在CCM模式下时，在变压器原边侧开关闭合之前，由于同步整流管SR栅极在提前下拉模块的作用下，其栅极已经处于比较低的电位，因此当原边侧开关管M1闭合时能将同步整流管SR快速关断，从而极大的减小Flyback原副边同时穿通程度，减小了CCM模式的导通损耗。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (4)

1.一种提前下拉同步整流管栅压的同步整流驱动电路，包括同步整流管、同步整流管漏极电压采样模块、开启阈值检测模块、上通道逻辑驱动模块、驱动上管、关断阈值检测模块、下通道逻辑驱动模块和驱动下管，所述驱动上管和驱动下管串联并连接在电源电压和地之间，其串联点连接所述同步整流管的栅极；所述同步整流管的源极接地，漏极连接所述同步整流管漏极电压采样模块的输入端；
其特征在于，所述同步整流驱动电路还包括提前下拉阈值检测模块和同步整流管栅压下拉模块；所述同步整流管漏极电压采样模块用于检测所述同步整流管的漏极电压，并将检测到的所述同步整流管的漏极电压值输出至所述开启阈值检测模块、关断阈值检测模块和提前下拉阈值检测模块的输入端；
所述同步整流驱动电路由隔离式开关电源的输出信号供电，当所述隔离式开关电源由副边绕组为负载供电时，所述同步整流管的漏极电压下降，当所述同步整流管漏极电压采样模块检测到所述同步整流管的漏极电压下降到关断阈值时，所述关断阈值检测模块控制所述下通道逻辑驱动模块关断所述驱动下管，同时所述关断阈值检测模块控制所述下通道逻辑驱动模块产生有效的提前下拉使能信号使能所述提前下拉阈值检测模块和同步整流管栅压下拉模块；
当所述同步整流管的漏极电压继续下降到开启阈值时，所述开启阈值检测模块控制所述上通道逻辑驱动模块将所述驱动上管导通为所述同步整流管的栅极电压充电，导通所述同步整流管；同时所述开启阈值检测模块控制所述上通道逻辑驱动模块产生防止驱动下管误开启信号使得所述驱动下管保持关断状态；
所述同步整流管导通后，所述同步整流管的漏源电压差逐渐减小，所述同步整流管的漏极电压上升，当所述同步整流管的漏极电压上升至提前下拉阈值时，所述提前下拉阈值检测模块产生控制信号将所述驱动上管关断，同时所述提前下拉阈值检测模块控制仅由所述同步整流管栅压下拉模块为所述同步整流管的栅极电压放电；其中所述提前下拉阈值设置在所述开启阈值和所述关断阈值之间；
当所述同步整流管的漏极电压上升至所述关断阈值时，所述关断阈值检测模块控制所述下通道逻辑驱动模块将所述驱动下管开启为所述同步整流管的栅极电压放电，同时所述关断阈值检测模块控制所述提前下拉使能信号无效并控制所述下通道逻辑驱动模块产生防止驱动上管误开启信号使得所述驱动上管保持关断状态，当所述同步整流管的栅极电压放电至地电位时所述同步整流管关断。
2.根据权利要求1所述的提前下拉同步整流管栅压的同步整流驱动电路，其特征在于，所述同步整流管栅压下拉模块包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第一LDNMOS管、第一电阻、第一电容、第一齐纳管和第二齐纳管，
第一PMOS管的栅漏短接并连接第二PMOS管的栅极和偏置电流，其源极连接第二PMOS管的源极和第九NMOS管的漏极并连接电源电压；
第八NMOS管的栅漏短接并连接第二PMOS管的漏极和第九NMOS管的栅极，其源极连接第六NMOS管的栅极和漏极以及第七NMOS管的漏极，其衬底连接第九NMOS管的衬底、第四NMOS管的源极、第六NMOS管的源极、第一NMOS管的栅极、第二NMOS管的栅极、第三NMOS管的栅极和第五NMOS管的栅极并通过第一电阻后接地；
第七NMOS管的栅极连接所述提前下拉使能信号，其源极连接第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极和第五NMOS管的源极并接地；所述提前下拉使能信号低电平有效；
第四NMOS管的栅极连接第九NMOS管的源极和第五NMOS管的漏极以及所述提前下拉阈值检测模块的输出信号，其漏极连接第二NMOS管的漏极、第三NMOS管的漏极和第一LDNMOS管的源极；当所述同步整流管的漏极电压上升至所述提前下拉阈值时，所述提前下拉阈值检测模块输出为高电平；
第一LDNMOS管的栅极连接第一电容的一端、第二齐纳管的阴极和偏置电压，其漏极连接第一齐纳管的阴极并作为所述同步整流管栅压下拉模块的输出端连接所述同步整流管的栅极；
第一电容的另一端和第二齐纳管的阳极连接第一NMOS管的栅极，第一齐纳管的阳极连接第一NMOS管的漏极。
3.根据权利要求1或2所述的提前下拉同步整流管栅压的同步整流驱动电路，其特征在于，当所述防止驱动下管误开启信号和所述防止驱动上管误开启信号有效期间，所述同步整流管漏极电压采样模块还用于在检测到同步整流管的漏极电压超过穿通阈值时控制所述上通道逻辑驱动模块关断所述驱动上管和控制所述下通道逻辑驱动模块开启所述驱动下管，从而关断所述同步整流管。
4.根据权利要求3所述的提前下拉同步整流管栅压的同步整流驱动电路，其特征在于，所述防止驱动下管误开启信号和所述防止驱动上管误开启信号为方波信号。
CN202010731601.5A 2020-07-27 2020-07-27 一种提前下拉同步整流管栅压的同步整流驱动电路 Active CN111865055B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010731601.5A CN111865055B (zh) 2020-07-27 2020-07-27 一种提前下拉同步整流管栅压的同步整流驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010731601.5A CN111865055B (zh) 2020-07-27 2020-07-27 一种提前下拉同步整流管栅压的同步整流驱动电路

Publications (2)

Publication Number Publication Date
CN111865055A true CN111865055A (zh) 2020-10-30
CN111865055B CN111865055B (zh) 2021-06-04

Family

ID=72947689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010731601.5A Active CN111865055B (zh) 2020-07-27 2020-07-27 一种提前下拉同步整流管栅压的同步整流驱动电路

Country Status (1)

Country Link
CN (1) CN111865055B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114050712A (zh) * 2021-11-22 2022-02-15 伏达半导体(合肥)有限公司 栅极驱动装置及方法
CN115065245A (zh) * 2022-08-04 2022-09-16 成都利普芯微电子有限公司 同步整流控制电路、芯片及开关电源

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346943A (zh) * 2017-07-12 2017-11-14 电子科技大学 适用于dcm和ccm的双模式同步整流控制电路
CN109347311A (zh) * 2018-12-07 2019-02-15 广州金升阳科技有限公司 一种双管正激同步整流电路的自驱驱动电路
WO2019199964A1 (en) * 2018-04-10 2019-10-17 University Of Maryland College Park Vehicle on-board charger for bi-directional charging of low/high voltage batteries
US20190393790A1 (en) * 2012-04-12 2019-12-26 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
CN111200364A (zh) * 2020-02-25 2020-05-26 浙江大学 一种基于有源箝位反激变换器的ac-dc转换装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190393790A1 (en) * 2012-04-12 2019-12-26 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
CN107346943A (zh) * 2017-07-12 2017-11-14 电子科技大学 适用于dcm和ccm的双模式同步整流控制电路
WO2019199964A1 (en) * 2018-04-10 2019-10-17 University Of Maryland College Park Vehicle on-board charger for bi-directional charging of low/high voltage batteries
CN109347311A (zh) * 2018-12-07 2019-02-15 广州金升阳科技有限公司 一种双管正激同步整流电路的自驱驱动电路
CN111200364A (zh) * 2020-02-25 2020-05-26 浙江大学 一种基于有源箝位反激变换器的ac-dc转换装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114050712A (zh) * 2021-11-22 2022-02-15 伏达半导体(合肥)有限公司 栅极驱动装置及方法
CN114050712B (zh) * 2021-11-22 2024-03-05 伏达半导体(合肥)股份有限公司 栅极驱动装置及方法
CN115065245A (zh) * 2022-08-04 2022-09-16 成都利普芯微电子有限公司 同步整流控制电路、芯片及开关电源
CN115065245B (zh) * 2022-08-04 2022-12-16 深圳利普芯微电子有限公司 同步整流控制电路、芯片及开关电源

Also Published As

Publication number Publication date
CN111865055B (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
CN109802559B (zh) 同步整流控制电路、方法及反激式开关电路
CN109039029B (zh) 一种适用于GaN功率器件栅驱动电路的自举充电电路
US8723564B2 (en) Driving circuit
CN111404529A (zh) 一种耗尽型GaN功率器件的分段直接栅驱动电路
CN111865055B (zh) 一种提前下拉同步整流管栅压的同步整流驱动电路
CN106230258B (zh) 功率开关管的驱动方法及电路及电源系统
US20130194026A1 (en) Half Bridge Flyback and Forward
CN111342642B (zh) 一种用于碳化硅mosfet驱动的反激式电源控制方法
US10715027B2 (en) Driver circuit
JP5298679B2 (ja) 共振型スイッチング電源装置、及びそのデッドタイム調整方法
US20150043249A1 (en) Control device for rectifiers of switching converters
CN111865053A (zh) 基于宽禁带功率器件的负压关断驱动电路
CN111049100B (zh) 一种具有钳位功能的自举电路
US6441598B1 (en) Synchronous rectifier circuit and method of use in switching voltage converter
US8513930B2 (en) Active power switch topology for switching regulators
US9923454B2 (en) Fast high-side power FET gate sense circuit for high voltage applications
US10784775B1 (en) Switching converter with reduced dead-time
US8446207B2 (en) Load driving circuit
Lin et al. Monolithic GaN-based Gate Driver With On-Chip Adaptive On-Time Controller and Negative Current Slope Detector to Prevent Shoot-Through
US11152848B2 (en) Drive circuit with zero-crossing detection function, and zero-crossing detection method
CN114362488B (zh) 功率管驱动控制电路及驱动控制方法
CN114362501B (zh) 用于无线充电同步整流桥的动态防倒灌电路及其工作方法
CN216672983U (zh) 电路及电子设备
CN206041786U (zh) 开关管的驱动电路及电源系统
Ming et al. A high-reliability half-bridge GaN FET gate driver with advanced floating bias control techniques

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant