CN111863961A - 异质结场效应晶体管 - Google Patents
异质结场效应晶体管 Download PDFInfo
- Publication number
- CN111863961A CN111863961A CN202010735936.4A CN202010735936A CN111863961A CN 111863961 A CN111863961 A CN 111863961A CN 202010735936 A CN202010735936 A CN 202010735936A CN 111863961 A CN111863961 A CN 111863961A
- Authority
- CN
- China
- Prior art keywords
- column
- gate
- layer
- pillar
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 281
- 230000004888 barrier function Effects 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 claims abstract description 66
- 238000002161 passivation Methods 0.000 claims abstract description 60
- 230000008569 process Effects 0.000 claims abstract description 58
- 239000002131 composite material Substances 0.000 claims abstract description 34
- 230000007704 transition Effects 0.000 claims abstract description 24
- 239000011241 protective layer Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims description 189
- 239000002184 metal Substances 0.000 claims description 189
- 238000005516 engineering process Methods 0.000 claims description 52
- 238000000151 deposition Methods 0.000 claims description 49
- 238000005530 etching Methods 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 24
- 238000005566 electron beam evaporation Methods 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 230000008020 evaporation Effects 0.000 claims description 13
- 238000001704 evaporation Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 238000004151 rapid thermal annealing Methods 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 5
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 230000002146 bilateral effect Effects 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 16
- 230000000903 blocking effect Effects 0.000 abstract description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 24
- 238000001020 plasma etching Methods 0.000 description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 12
- 229910021529 ammonia Inorganic materials 0.000 description 12
- 229910052739 hydrogen Inorganic materials 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 10
- 229910052733 gallium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000004088 simulation Methods 0.000 description 8
- 229910015844 BCl3 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- HYXGAEYDKFCVMU-UHFFFAOYSA-N scandium(III) oxide Inorganic materials O=[Sc]O[Sc]=O HYXGAEYDKFCVMU-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种异质结场效应晶体管，主要解决现有功率开关器件存在的阈值电压低和实现高击穿电压时工艺复杂的问题，其包括：衬底(1)、过渡层(2)、势垒层(3)、第一栅柱(6)、第二栅柱(7)、源极(9)、漏极(10)、台面(11)、第一栅极(12)、第二栅极(13)和钝化层(14)。第一栅柱和第二栅柱均由P型层(4)和N型排柱(5)组成；N型排柱由N‑型层(51)和N+型层(52)组成；第一栅柱左侧的势垒层内和第二栅柱右侧的势垒层内均刻蚀有阵列孔(8)；钝化层上部设有复合板(15)；钝化层和复合板的外围设有保护层(16)。本发明制作工艺简单、正向阻断与反向阻断好及阈值电压高，可作为开关器件。
Description
技术领域
本发明属于微电子技术领域，特别涉及一种功率开关器件，可用于作为电力电子系统的基本器件。
技术背景
电力电子系统广泛应用于航空航天、工业设备、电动汽车、家用电器等众多领域，功率开关器件作为电力电子系统的重要元件，是实现能量转换与控制的重要工具。因此，功率开关器件的性能和可靠性对整个电力电子系统的各项技术指标和性能有着决定性影响。当前，Si基功率开关器件性能已经趋近其理论极限，不能满足下一代电力电子系统高温、高压、高频、高效和高功率密度的要求。而以GaN为代表的第三代宽禁带半导体材料，具有禁带宽度大、饱和电子漂移速度高、临界击穿电场大、化学性质稳定的特点，在制备具有更低导通电阻、更快开关速度、更高击穿电压的功率开关器件方面，已展现出独特的优势。特别是基于GaN基异质结结构的高电子迁移率器件晶体管，即GaN基高电子迁移率晶体管HEMT功率开关器件，以其优异的功率特性，在国民经济与军事领域具有广阔和特殊的应用前景。
传统GaN基HEMT功率开关器件是基于GaN基异质结结构，其包括：衬底1、过渡层2、势垒层3、P型层4、栅柱5、源极6、漏极7、栅极8、台面9和保护层10；势垒层3上面的左侧淀积有源极6，势垒层3上面右侧淀积有漏极7，源极6和漏极7之间的势垒层3上面外延有P型层4，P型层4上淀积有栅极8，保护层10完全覆盖势垒层3、P型层4、源极6、漏极7和栅极8以上的区域，如图1所示。
然而，在传统GaN基HEMT功率开关器件中，P型层中P型杂质镁的激活率很低，难以实现高掺杂的P型层，导致器件阈值电压往往低于2V。且研究表明，过高掺杂浓度的P型层又会导致器件阈值电压的降低，参见On the physical operation and optimization ofthe p-GaN gate in normally-off GaN HEMT devices,Applied Physics Letters,Vol.110,No.12,pp.1-5,2017。此外，在传统GaN基HEMT功率开关器件中，由于器件栅极靠近漏极附近通常会形成极高电场峰，进而导致器件在施加正漏极电压时，即正向关态时，器件正向击穿电压远低于理论预期值，且存在电流崩塌、逆压电效应等可靠性问题，严重制约其实际应用。为了解决上述实际问题，研究者们提出了众多方法，而多层场板结构是其中效果最为显著的一种，参见A 130-W Boost Converter Operation Using a High-VoltageGaN-HEMT,IEEE Electron Device Letters,Vol.29,No.1,pp.8-10,2008。
在当前电动汽车、功率管理系统、S类功率放大器等许多技术领域中，往往需要功率开关器件具有很强的反向阻断，即反向关态，能力，也就是希望器件在关态下具有很高的负的漏极击穿电压，即反向击穿电压。由于传统GaN基HEMT功率开关器件的漏极为欧姆接触，不能施加反向电压。研究者提出了一种采用肖特基漏极的功率开关器件，参见AlGaN/GaN HEMT With Integrated Recessed Schottky-Drain Protection Diode,IEEEElectron Device Letters,Vol.30,No.9,pp.901-903,2009。然而，肖特基漏极在提高器件反向阻断特性方面的能力十分有限，因此为了进一步提高功率开关器件的反向阻断能力，研究者们提出了一种基于源场板和漏场板的功率开关器件，以兼顾器件的正向和反向阻断能力，参见Design optimization of high breakdown voltage AlGaN-GaN power HEMTon an insulating substrate for RONA-VB tradeoff characteristics,IEEETransactions on Electron Devices,Vol.52,No.1,pp.106-111,2005。此外，将双层场板结构与基于源场板和漏场板的功率开关器件相结合，也就是采用双层场板结构的源场板和双层场板结构的漏场板而构成源-漏复合双层场板功率开关器件，可以实现器件正向和反向击穿电压的进一步提升。但是，源-漏复合双层场板功率开关器件的工艺复杂，制造成本更高，每一层场板的制作都需要光刻、淀积金属、淀积钝化介质等工艺步骤。而且要优化各层场板下介质材料厚度以实现击穿电压最大化，必须进行繁琐的工艺调试和优化，因此大大增加了器件制造的难度，降低了器件的成品率。
发明内容
本发明的目的在于针对上述现有技术的不足，提供一种异质结场效应晶体管，以显著提高器件的阈值电压和双向阻断电压，有效减小器件的导通电阻，降低器件的制造难度，提高器件的可靠性。
为实现上述目的，本发明的技术方案是这样实现的：
一、器件结构
一种异质结场效应晶体管，自下而上包括：衬底1、过渡层2、势垒层3和钝化层14，势垒层3的侧面刻有台面11，势垒层3上部设有第一栅柱6和第二栅柱7；第一栅柱6的上面淀积有第一栅极12，其左侧淀积有源极9；第二栅柱7上面淀积有第二栅极13，其右侧淀积有漏极10；第一栅柱6左侧的势垒层3内和第二栅柱7右侧的势垒层3内均刻蚀有阵列孔8，其特征在于：
所述第一栅柱6和第二栅柱7为大小相同的长方体，其均由P型层4和N型排柱5组成；
所述N型排柱5包括m个等间距且大小相同的长方形N柱，m>0，每一个长方形N柱是由下部的长方形N-柱51和上部的长方形N+柱52组成；
所述第一栅极12，其下边缘与第一栅柱6内所有上部的N+柱52的上边缘均有重合，第二栅极13下边缘与第二栅柱7内所有上部的N+柱52的上边缘均有重合；
所述钝化层14，其在第一栅柱6和第二栅柱7之间的区域上刻蚀有2n+1个大小相同的凹槽，n≥1；其上部设有复合板15；
所述复合板15，由左调制板、右调制板和2n-1个大小相同的独立金属块构成，且下端完全填充在2n+1个凹槽内，该左调制板与源极9电气连接，右调制板与漏极10电气连接，各独立金属块彼此悬空，左调制板与第一栅极12在水平方向上交叠，右调制板与第二栅极13在水平方向上交叠，左调制板和右调制板以第n个独立金属块为中心呈左右对称分布，n≥1；
所述钝化层14和复合板15的外围设有保护层16。
进一步，所述源极9和漏极10的长度为LO，宽度为WO。
进一步，所述第一栅柱6中，N-柱51与N+柱52的宽度相同，该宽度为x1，相邻两个N+柱52的间距为x2，第一个N+柱52的左边缘与第一栅柱6的左边缘重合，第m个N+柱52与第一栅柱6的右边缘间距为x3，第一栅柱6的长度z大于等于4nm，x1＝x2＝x3，且(2m)×x1＝z；所述第二栅柱7中，N-柱51与N+柱52的宽度相同，该宽度为x1，相邻两个N+柱52的间距为x2，第一个N+柱52的左边缘与第二栅柱7的左边缘重合，第m个N+柱52与第二栅柱7的右边缘间距为x3，第二栅柱7的长度z大于等于4nm，x1＝x2＝x3，且(2m)×x1＝z。
进一步，所述N-柱51的深度为y1，N+柱52的深度为y2，y1>0，y2>0，P型层4的厚度h为20～1000nm，y1+y2<h。
进一步，所述N+柱52的掺杂浓度为1×1018～5×1020cm-3；
所述P型层4的掺杂浓度为5×1016～1×1020cm-3；
所述N-柱51的掺杂浓度为1×1011～1×1018cm-3，其掺杂浓度均小于N+柱52的掺杂浓度和P型层4的掺杂浓度。
进一步，所述阵列孔8由f×g个大小相同的孔组成，f>1，g>1，每个孔由上部的长方体孔柱81和下部的四棱锥82构成，相邻两个孔的间距k3为0.5～3μm，最外围孔与源极9或漏极10的边界间距k1为1～4μm；孔柱81的上表面和下表面均为正方形，该正方形的边长k2为0.5～2μm，孔柱81深度r为2～20nm，且孔柱81的下表面与四棱锥82的上表面重合；四棱锥82的深度e为1～35nm，且四个侧面均相同。
进一步，所述钝化层14上各凹槽大小相同，每个凹槽的深度d均大于0μm，且小于钝化层14的厚度，宽度a为0.1～4μm。
进一步，所述复合板15，以第n个独立金属块为对称轴，在对称轴左侧，左调制板与其第一个独立金属块的间距为S1，第一个独立金属块与第二个独立金属块的间距为S2，以此类推，第n-1个独立金属块与第n个独立金属块的间距为Sn，S1<S2<...<Sn；在对称轴右侧，右调制板与第1个独立金属块的间距为U1，第1个独立金属块与第2个独立金属块的间距为U2，以此类推，第n-1个独立金属块与第n个独立金属块的间距为Un，U1<U2<...<Un,且S1＝U1，S2＝U2，...，Sn＝Un，n≥1。
进一步，所述左调制板、右调制板和每个独立金属块的厚度均相同，每个独立金属块的长度t均为0.5～5μm，左调制板右边缘与第一栅柱6右边缘之间的距离等于右调制板左边缘与第二栅柱7左边缘之间的距离，该距离为L。
进一步，所述各凹槽以第n+1个凹槽为对称轴，在对称轴左侧，第一栅柱6与第一个凹槽的间距为b1，且0μm<b1<(L-a)，第一个凹槽与第二个凹槽的间距为c1，以此类推，第n个凹槽与第n+1个凹槽间距为cn，c1<c2<...<cn；在对称轴右侧，第二栅柱7与第1个凹槽的间距为b2，且0μm<b2<(L-a)，第1个凹槽与第2个凹槽的间距为i1，以此类推，第n个凹槽与第n+1个凹槽间距为in，i1<i2<...<in,且b1＝b2,c1＝i1,c2＝i2,…,cn＝in,n≥1。
进一步，所述第一栅极12与第二栅极13的长度相等，且均等于第一栅柱6的长度，第一栅极12与第二栅极13采用相同的多层金属组合，且最下层金属的功函数小于5eV，该最下层金属与N型排柱5中每个长方形N柱接触形成的势垒高度小于其与P型层4接触形成的势垒高度。
二、制作方法
本发明制作异质结场效应晶体管的方法，其特征在于，包括如下步骤：
A)在衬底1上采用金属有机物化学气相淀积技术外延GaN基宽禁带半导体材料，形成厚度为1～10μm的过渡层2；
B)在过渡层2上采用金属有机物化学气相淀积技术外延GaN基宽禁带半导体材料，形成厚度为4～60nm的势垒层3；
C)在势垒层3上采用金属有机物化学气相淀积技术外延P型GaN半导体材料，形成厚度为20～1000nm、掺杂浓度为5×1016～5×1020cm-3的P型层4；
D)在P型层4上第一次制作掩膜，利用该掩膜在P型层4的两侧进行刻蚀，且刻蚀至势垒层3上表面为止，形成长度大于等于4nm且大小相同的长方体第一栅柱6与第二栅柱7；
E)制作N型排柱5：
E1)在第一栅柱6和第二栅柱7上第二次制作掩膜，利用该掩膜在P型层4内部使用离子注入技术注入N型杂质，每个栅柱内均形成m个等间距且大小相同的N-柱51；
E2)继续利用E1)中的掩膜，再次在P型层4内部使用离子注入技术注入N型杂质，每个栅柱内均形成m个等间距且大小相同的N+柱52，该2m个N+柱52与2m个N-柱51共同形成N型排柱5；
F)制作阵列孔8：
F1)在势垒层3、第一栅柱6、第二栅柱7的上部第三次制作掩膜，利用该掩模在左右两边的势垒层进行刻蚀，形成f×g个大小相同长方体孔柱81；
F2)在势垒层3、第一栅柱6、第二栅柱7的上部第四次制作掩膜，利用该掩模在F1)形成的f×g个大小相同长方体孔柱81内进行刻蚀，形成孔柱81下部的四棱锥82，该f×g个大小相同长方体孔柱81与其下部的四棱锥82共同构成阵列孔8；
G)制作源极9和漏极10：
G1)在势垒层3、第一栅柱6、第二栅柱7的上部第五次制作掩膜，利用该掩模在左右两边的势垒层3上采用电子束蒸发技术淀积金属，且完全填充阵列孔8，该金属采用Gd、Zr或Ta；
G2)继续利用G1)中的掩膜，再次采用电子束蒸发技术淀积金属，该金属采用Ti/Al/Ni/Au、Ti/Al/Mo/Au或Ti/Al/Ti/Au中的一种，并在N2气氛中进行快速热退火，完成源极9和漏极10的制作；
H)在势垒层3、第一栅柱6、第二栅柱7、源极9、漏极10上第六次制作掩膜，利用该掩膜在源极9左侧与漏极10右侧的势垒层3上进行刻蚀，且刻蚀区深度大于势垒层厚度，形成台面11；
I)在势垒层3、第一栅柱6、第二栅柱7、源极9、漏极10、台面11的上部第七次制作掩膜，利用该掩膜在第一栅柱6、第二栅柱7的上部采用电子束蒸发技术淀积相同的多层金属组合，且最下层金属的功函数小于5eV，该最下层金属与N型排柱5中每个长方形N柱接触形成的势垒高度小于其与P型层4接触形成的势垒高度，制作第一栅极12和第二栅极13，这两个栅极的长度相等，且均等于第一栅柱6的长度；
J)在第一栅柱6、第二栅柱7、源极9、漏极10、第一栅极12、第二栅极13的上部及其外围区域，采用等离子体增强化学气相淀积技术淀积厚度大于等于100nm的钝化层14；
K)在钝化层14上第八次制作掩膜，利用该掩膜在第一栅柱6与第二栅柱7之间的钝化层14上刻蚀2n+1个大小相同的凹槽，n≥1；
L)在钝化层14和凹槽的上部第九次制作掩膜，利用该掩膜在钝化层14的上部及凹槽内采用电子束蒸发技术淀积金属，且金属下端完全填充在凹槽内，依次制作左调制板、2n-1个独立金属块、右调制板，n≥1，且左调制板与源极9电气连接，右调制板与漏极10电气连接，各独立金属块彼此悬空，左调制板和右调制板以第n个独立金属块为中心呈左右对称分布，形成复合板15；
M)在钝化层14和复合板15的外围区域，利用绝缘介质材料采用等离子体增强化学气相淀积技术淀积保护层16，完成整个器件的制作。
本发明器件与传统GaN基HEMT功率开关器件比较，具有以下优点：
第一，本发明器件由于在第一栅极12和第二栅极13下方均采用了内嵌N型排柱5的栅柱，且栅极金属与N型排柱5中每个长方形N柱接触形成的势垒高度小于其与P型层4接触形成的势垒高度，当栅极为正向偏置时，N型排柱5中每个长方形N柱与其右侧相邻P型层所形成的PN结均处于反向偏置状态，而且N型排柱5中每个长方形N柱与其下部P型层所形成的PIN结也均处于反向偏置状态，这些反向偏置的PN结和PIN结均会形成高阻空间电荷区，从而可分担绝大部分的栅极电压，且通过调节N型排柱5中N+柱52的掺杂浓度和深度、N-柱51的掺杂浓度和深度，N型排柱5中的长方形N柱的个数、P型层4的掺杂浓度和厚度等参数，可实现器件阈值电压的持续增加。因此，本发明器件可显著提高器件的阈值电压。
第二，本发明器件由于在源极9和漏极10下方采用阵列孔8的结构，通过调节阵列孔8中每个孔上部的长方体孔柱81和下部的四棱锥82的形貌以及每个孔的相对位置关系，可有效调制每个孔内金属与势垒层接触的电气特性，从而显著减小了器件源极和漏极的欧姆接触电阻。
第三，本发明器件由于在钝化层14的上方采用了复合板15结构，可有效调制第一栅柱6和第二栅柱7之间势垒层3内的电势分布，在器件正向阻断时，即第一栅极偏置在0V，第二栅极与漏极短接且施加大于源极电势的高电势时，可使势垒层内电势从第一栅柱6向第二栅柱7缓变增加，而在器件反向阻断时，即第二栅极偏置在0V，第一栅极与源极短接且施加大于漏极电势的高电势时，可使势垒层内电势从第二栅柱7向第一栅柱6缓变增加。因此，在器件正向阻断或反向阻断时，本发明器件中采用的复合板结构均可使第一栅柱6与第二栅柱7之间势垒层内实现近似均匀的电场分布，从而可充分发挥第一栅柱6与第二栅柱7之间势垒层的耐压能力，显著提升器件的正向击穿电压和反向击穿电压。
附图说明
图1是现有的GaN基HEMT功率开关器件的结构图；
图2是本发明异质结场效应晶体管结构图；
图3是本发明器件中栅柱的结构图；
图4是本发明器件中阵列孔的俯视图；
图5是本发明器件中阵列孔沿自左向右的剖面图；
图6是本发明器件中阵列孔的立体图；
图7是本发明制作异质结场效应晶体管的整体流程示意图；
图8是对传统器件及本发明器件仿真所得的转移特性曲线图；
图9是对传统器件及本发明器件仿真所得的击穿特性曲线图。
具体实施方式
以下结合附图对本发明的实施例和效果作进一步详细描述。
参照图2，本实例给出的功率开关器件包括：衬底1、过渡层2、势垒层3、P型层4、N型排柱5、第一栅柱6、第二栅柱7、阵列孔8、源极9、漏极10、台面11、第一栅极12、第二栅极13、钝化层14、复合板15和保护层16，其中：
所述衬底1采用蓝宝石或碳化硅或硅材料；
所述过渡层2位于衬底1的上部，由若干层相同或不同的GaN基宽禁带半导体材料组成，其厚度为1～10μm；
所述势垒层3位于过渡层2的上部，由若干层相同或不同的GaN基宽禁带半导体材料组成，其厚度为4～60nm；
所述第一栅柱6和第二栅柱7为大小相同的长方体，其分别位于势垒层3上部的两侧，这两个栅柱均由P型层4与N型排柱5组成，N型排柱5包括m个等间距且大小相同的长方形N柱，m>0，每一个长方形N柱是由下部的长方形N-柱51和上部的长方形N+柱52组成；在第一栅柱6中，N-柱51与N+柱52的宽度相同，该宽度为x1，相邻两个N+柱52的间距为x2，第一个N+柱52的左边缘与第一栅柱6的左边缘重合，第m个N+柱52与第一栅柱6的右边缘间距为x3，第一栅柱6的长度z大于等于4nm，x1＝x2＝x3，且(2m)×x1＝z；在第二栅柱7中，N-柱51与N+柱52的宽度相同，该宽度为x1，相邻两个N+柱52的间距为x2，第一个N+柱52的左边缘与第二栅柱7的左边缘重合，第m个N+柱52与第二栅柱7的右边缘间距为x3，第二栅柱7的长度z大于等于4nm，x1＝x2＝x3，且(2m)×x1＝z；N-柱51的深度为y1，N+柱52的深度为y2，y1>0，y2>0，P型层4的厚度h为20～1000nm，y1+y2<h，如图3；N-柱51的掺杂浓度为1×1011～1×1018cm-3，其掺杂浓度均小于N+柱52的掺杂浓度和P型层4的掺杂浓度，N+柱52的掺杂浓度为1×1018～5×1020cm-3，P型层4的掺杂浓度为5×1016～1×1020cm-3；
所述第一栅柱6左侧的势垒层3内和第二栅柱7右侧的势垒层3内均设有阵列孔8，阵列孔8由f×g个大小相同的孔组成，f>1，g>1，每个孔由上部的长方体孔柱81和下部的四棱锥82构成，相邻两个孔的间距k3为0.5～3μm，最外围孔与源极9或漏极10的边界间距k1为1～4μm，如图4；孔柱81的上表面和下表面均为正方形，该正方形的边长k2为0.5～2μm，孔柱81的深度r为2～20nm，且孔柱81的下表面与四棱锥82的上表面重合，如图5；四棱锥82的深度e为1～35nm，四个侧面均相同，如图6；
所述源极9位于第一栅柱6的左侧，漏极10位于第二栅柱7的右侧，源极9与漏极10完全填充阵列孔8，其长度为LO，宽度为WO；
所述台面11位于势垒层3的两个边缘，该台面深度大于势垒层3的厚度；
所述第一栅极12和第二栅极13分别位于第一栅柱6和第二栅柱7上，第一栅极12和第二栅极13的长度相等，该长度等于第一栅柱6的长度，第一栅极12与第二栅极13采用相同的多层金属组合，且最下层金属的功函数小于5eV，该最下层金属与N型排柱5中每个长方形N柱接触形成的势垒高度小于其与P型层4接触形成的势垒高度；
所述钝化层14，厚度大于等于100nm，其完全覆盖第一栅柱6、第二栅柱7、源极9、漏极10、第一栅极12、第二栅极13的上部及其外围区域，该钝化层14采用SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2中的任意一种或其它绝缘介质材料；
所述第一栅柱6与第二栅柱7之间的钝化层14上设有2n+1个凹槽，n≥1，各凹槽大小相同，每个凹槽的深度d均大于0μm，且小于钝化层14的厚度，宽度a为0.1～4μm；这两个栅柱6和7以第n+1个凹槽为对称轴，在对称轴左侧，第一栅柱6与第一个凹槽的间距为b1，且0μm<b1<(L-a)，第一个凹槽与第二个凹槽的间距为c1，以此类推，第n个凹槽与第n+1个凹槽间距为cn，且c1<c2<...<cn；在对称轴右侧，第二栅柱7与第1个凹槽的间距为b2，且0μm<b2<(L-a)，第1个凹槽与第2个凹槽的间距为i1，以此类推，第n个凹槽与第n+1个凹槽间距为in，i1<i2<...<in,且b1＝b2,c1＝i1,c2＝i2,…,cn＝in,n≥1；
所述复合板15位于钝化层14的上部，其由左调制板、右调制板和2n-1个大小相同的独立金属块构成，且下端完全填充在2n+1个凹槽内，该左调制板与源极9电气连接，右调制板与漏极10电气连接，各独立金属块彼此悬空；左调制板和右调制板以第n个独立金属块为中心呈左右对称分布，n≥1。以第n个独立金属块为对称轴，在对称轴左侧，左调制板与其第一个独立金属块的间距为S1，第一个独立金属块与第二个独立金属块的间距为S2，以此类推，第n-1个独立金属块与第n个独立金属块的间距为Sn，S1<S2<...<Sn；在对称轴右侧，右调制板与第1个独立金属块的间距为U1，第1个独立金属块与第2个独立金属块的间距为U2，以此类推，第n-1个独立金属块与第n个独立金属块的间距为Un，U1<U2<...<Un,且S1＝U1，S2＝U2，...，Sn＝Un，n≥1；左调制板、右调制板和每个独立金属块的厚度均相同，每个独立金属块的长度t均为0.5～5μm，左调制板右边缘与第一栅柱6右边缘之间的距离等于右调制板左边缘与第二栅柱7左边缘之间的距离，该距离为L。
所述保护层16位于钝化层14和复合板15的外围区域，其采用SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2中的任意一种或其它绝缘介质材料。
参照图7，本发明制作的异质结场效应晶体管给出如下三种实施例。
实施例一：制作P型层4厚度为20nm、浓度为5×1020cm-3，N-柱51深度y1为10nm、掺杂浓度为1×1018cm-3，N+柱52的深度y2为8nm、掺杂浓度为5×1020cm-3，每个栅柱的长度均为4nm，每个栅柱内长方形N柱的数目m均为1个，阵列孔8由2×2个大小相同的孔组成，凹槽的数目为3个、独立金属块的数目为1个的异质结场效应晶体管。
步骤1.在蓝宝石衬底1上外延GaN材料制作过渡层2，如图7a。
1a)使用金属有机物化学气相淀积技术在蓝宝石衬底1上外延厚度为30nm的GaN材料，其工艺条件为：温度为530℃，压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为22μmol/min；
1b)使用金属有机物化学气相淀积技术在GaN材料上外延厚度为0.97μm的GaN材料，形成未掺杂过渡层2，其工艺条件为：温度为960℃，压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为120μmol/min。
步骤2.在未掺杂GaN过渡层2上淀积未掺杂的Al0.3Ga0.7N制作势垒层3，如图7b。
使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为4nm，且铝组分为0.3的未掺杂Al0.3Ga0.7N势垒层3，其工艺条件为：温度为980℃，压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为35μmol/min，铝源流量为7μmol/min。
步骤3.在势垒层3上外延P型层4，如图7c。
使用金属有机物化学气相淀积技术，在势垒层3上外延厚度为20nm、掺杂浓度为5×1020cm-3的p型GaN半导体材料，形成P型层4。
外延采用的工艺条件是：温度为950℃，压强为40Torr，氢气流量为4000sccm，以高纯Mg源为掺杂剂，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤4.制作第一栅柱6与第二栅柱7，如图7d。
在P型层4上第一次制作掩膜，使用反应离子刻蚀技术在P型层4的两侧进行刻蚀，形成宽度均为4nm的第一栅柱6与第二栅柱7，刻蚀深度为20nm，刻蚀采用的工艺条件是：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤5.制作N型排柱5，如图7e。
5a)在第一栅柱6和第二栅柱7上第二次制作掩膜，使用离子注入技术在第一栅柱6和第二栅柱7内掺入浓度为1×1018cm-3的N型杂质，每个栅柱内均形成深度y1+y2为18nm、宽度为2nm的1个N-柱51，离子注入采用的工艺条件是：注入N型杂质为Si。
5b)继续利用5a)中的掩膜，使用离子注入技术在第一栅柱6和第二栅柱7内掺入浓度为5×1020cm-3的N型杂质，每个栅柱内均形成深度y2为8nm、宽度为2nm的1个N+柱52，这2个N+柱52与2个N-柱51共同形成N型排柱5，离子注入采用的工艺条件是：注入N型杂质为Si。
步骤6.制作阵列孔8，如图7f。
6a)在厚度为4nm的Al0.3Ga0.7N势垒层3、第一栅柱6与第二栅柱7上第三次制作掩膜，该掩膜图形是由2×2个边长k2为0.5μm的正方形孔组成的阵列，相邻两个孔的间距k3为0.5μm，最外围孔与源极9或漏极10的边界间距k1为1μm；利用该掩膜采用反应离子刻蚀技术在Al0.3Ga0.7N势垒层3上刻蚀制作2×2个长方体孔柱81，其中每个孔柱81的深度r均为2nm。
刻蚀孔柱81采用的工艺条件是：Cl2/BCl3流量比为3:1，压强为30mTorr，功率为150W。
6b)在厚度为4nm的Al0.3Ga0.7N势垒层3、第一栅柱6与第二栅柱7上第四次制作掩膜，利用该掩模在6a)形成的2×2个大小相同长方体孔柱81内采用反应离子刻蚀技术刻蚀制作相同的四棱锥82，该2×2个大小相同的长方体孔柱81与其下部的四棱锥82共同构成阵列孔8。这些四棱锥的上表面与孔柱81的下表面重合，四棱锥81的深度e为1nm，且四个侧面均相同，Al0.3Ga0.7N势垒层3刻蚀后的厚度为1nm。
刻蚀四棱锥82采用的工艺条件为：BCl3流量为60sccm，压强为25mTorr，功率为150W。
步骤7.制作源极9和漏极10，如图7g。
7a)在势垒层3、第一栅柱6和第二栅柱7的上部第五次制作掩膜，利用该掩模在左右两边的势垒层3上使用电子束蒸发技术淀积金属，且完全填充阵列孔8，该金属采用Gd。
淀积金属采用的工艺条件为：高纯度Gd源，真空度小于1.8×10-3Pa，功率为400W，蒸发速率小于
7b)继续利用7a)中的掩膜，再次采用电子束蒸发技术淀积金属，并在N2气氛中进行快速热退火，制作源极9和漏极10，其中所淀积的金属为Ti/Al/Ni/Au金属组合，即自下而上分别为Ti、Al、Ni与Au，其厚度为0.018μm/0.135μm/0.046μm/0.052μm。
淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率为400W，蒸发速率小于
快速热退火采用的工艺条件为：温度为850℃，时间为35s。
步骤8.在源极9左边与漏极10右边的势垒层上进行刻蚀制作台面11，如图7h。
在势垒层3、第一栅柱6、第二栅柱7、源极9和漏极10上第六次制作掩膜，利用该掩膜在源极9左边与漏极10右边的势垒层上使用反应离子刻蚀技术进行刻蚀，形成台面11，刻蚀深度为80nm。
刻蚀采用的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤9.制作第一栅极12与第二栅极13，如图7i。
在势垒层3、第一栅柱6、第二栅柱7、源极9、漏极10和台面11的上部第七次制作掩膜，利用该掩膜在第一栅柱6与第二栅柱7上使用电子束蒸发技术淀积金属，制作第一栅极12与第二栅极13，这两个栅极的长度相等，且均等于第一栅柱6的长度，其中所淀积的金属为Gd/Au金属组合，即下层为Gd、上层为Au，其厚度为0.045μm/0.20μm。
淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率为200W，蒸发速率小于
步骤10.制作钝化层14，如图7j。
在第一栅柱6、第二栅柱7、源极9、漏极10、第一栅极12、第二栅极13的上部及其外围区域，采用等离子体增强化学气相淀积技术淀积厚度为100nm的SiO2钝化层14。
淀积钝化层14采用的工艺条件为：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，RF功率为20W，压力为1100mT。
步骤11.制作3个凹槽，如图7k。
在钝化层14上第八次制作掩膜，利用该掩膜在第一栅柱6与第二栅柱7之间的钝化层14内使用反应离子刻蚀技术进行刻蚀，以制作相同深度、相同宽度的3个凹槽，凹槽的宽度a为0.1μm，深度d为80nm。这两个栅柱6和7以第2个凹槽为对称轴，在对称轴左侧，第一栅柱6与第一个凹槽的间距b1为0.5μm，第一个凹槽与第二个凹槽的间距c1为0.5μm；在对称轴右侧，第二栅柱7与第1个凹槽的间距b2为0.5μm，第1个凹槽与第2个凹槽的间距i1为0.5μm。
刻蚀采用的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤12.制作左调制板、1个独立金属块和右调制板，如图7l。
在钝化层14和3个凹槽的上部第九次制作掩膜，利用该掩膜在3个凹槽内、第一栅柱6与第二栅柱7之间的钝化层上使用电子束蒸发技术淀积金属制作左调制板、1个独立金属块和右调制板，并将左调制板与源极9电气连接，将右调制板与漏极10电气连接，独立金属块悬空，左调制板和右调制板以第1个独立金属块为中心呈左右对称分布，形成复合板15，所淀积的金属为Ti/Au金属组合，即下层为Ti、上层为Au，其厚度为0.1μm/0.05μm。其中所淀积金属要完全填充3个凹槽，左调制板与其第一个独立金属块的间距S1为0.1μm，右调制板与其第1个独立金属块的间距U1为0.1μm，独立金属块的长度t为0.5μm，左调制板右边缘与第一栅柱6右边缘之间的距离等于右调制板左边缘与第二栅柱7左边缘之间的距离，该距离L为0.8μm。
淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率为200W，蒸发速率小于
步骤13.在钝化层14和复合板15的外围区域，淀积SiO2制作保护层16，如图7m。
使用等离子体增强化学气相淀积技术在钝化层14和复合板15的外围区域淀积SiO2以制作保护层16，其厚度为0.56μm，从而完成整个器件的制作。
淀积保护层采用的工艺条件为：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，RF功率为20W，压强为1100mTorr。
实施例二：制作P型层4厚度为200nm、浓度为1×1019cm-3，N-柱51深度y1为100nm、掺杂浓度为1×1017cm-3，N+柱52的深度y2为80nm、掺杂浓度为5×1019cm-3，每个栅柱的长度均为1800nm，每个栅柱内长方形N柱的数目m均为3个，阵列孔8由5×5个大小相同的孔组成，凹槽的数目为5个、独立金属块的数目为3个的异质结场效应晶体管。
步骤一.在碳化硅衬底1上自下而上外延AlN与GaN材料制作过渡层2，如图7a。
1.1)使用金属有机物化学气相淀积技术在温度为1000℃，压强为45Torr，氢气流量为4600sccm，氨气流量为4600sccm，铝源流量为5μmol/min的工艺条件下，在碳化硅衬底1上外延厚度为100nm的未掺杂的AlN材料；
1.2)使用金属有机物化学气相淀积技术在温度为1000℃，压强为45Torr，氢气流量为4600sccm，氨气流量为4600sccm，镓源流量为120μmol/min的工艺条件下，在AlN材料上外延厚度为4.9μm的GaN材料，完成过渡层2的制作。
步骤二.在GaN过渡层2上淀积未掺杂的Al0.2Ga0.8N制作势垒层3，如图7b。
使用金属有机物化学气相淀积技术在温度为980℃，压强为45Torr，氢气流量为4500sccm，氨气流量为4500sccm，镓源流量为36μmol/min，铝源流量为7μmol/min的工艺条件下，在GaN过渡层2上淀积厚度为20nm，且铝组分为0.2的未掺杂Al0.2Ga0.8N势垒层3。
步骤三.在势垒层3上外延P型层4，如图7c。
使用金属有机物化学气相淀积技术在以高纯Mg源为掺杂剂，温度为950℃，压强为40Torr，氢气流量为4100sccm，氨气流量为4100sccm，镓源流量为120μmol/min的工艺条件下，在势垒层3上外延厚度为200nm、掺杂浓度为1×1019cm-3的p型GaN半导体材料，形成P型层4。
步骤四.制作第一栅柱6与第二栅柱7，如图7d。
在P型层4上第一次制作掩膜，使用反应离子刻蚀技术在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，在P型层4的两侧进行刻蚀，形成宽度均为1800nm的第一栅柱6与第二栅柱7，刻蚀深度为200nm。
步骤五.制作N型排柱5，如图7e。
5.1)在第一栅柱6和第二栅柱7上第二次制作掩膜，使用离子注入技术在注入N型杂质为Si的工艺条件下，在第一栅柱6与第二栅柱7内掺入浓度为1×1017cm-3的N型杂质，每个栅柱内均形成深度y1+y2为180nm、宽度为300nm的3个N-柱51；
5.2)继续利用5.1)中的掩膜，使用离子注入技术在注入N型杂质为Si的工艺条件下，在第一栅柱6与第二栅柱7内掺入浓度为5×1019cm-3的N型杂质，每个栅柱内均形成深度y2为80nm、宽度为300nm的3个N+柱52，这6个N+柱52与6个N-柱51共同形成N型排柱5。
步骤六.制作阵列孔8，如图7f。
6.1)在厚度为20nm的Al0.2Ga0.8N势垒层3、第一栅柱6与第二栅柱7上第三次制作掩膜，该掩膜图形是由5×5个边长k2为1μm的正方形孔组成的阵列，相邻两个孔的间距k3为1μm，最外围孔与源极9或漏极10的边界间距k1为2μm；利用该掩膜采用反应离子刻蚀技术在Cl2/BCl3流量比为3:1，压强为30mTorr，功率为150W的工艺条件下，在Al0.2Ga0.8N势垒层3上刻蚀制作5×5个长方体孔柱81，其中每个孔柱81的深度r均为8nm；
6.2)在厚度为20nm的Al0.2Ga0.8N势垒层3、第一栅柱6与第二栅柱7上第四次制作掩膜，利用该掩模在6.1)形成的5×5个大小相同长方体孔柱81内采用反应离子刻蚀技术在BCl3流量为60sccm，压强为25mTorr，功率为150W的工艺条件下，刻蚀制作相同的四棱锥82，该5×5个大小相同长方体孔柱81与其下部的四棱锥82共同构成阵列孔8。这些四棱锥的上表面与孔柱81的下表面重合，四棱锥81的深度e为8nm，且四个侧面均相同，Al0.2Ga0.8N势垒层3刻蚀后的厚度为4nm。
步骤七.制作源极9和漏极10，如图7g。
7.1)在势垒层3、第一栅柱6和第二栅柱7的上部第五次制作掩膜，利用该掩模在左右两边的势垒层3上使用电子束蒸发技术在高纯度Zr源，真空度小于1.8×10-3Pa，功率为400W，蒸发速率小于
的工艺条件下，淀积金属Zr，且完全填充阵列孔8；
7.2)继续利用7.1)中的掩膜，再次采用电子束蒸发技术在真空度小于1.8×10- 3Pa，功率为400W，蒸发速率小于
的工艺条件下，淀积金属，并在温度为850℃，时间为35s的工艺条件下，在N2气氛中进行快速热退火，制作源极9和漏极10，其中所淀积的金属为Ti/Al/Mo/Au金属组合，即自下而上分别为Ti、Al、Mo与Au，其厚度为0.015μm/0.132μm/0.048μm/0.056μm。
步骤八.在源极9左边与漏极10右边的势垒层上进行刻蚀制作台面11，如图7h。
在势垒层3、第一栅柱6、第二栅柱7、源极9和漏极10上第六次制作掩膜，利用该掩膜在源极9左边与漏极10右边的势垒层上使用反应离子刻蚀技术在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，向下垂直刻蚀200nm，以形成台面11。
步骤九.制作第一栅极12与第二栅极13，如图7i。
在势垒层3、第一栅柱6、第二栅柱7、源极9、漏极10和台面11的上部第七次制作掩膜，利用该掩膜在第一栅柱6与第二栅柱7上使用电子束蒸发技术在真空度小于1.8×10- 3Pa，功率为600W，蒸发速率小于
的工艺条件下，淀积金属，制作第一栅极12与第二栅极13，这两个栅极的长度相等，且均等于第一栅柱6的长度，其中所淀积的金属为Zr/Pt金属组合，下层Zr的厚度为0.18μm，上层Pt的厚度0.32μm。
步骤十.制作钝化层14，如图7j。
在第一栅柱6、第二栅柱7、源极9、漏极10、第一栅极12、第二栅极13的上部及其外围区域，采用等离子体增强化学气相淀积技术在NH3流量为2.5sccm，N2流量为950sccm，SiH4流量为250sccm，温度为300℃，RF功率为50W和压力为950mT的工艺条件下，淀积厚度为300nm的SiN钝化层14。
步骤十一.制作5个凹槽，如图7k。
在钝化层14上第八次制作掩膜，利用该掩膜在第一栅柱6与第二栅柱7之间的钝化层14内使用反应离子刻蚀技术在CF4流量为45sccm，O2流量为5sccm，压强为15mT，功率为250W的工艺条件下，刻蚀制作相同深度、相同宽度的5个凹槽，凹槽的宽度a为0.5μm，深度d为250nm。且这两个栅柱6和7以第3个凹槽为对称轴，在对称轴左侧，第一栅柱6与第一个凹槽的间距b1为1μm，第一个凹槽与第二个凹槽的间距为c1，第二个凹槽与第三个凹槽的间距为c2，且c1<c2；在对称轴右侧，第二栅柱7与第1个凹槽的间距b2为1μm，第1个凹槽与第2个凹槽的间距为i1，第2个凹槽与第3个凹槽的间距为i2，且i1<i2，c1＝i1,c2＝i2。
步骤十二.制作左调制板、3个独立金属块和右调制板，如图7l。
在钝化层14和5个凹槽的上部第九次制作掩膜，利用该掩膜在5个凹槽内、第一栅柱6与第二栅柱7之间的钝化层上使用电子束蒸发技术在真空度小于1.8×10-3Pa，功率为600W，蒸发速率小于
的工艺条件下，淀积金属制作左调制板、3个独立金属块和右调制板，并将左调制板与源极9电气连接，将右调制板与漏极10电气连接，3个独立金属块彼此悬空，左调制板和右调制板以第3个独立金属块为中心呈左右对称分布，形成复合板15，所淀积的金属为Ti/Au金属组合，即下层为Ti、上层为Au，其厚度为0.2μm/0.11μm。其中所淀积金属要完全填充5个凹槽，以第2个独立金属块为对称轴，在对称轴左侧，左调制板与其第一个独立金属块的间距S1为0.26μm，第一个独立金属块与第二个独立金属块的间距S2为0.52μm；右调制板与其第1个独立金属块的间距U1为0.26μm，第1个独立金属块与第2个独立金属块的间距U2为0.52μm，独立金属块的长度t为2μm，左调制板右边缘与第一栅柱6右边缘之间的距离等于右调制板左边缘与第二栅柱7左边缘之间的距离，该距离L为2.25μm。
步骤十三.在钝化层14和复合板15的外围区域，淀积SiO2制作保护层16，如图7m。
使用等离子体增强化学气相淀积技术在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，RF功率为50W，压强为1100mTorr的工艺条件下，在钝化层14和复合板15的外围区域淀积SiO2以制作保护层16，其厚度为0.7μm，从而完成整个器件的制作。
实施例三：制作P型层4厚度为400nm、浓度为5×1016cm-3，N-柱51深度y1为50nm、掺杂浓度为1×1011cm-3，N+柱52的深度y2为300nm、掺杂浓度为1×1018cm-3，每个栅柱的长度均为5000nm，每个栅柱内长方形N柱的数目m均为5个，阵列孔8由10×10个大小相同的孔组成，凹槽的数目为7个、独立金属块的数目为5个的异质结场效应晶体管。
步骤A.在硅衬底1上自下而上外延AlN与GaN材料制作过渡层2，如图7a。
首先，使用金属有机物化学气相淀积技术在硅衬底1上外延厚度为400nm的AlN材料，其工艺条件为：温度为800℃，压强为40Torr，氢气流量为4000sccm，氨气流量为4000sccm，铝源流量为25μmol/min的工艺条件；
然后，使用金属有机物化学气相淀积技术在AlN材料上外延厚度为9.6μm的GaN材料，完成过渡层2制作，其工艺条件为：温度为980℃，压强为45Torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为120μmol/min的工艺条件。
步骤B.在GaN过渡层2上淀积未掺杂的Al0.1Ga0.9N制作势垒层3，如图7b。
使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为60nm，且铝组分为0.1的未掺杂Al0.1Ga0.9N势垒层3；
其淀积的工艺条件：温度为980℃，压强为45Torr，氢气流量为4600sccm，氨气流量为4600sccm，镓源流量为37μmol/min，铝源流量为7μmol/min。
步骤C.在势垒层3上外延P型层4，如图7c。
使用金属有机物化学气相淀积技术，在势垒层3上外延厚度为400nm、掺杂浓度为5×1016cm-3的p型GaN半导体材料，形成P型层4；
外延采用的工艺条件：温度为950℃，压强为40Torr，氢气流量为4200sccm，以高纯Mg源为掺杂剂，氨气流量为4200sccm，镓源流量为105μmol/min。
步骤D.制作第一栅柱6与第二栅柱7，如图7d。
在P型层4上第一次制作掩膜，使用反应离子刻蚀技术在P型层4的两侧进行刻蚀，形成宽度均为5000nm的第一栅柱6与第二栅柱7，刻蚀深度为400nm；
刻蚀的工艺条件：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤E.制作N型排柱5，如图7e。
首先，在第一栅柱6和第二栅柱7上第二次制作掩膜，使用离子注入技术，在第一栅柱6和第二栅柱7内掺入浓度为1×1011cm-3的N型杂质，每个栅柱内均形成深度y1+y2为350nm、宽度为500nm的5个N-柱51，离子注入采用的工艺条件是：注入N型杂质为Si。
然后，继续利用第二次制作的掩膜，使用离子注入技术在第一栅柱6和第二栅柱7内掺入浓度为1×1018cm-3的N型杂质，每个栅柱内均形成深度y2为300nm、宽度为500nm的5个N+柱52，这10个N+柱52与10个N-柱51共同形成N型排柱5，离子注入采用的工艺条件是：注入N型杂质为Si。
步骤F.制作阵列孔8，如图7f。
首先，在厚度为60nm的Al0.1Ga0.9N势垒层3、第一栅柱6与第二栅柱7上第三次制作掩膜，该掩膜图形是由10×10个边长k2为2μm的正方形孔组成的阵列，相邻两个孔的间距k3为3μm，最外围孔与源极9或漏极10的边界间距k1为4μm；利用该掩膜采用反应离子刻蚀技术在Al0.1Ga0.9N势垒层3上刻蚀制作10×10个长方体孔柱81，其中每个孔柱81的深度r均为20nm，其刻蚀孔柱81采用的工艺条件：Cl2/BCl3流量比为3:1，压强为30mTorr，功率为150W。
然后，在厚度为60nm的Al0.1Ga0.9N势垒层3、第一栅柱6与第二栅柱7上第四次制作掩膜，利用该掩模在上述形成的10×10个大小相同长方体孔柱81内采用反应离子刻蚀技术刻蚀制作相同的四棱锥82，该10×10个大小相同长方体孔柱81与其下部的四棱锥82共同构成阵列孔8。这些四棱锥的上表面与孔柱81的下表面重合，四棱锥81的深度e为35nm，且四个侧面均相同，Al0.1Ga0.9N势垒层3刻蚀后的厚度为5nm。刻蚀四棱锥82采用的工艺条件：BCl3流量为60sccm，压强为25mTorr，功率为150W。
步骤G.制作源极9和漏极10，如图7g。
首先，在势垒层3、第一栅柱6和第二栅柱7的上部第五次制作掩膜，利用该掩模在左右两边的势垒层3上使用电子束蒸发技术淀积金属，且完全填充阵列孔8，该金属采用Ta。淀积金属采用的工艺条件：高纯度Ta源，真空度小于1.8×10-3Pa，功率为400W，蒸发速率小于
然后，继续利用第五次制作的掩膜，再次采用电子束蒸发技术淀积金属，并在N2气氛中进行快速热退火，制作源极9和漏极10，其中所淀积的金属为Ti/Al/Ni/Au金属组合，即自下而上分别为Ti、Al、Ti与Au，其厚度为0.012μm/0.136μm/0.041μm/0.059μm。淀积金属采用的工艺条件：真空度小于1.8×10-3Pa，功率为1000W，蒸发速率小于
快速热退火采用的工艺条件为：温度为850℃，时间为35s。
步骤H.在源极9左边与漏极10右边的势垒层上进行刻蚀制作台面11，如图7h。
在势垒层3、第一栅柱6、第二栅柱7、源极9和漏极10上第六次制作掩膜，利用该掩膜在源极9左边与漏极10右边的势垒层上使用反应离子刻蚀技术进行刻蚀，形成刻蚀深度为400nm的台面11；
刻蚀采用的工艺条件：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤I.制作第一栅极12与第二栅极13，如图7i。
在势垒层3、第一栅柱6、第二栅柱7、源极9、漏极10和台面11的上部第七次制作掩膜，利用该掩膜在第一栅柱6与第二栅柱7上使用电子束蒸发技术淀积金属，制作第一栅极12与第二栅极13，这两个栅极的长度相等，且均等于第一栅柱6的长度，其中所淀积的金属为Ta/Ni金属组合，即下层为Ta、上层为Ni，其厚度为0.25μm/0.38μm；
淀积金属采用的工艺条件：真空度小于1.8×10-3Pa，功率为1000W，蒸发速率小于
步骤J.制作钝化层14，如图7j。
在第一栅柱6、第二栅柱7、源极9、漏极10、第一栅极12、第二栅极13的上部及其外围区域，采用等离子体增强化学气相淀积技术淀积厚度为1000nm的SiO2钝化层14；
淀积钝化层14采用的工艺条件：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，RF功率为100W，压力为1100mT。
步骤K.制作7个凹槽，如图7k。
在钝化层14上第八次制作掩膜，利用该掩膜在第一栅柱6与第二栅柱7之间的钝化层14内使用反应离子刻蚀技术进行刻蚀，以制作相同深度、相同宽度的7个凹槽，凹槽的宽度a为4μm，深度d为600nm。这两个栅柱6和7以第4个凹槽为对称轴，在对称轴左侧，第一栅柱6与第一个凹槽的间距b1为2μm，第一个凹槽与第二个凹槽的间距为c1，第二个凹槽与第三个凹槽的间距为c2，第三个凹槽与第四个凹槽的间距为c3，且c1<c2<c3；在对称轴右侧，第二栅柱7与第1个凹槽的间距b2为2μm，第1个凹槽与第2个凹槽的间距为i1，第2个凹槽与第3个凹槽的间距为i2，第3个凹槽与第4个凹槽的间距为i3，且i1<i2<i3，c1＝i1,c2＝i2,c3＝i3。
刻蚀采用的工艺条件：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤L.制作左调制板、5个独立金属块和右调制板，如图7l。
在钝化层14和7个凹槽的上部第九次制作掩膜，利用该掩膜在7个凹槽内、第一栅柱6与第二栅柱7之间的钝化层上使用电子束蒸发技术淀积金属制作左调制板、5个独立金属块和右调制板，并将左调制板与源极9电气连接，将右调制板与漏极10电气连接，5个独立金属块彼此悬空，左调制板和右调制板以第3个独立金属块为中心呈左右对称分布，形成复合板15，所淀积的金属为Ti/Au金属组合，即下层为Ti、上层为Au，其厚度为0.35μm/0.28μm。其中所淀积金属要完全填充7个凹槽，以第3个独立金属块为对称轴，在对称轴左侧，左调制板与其第一个独立金属块的间距S1为0.35μm，第一个独立金属块与第二个独立金属块的间距S2为0.56μm,第二个独立金属块与第三个独立金属块的间距S3为0.97μm；右调制板与其第1个独立金属块的间距U1为0.35μm，第1个独立金属块与第2个独立金属块的间距U2为0.56μm，第2个独立金属块与第3个独立金属块的间距U3为0.97μm，独立金属块的长度t为5μm，左调制板右边缘与第一栅柱6右边缘之间的距离等于右调制板左边缘与第二栅柱7左边缘之间的距离，该距离L为6.5μm；
淀积金属采用的工艺条件：真空度小于1.8×10-3Pa，功率为1000W，蒸发速率小于
步骤M.在钝化层14和复合板15的外围区域，淀积SiO2制作保护层16，如图7m。
使用等离子体增强化学气相淀积技术在钝化层14和复合板15的外围区域淀积SiO2以制作保护层16，其厚度为1μm，从而完成整个器件的制作；
淀积保护层采用的工艺条件：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，RF功率为100W，压强为1100mTorr。
本发明的效果可通过以下仿真进一步说明。
一、仿真参数
设置传统GaN基HEMT功率开关器件与本发明器件采用相同的主体结构参数，本发明器件采用9个独立金属块，每个独立金属块长度均为1.9μm。
二、仿真内容
仿真1：对传统器件和本发明器件分别进行转移特性仿真，结果如图8，仿真中本发明器件中第一栅极与第二栅极短接。
由图8可以看出，传统器件的阈值电压为1V，而本发明器件的阈值电压为10V，说明本发明器件的阈值电压明显大于传统器件的阈值电压。
仿真2：对传统器件和本发明器件分别进行击穿特性仿真，结果如图9。
由图9可以看出，传统器件只能实现正向阻断，且器件发生击穿，即漏极电流迅速增加，时的漏源电压大约为287V，而本发明器件可实现正向阻断和反向阻断，且正向阻断时器件的击穿电压和反向阻断时器件的击穿电压均大约为2235V，说明本发明器件可实现双向阻断特性，且击穿电压远大于传统器件。
以上描述仅是本发明的三个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。
Claims (13)
1.一种异质结场效应晶体管，自下而上包括：衬底(1)、过渡层(2)、势垒层(3)和钝化层(14)；势垒层(3)的侧面刻有台面(11)，势垒层(3)上部的两边分别设有第一栅柱(6)和第二栅柱(7)；第一栅柱(6)的上面淀积有第一栅极(12)，其左侧淀积有源极(9)；第二栅柱(7)上面淀积有第二栅极(13)，其右侧淀积有漏极(10)；第一栅柱(6)左侧的势垒层(3)内和第二栅柱(7)右侧的势垒层(3)内均刻蚀有阵列孔(8)，其特征在于：
所述第一栅柱(6)和第二栅柱(7)为大小相同的长方体，其均由P型层(4)和N型排柱(5)组成；
所述N型排柱(5)包括m个等间距且大小相同的长方形N柱，m>0，每一个长方形N柱是由下部的长方形N-柱(51)和上部的长方形N+柱(52)组成；
所述第一栅极(12)，其下边缘与第一栅柱(6)内所有上部的N+柱(52)的上边缘均有重合，第二栅极(13)下边缘与第二栅柱(7)内所有上部的N+柱(52)的上边缘均有重合；
所述钝化层(14)，其在第一栅柱(6)和第二栅柱(7)之间的区域上刻蚀有2n+1个大小相同的凹槽，n≥1；其上部设有复合板(15)；
所述复合板(15)，由左调制板、右调制板和2n-1个大小相同的独立金属块构成，且下端完全填充在2n+1个凹槽内，该左调制板与源极(9)电气连接，右调制板与漏极(10)电气连接，各独立金属块彼此悬空，左调制板与第一栅极(12)在水平方向上交叠，右调制板与第二栅极(13)在水平方向上交叠，左调制板和右调制板以第n个独立金属块为中心呈左右对称分布，n≥1；
所述钝化层(14)和复合板(15)的外围设有保护层(16)。
2.根据权利要求1所述的器件，其特征在于源极(9)和漏极(10)的长度为LO，宽度为WO。
3.根据权利要求1所述的器件，其特征在于：
所述第一栅柱(6)中，N-柱(51)与N+柱(52)的宽度相同，该宽度为x1，相邻两个N+柱(52)的间距为x2，第一个N+柱(52)的左边缘与第一栅柱(6)的左边缘重合，第m个N+柱(52)与第一栅柱(6)的右边缘间距为x3，第一栅柱(6)的长度z大于等于4nm，x1＝x2＝x3，且(2m)×x1＝z；
所述第二栅柱(7)中，N-柱(51)与N+柱(52)的宽度相同，该宽度为x1；相邻两个N+柱(52)的间距为x2，第一个N+柱(52)的左边缘与第二栅柱(7)的左边缘重合，第m个N+柱(52)与第二栅柱(7)的右边缘间距为x3，第二栅柱(7)的长度z大于等于4nm，x1＝x2＝x3，且(2m)×x1＝z。
4.根据权利要求3所述的器件，其特征在于所述N-柱(51)的深度为y1，N+柱(52)的深度为y2，y1>0，y2>0，P型层(4)的厚度h为20～1000nm，y1+y2<h。
5.根据权利要求1所述的器件，其特征在于：
所述N+柱(52)的掺杂浓度为1×1018～5×1020cm-3；
所述P型层(4)的掺杂浓度为5×1016～1×1020cm-3；
所述N-柱(51)的掺杂浓度为1×1011～1×1018cm-3，其掺杂浓度均小于N+柱(52)的掺杂浓度和P型层(4)的掺杂浓度。
6.根据权利要求1所述的器件，其特征在于：
所述阵列孔(8)，由f×g个大小相同的孔组成，f>1，g>1，每个孔由上部的长方体孔柱(81)和下部的四棱锥(82)构成，相邻两个孔的间距k3为0.5～3μm，最外围孔与源极(9)或漏极(10)的边界间距k1为1～4μm；
所述孔柱(81)的上表面和下表面均为正方形，该正方形的边长k2为0.5～2μm，孔柱(81)深度r为2～20nm，且孔柱(81)的下表面与四棱锥(82)的上表面重合；
所述四棱锥(82)的深度e为1～35nm，且四个侧面均相同。
7.根据权利要求1所述的器件，其特征在于，钝化层(14)上各凹槽大小相同，每个凹槽的深度d均大于0μm，且小于钝化层(14)的厚度，宽度a为0.1～4μm。
8.根据权利要求1所述的器件，其特征在于，以第n个独立金属块为对称轴，在对称轴左侧，左调制板与其第一个独立金属块的间距为S1，第一个独立金属块与第二个独立金属块的间距为S2，以此类推，第n-1个独立金属块与第n个独立金属块的间距为Sn，S1<S2<...<Sn；在对称轴右侧，右调制板与其第1个独立金属块的间距为U1，第1个独立金属块与第2个独立金属块的间距为U2，以此类推，第n-1个独立金属块与第n个独立金属块的间距为Un，U1<U2<...<Un,且S1＝U1，S2＝U2，...，Sn＝Un，n≥1。
9.根据权利要求1所述的器件，其特征在于，左调制板、右调制板和每个独立金属块的厚度均相同，每个独立金属块的长度t均为0.5～5μm，左调制板右边缘与第一栅柱(6)右边缘之间的距离等于右调制板左边缘与第二栅柱(7)左边缘之间的距离，该距离为L。
10.根据权利要求1所述的器件，其特征在于，以第n+1个凹槽为对称轴，在对称轴左侧，第一栅柱(6)与第一个凹槽的间距为b1，且0μm<b1<(L-a)，第一个凹槽与第二个凹槽的间距为c1，以此类推，第n个凹槽与第n+1个凹槽间距为cn，c1<c2<...<cn；在对称轴右侧，第二栅柱(7)与第1个凹槽的间距为b2，且0μm<b2<(L-a)，第1个凹槽与第2个凹槽的间距为i1，以此类推，第n个凹槽与第n+1个凹槽间距为in，i1<i2<...<in,且b1＝b2,c1＝i1,c2＝i2,…,cn＝in,n≥1。
11.根据权利要求1所述的器件，其特征在于所述第一栅极(12)与第二栅极(13)的长度相等，且均等于第一栅柱(6)的长度，第一栅极(12)与第二栅极(13)采用相同的多层金属组合，且最下层金属的功函数小于5eV，该最下层金属与N型排柱(5)中每个长方形N柱接触形成的势垒高度小于其与P型层(4)接触形成的势垒高度。
12.一种制作异质结场效应晶体管的方法，其特征在于，包括如下步骤：
A)在衬底(1)上采用金属有机物化学气相淀积技术外延GaN基宽禁带半导体材料，形成厚度为1～10μm的过渡层(2)；
B)在过渡层(2)上采用金属有机物化学气相淀积技术外延GaN基宽禁带半导体材料，形成厚度为4～60nm的势垒层(3)；
C)在势垒层(3)上采用金属有机物化学气相淀积技术外延P型GaN半导体材料，形成厚度为20～1000nm、掺杂浓度为5×1016～5×1020cm-3的P型层(4)；
D)在P型层(4)上第一次制作掩膜，利用该掩膜在P型层(4)的两侧进行刻蚀，且刻蚀至势垒层(3)上表面为止，形成长度大于等于4nm且大小相同的长方体第一栅柱(6)与第二栅柱(7)；
E)制作N型排柱(5)：
E1)在第一栅柱(6)和第二栅柱(7)上第二次制作掩膜，利用该掩膜在P型层(4)内部使用离子注入技术注入N型杂质，每个栅柱内均形成m个等间距且大小相同的N-柱(51)；
E2)继续利用E1)中的掩膜，再次在P型层(4)内部使用离子注入技术注入N型杂质，每个栅柱内均形成m个等间距且大小相同的N+柱(52)，该2m个N+柱(52)与2m个N-柱(51)共同形成N型排柱(5)；
F)制作阵列孔(8)：
F1)在势垒层(3)、第一栅柱(6)、第二栅柱(7)的上部第三次制作掩膜，利用该掩模在左右两边的势垒层进行刻蚀，形成f×g个大小相同长方体孔柱(81)；
F2)在势垒层(3)、第一栅柱(6)、第二栅柱(7)的上部第四次制作掩膜，利用该掩模在F1)形成的f×g个大小相同长方体孔柱(81)内进行刻蚀，形成孔柱(81)下部的四棱锥(82)，该f×g个大小相同长方体孔柱(81)与其下部的四棱锥(82)共同构成阵列孔(8)；
G)制作源极(9)和漏极(10)：
G1)在势垒层(3)、第一栅柱(6)、第二栅柱(7)的上部第五次制作掩膜，利用该掩模在左右两边的势垒层(3)上采用电子束蒸发技术淀积金属，且完全填充阵列孔(8)，该金属采用Gd、Zr或Ta；
G2)继续利用G1)中的掩膜，再次采用电子束蒸发技术淀积金属，该金属采用Ti/Al/Ni/Au、Ti/Al/Mo/Au或Ti/Al/Ti/Au中的一种，并在N2气氛中进行快速热退火，完成源极(9)和漏极(10)的制作；
H)在势垒层(3)、第一栅柱(6)、第二栅柱(7)、源极(9)、漏极(10)上第六次制作掩膜，利用该掩膜在源极(9)左侧与漏极(10)右侧的势垒层(3)上进行刻蚀，且刻蚀区深度大于势垒层厚度，形成台面(11)；
I)在势垒层(3)、第一栅柱(6)、第二栅柱(7)、源极(9)、漏极(10)、台面(11)的上部第七次制作掩膜，利用该掩膜在第一栅柱(6)、第二栅柱(7)的上部采用电子束蒸发技术淀积相同的多层金属组合，且最下层金属的功函数小于5eV，该最下层金属与N型排柱(5)中每个长方形N柱接触形成的势垒高度小于其与P型层(4)接触形成的势垒高度，制作第一栅极(12)和第二栅极(13)，这两个栅极的长度相等，且均等于第一栅柱(6)的长度；
J)在第一栅柱(6)、第二栅柱(7)、源极(9)、漏极(10)、第一栅极(12)、第二栅极(13)的上部及其外围区域，采用等离子体增强化学气相淀积技术淀积厚度大于等于100nm的钝化层(14)；
K)在钝化层(14)上第八次制作掩膜，利用该掩膜在第一栅柱(6)与第二栅柱(7)之间的钝化层(14)上刻蚀2n+1个大小相同的凹槽，n≥1；
L)在钝化层(14)和凹槽的上部第九次制作掩膜，利用该掩膜在钝化层(14)的上部及凹槽内采用电子束蒸发技术淀积金属，且金属下端完全填充在凹槽内，依次制作左调制板、2n-1个独立金属块、右调制板，n≥1，且左调制板与源极(9)电气连接，右调制板与漏极(10)电气连接，各独立金属块彼此悬空，左调制板和右调制板以第n个独立金属块为中心呈左右对称分布，形成复合板(15)；
M)在钝化层(14)和复合板(15)的外围区域，利用绝缘介质材料采用等离子体增强化学气相淀积技术淀积保护层(16)，完成整个器件的制作。
13.根据权利要求12所述的方法，其特征在于：
所述电子束蒸发技术，其工艺条件为：真空度小于1.8×10-3Pa，功率为200～1000W，蒸发速率小于
所述等离子体增强化学气相淀积技术，其工艺条件为N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，RF功率为20～100W，压力为1100mT。
所述离子注入技术，其工艺条件为注入N型杂质Si。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010735936.4A CN111863961B (zh) | 2020-07-28 | 2020-07-28 | 异质结场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010735936.4A CN111863961B (zh) | 2020-07-28 | 2020-07-28 | 异质结场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111863961A true CN111863961A (zh) | 2020-10-30 |
| CN111863961B CN111863961B (zh) | 2021-11-09 |
Family
ID=72948246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010735936.4A Active CN111863961B (zh) | 2020-07-28 | 2020-07-28 | 异质结场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111863961B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594247A (zh) * | 2021-07-30 | 2021-11-02 | 电子科技大学 | 一种逆阻型氮化镓高电子迁移率晶体管 |
| DE102021116951A1 (de) | 2021-04-20 | 2022-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ohmsche elektrode für halbleiterbauelement mit zweidimensionalem ladungsträgergas (2dcg) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104393044A (zh) * | 2014-11-18 | 2015-03-04 | 西安电子科技大学 | 绝缘栅型直角栅-漏复合场板功率器件 |
| CN104393035A (zh) * | 2014-11-18 | 2015-03-04 | 西安电子科技大学 | 基于介质调制的复合源场板异质结场效应晶体管 |
| US20170154839A1 (en) * | 2013-09-10 | 2017-06-01 | Delta Electronics, Inc. | Semiconductor device |
| CN107768439A (zh) * | 2016-08-23 | 2018-03-06 | 万国半导体(开曼)股份有限公司 | 非对称闭锁双向氮化镓开关 |
| CN111370483A (zh) * | 2020-02-27 | 2020-07-03 | 常熟理工学院 | 一种具有多场板结构的氮化镓功率器件及其制备方法 |
-
2020
- 2020-07-28 CN CN202010735936.4A patent/CN111863961B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170154839A1 (en) * | 2013-09-10 | 2017-06-01 | Delta Electronics, Inc. | Semiconductor device |
| CN104393044A (zh) * | 2014-11-18 | 2015-03-04 | 西安电子科技大学 | 绝缘栅型直角栅-漏复合场板功率器件 |
| CN104393035A (zh) * | 2014-11-18 | 2015-03-04 | 西安电子科技大学 | 基于介质调制的复合源场板异质结场效应晶体管 |
| CN107768439A (zh) * | 2016-08-23 | 2018-03-06 | 万国半导体(开曼)股份有限公司 | 非对称闭锁双向氮化镓开关 |
| CN111370483A (zh) * | 2020-02-27 | 2020-07-03 | 常熟理工学院 | 一种具有多场板结构的氮化镓功率器件及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102021116951A1 (de) | 2021-04-20 | 2022-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ohmsche elektrode für halbleiterbauelement mit zweidimensionalem ladungsträgergas (2dcg) |
| CN113594247A (zh) * | 2021-07-30 | 2021-11-02 | 电子科技大学 | 一种逆阻型氮化镓高电子迁移率晶体管 |
| CN113594247B (zh) * | 2021-07-30 | 2024-01-26 | 电子科技大学 | 一种逆阻型氮化镓高电子迁移率晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111863961B (zh) | 2021-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111834455B (zh) | 增强型高电子迁移率晶体管及其制作方法 | |
| CN112768505B (zh) | 异质结功率器件及其制作方法 | |
| CN106158923A (zh) | 基于多二维沟道的增强型GaN FinFET | |
| CN106887467B (zh) | 漏连接半超结氮化镓基垂直型异质结功率器件及制造方法 | |
| CN111863961B (zh) | 异质结场效应晶体管 | |
| CN111863953B (zh) | 功率开关器件及其制作方法 | |
| CN111863950B (zh) | 结型栅-漏功率器件 | |
| CN107170821B (zh) | 浮空型漏场板电流孔径器件及其制作方法 | |
| CN113903802A (zh) | 基于阵列条的增强型开关晶体管及其制作方法 | |
| CN108598147B (zh) | 渐变组分漂移层垂直型功率二极管及其制作方法 | |
| CN107170797B (zh) | 基于漏场板的电流孔径异质结晶体管及其制作方法 | |
| CN107170798B (zh) | 基于栅场板和漏场板的垂直型功率器件及其制作方法 | |
| CN111863951A (zh) | 增强型复合栅晶体管及其制作方法 | |
| CN107068740B (zh) | 源阶梯场板垂直型功率晶体管 | |
| CN112736130A (zh) | 氮化镓基高电子迁移率晶体管及其制作方法 | |
| CN115642177A (zh) | 基于Fin-MESFET栅结构HEMT及其制作方法 | |
| CN107170804B (zh) | 复合源场板电流孔径异质结场效应晶体管 | |
| CN107170820B (zh) | 弧形栅-漏复合场板电流孔径异质结器件 | |
| CN106960873B (zh) | 基于弧形漏场板和肖特基漏极的垂直型功率晶体管 | |
| CN107170819B (zh) | 基于浮空源场板和浮空漏场板的垂直型异质结场效应器件 | |
| CN107170795B (zh) | 源-漏复合场板垂直型电力电子器件 | |
| CN107170796B (zh) | 分段栅场板垂直型电流孔径功率器件及其制作方法 | |
| CN111863952A (zh) | 常关型氮化镓基器件及其制作方法 | |
| CN114121945B (zh) | 复合调制功率开关器件 | |
| CN107134490B (zh) | 基于弧形源场板和弧形漏场板的垂直型功率器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |