CN111863088B - 一种信息译码方法、装置、电子设备及存储介质 - Google Patents
一种信息译码方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN111863088B CN111863088B CN202010772077.6A CN202010772077A CN111863088B CN 111863088 B CN111863088 B CN 111863088B CN 202010772077 A CN202010772077 A CN 202010772077A CN 111863088 B CN111863088 B CN 111863088B
- Authority
- CN
- China
- Prior art keywords
- page
- information
- target
- llr
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Read Only Memory (AREA)
Abstract
本申请提供一种信息译码方法、装置、电子设备及存储介质,获取page(页)的目标基础信息,并根据目标基础信息确定page的目标最低读取次数和目标LLR信息,根据目标最低读取次数来确定page所需读取次数,确定每次读取的cell(存储单元)的阈值电压所属电压区域并利用目标LLR(置信度)信息获得的cell的LLR值,进而求得page中每个cell的LLR均值,以对page中所有cell的LLR均值进行译码得到page的译码结果。本申请可以降低因随机电报噪声引起的cell的阈值电压波动,使得赋予cell的LLR值不准确,导致LDPC软译码效率低,LDPC软译码纠错能力受限的问题。
Description
技术领域
本发明涉及信息译码领域,更具体地说,涉及一种信息译码方法、装置、电子设备及存储介质。
背景技术
随着工艺的进步,3D NAND Flash已经从SLC【每个cell可以存储1bit(1比特)信息】、MLC【每个cell可以存储2bit(2比特)信息】发展到TLC【每个cell可以存储3bit(3比特)信息】,甚至QLC【每个cell可以存储4bit(4比特)信息】,堆叠层数也从32层发展至64层、128层、256层等。
随着闪存的发展,可靠性问题越来越显著,为了增强数据可靠性,低密度奇偶校验码(low density parity code,LDPC)被广泛应用。通常情况下,信息位进行编码,编码得到的码字(信息位与校验位共同组成)写入闪存各个cell中,存储一定时间后,LDPC软译码使用多个读电压确定cell的阈值电压所属电压区域,因不同电压区域对应不同的LLR(置信度),所以赋予cell对应的LLR值,得到码字中各个比特的LLR值以后,使用和积(Sum-Product,SP)算法进行译码,即可得到存储信息。
然而,由于读噪声(包括随机电报噪声、热噪声等)的存在,执行信息读取操作时,cell读取电压发生波动,cell所属电压区域判断错误,赋予cell错误的LLR值,致使初始误码率(RBER)增高,LDPC软译码所需迭代次数变多,LDPC软译码效率低,LDPC软译码纠错能力受限。
发明内容
有鉴于此,本发明提供一种信息译码方法、装置、电子设备及存储介质,以提高信息译码过程中LDPC软译码效率及LDPC软译码纠错能力。技术方案如下:
一种信息译码方法,包括:
确定待进行信息译码的存储器中的页page,所述page由至少一个存储单元cell组成;
获取所述page的目标基础信息,所述目标基础信息包括所述page的历史编擦次数和当前所述page中存储信息在所述page中的存储时长;
根据所述目标基础信息确定所述page的目标置信度LLR信息和目标最低读取次数,所述目标LLR信息指示所述page的至少一个电压区域和每个所述电压区域的LLR值;
读取所述目标最低读取次数的所述page,获取每次读取所述page时所述page中每个所述cell的阈值电压所属电压区域,利用所述目标LLR信息和所述cell的各个所述阈值电压所属电压区域计算所述page中每个所述cell的LLR均值;
对所述page中所有所述cell的LLR均值进行译码得到所述page的译码结果。
优选的,所述根据所述目标基础信息确定所述page的目标置信度LLR信息和目标最低读取次数,包括:
确定所述page在所述存储器中所属的目标page组,所述存储器由多个page组构成,所述page组包括多个page;
获取预先设置的与所述目标page组对应的至少一个LLR信息和至少一个最低读取次数,所述至少一个LLR信息包括所述目标page组分别在预先设置的至少一个基础信息中每个所述基础信息的LLR信息,所述至少一个最低读取次数包括所述目标page组分别在每个所述基础信息的最低读取次数;
从所述至少一个LLR信息中确定所述目标page组在所述目标基础信息的目标LLR信息;
从所述至少一个最低读取次数中确定所述目标page组在所述目标基础信息的目标最低读取次数。
优选的,所述获取每次读取所述page时所述page中每个所述cell的阈值电压所属电压区域,利用所述目标LLR信息和所述cell的各个所述阈值电压所属电压区域计算所述page中每个所述cell的LLR均值,包括:
获取每次读取所述page时所述page中每个所述cell的阈值电压所属电压区域;
确定所述目标LLR信息中所述cell的阈值电压所属电压区域的LLR值;
根据所述cell的所有阈值电压所属电压区域的LLR值计算所述cell的LLR均值。
优选的,所述对所述page中所有所述cell的LLR均值进行译码得到所述page的译码结果,包括:
对所述page中所有所述cell的LLR均值进行译码得到所述page的译码信息;
获取与所述存储信息存入所述page时采用的编码矩阵匹配校验矩阵;
根据所述译码信息和所述校验矩阵计算误码信息,所述误码信息表征所述译码信息的误码率;
根据所述误码信息判断所述译码信息是否满足预先设置的译码条件;
如果根据所述误码信息确定所述译码信息满足所述译码条件,确定所述译码信息为page的译码结果。
优选的,如果根据所述误码信息确定所述译码信息不满足所述译码条件,该方法还包括:
判断当前对所述page的读取次数是否超过预先设置的最高读取次数;
如果当前对所述page的读取次数未超过所述最高读取次数,读取一次所述page获取所述page中每个所述cell的阈值电压所属电压区域,并返回执行“获取每次读取所述page时所述page中每个所述cell的阈值电压所属电压区域,利用所述目标LLR信息和所述cell的各个所述阈值电压所属电压区域计算所述page中每个所述cell的LLR均值”步骤。
优选的,生成与所述目标page组对应的至少一个LLR信息,包括:
从预先设置的至少一个基础信息中选取一个未被选取过的基础信息;
确定所述目标page组在当前被选取的基础信息的阈值电压分布信息,所述阈值电压分布信息指示所述目标page组的至少一个存储态在各阈值电压下的cell个数;
根据所述阈值电压分布信息获取所述目标page组的至少一个最佳读参考电压,至少一个最佳读参考电压包括所述至少一个存储态中相邻两个所述存储态的交点对应的阈值电压;
基于所述至少一个存储态中每个所述存储态的阈值电压分布,利用所述至少一个最佳读参考电压确定所述目标page组的至少一个目标最佳读参考电压;
基于所述至少一个目标最佳读参考电压确定所述目标page组在当前被选取的基础信息的LLR信息。
优选的,所述基于所述至少一个存储态中每个所述存储态的阈值电压分布,利用所述至少一个最佳读参考电压确定所述目标page组的至少一个目标最佳读参考电压,包括:
利用所述至少一个存储态中每个所述存储态的阈值电压分布,从所述至少一个最佳读参考电压中确定各个第一最佳读参考电压,与所述第一最佳读参考电压相邻的两个所述存储态表征的数据不同;
根据预先设置的电压上浮动信息和电压下浮动信息,确定分别与每个所述最佳读参考电压对应的两个第二最佳读参考电压,其中,一个所述第二最佳读参考电压与所述电压上浮动信息相关,另一个所述第二最佳读参考电压与所述电压下浮动信息相关;
从所有所述第二最佳读参考电压中确定分别与每个所述第一最佳读参考电压相关的第三最佳读参考电压;所述第一最佳读参考电压、所述第一最佳读参考电压对应的所述第二读参考电压,以及所述第三最佳读参考电压构成所述目标page组的至少一个目标最佳读参考电压。
一种信息读取装置,包括:
page确定单元,用于确定待进行信息译码的存储器中的页page,所述page由至少一个存储单元cell组成;
信息获取单元,用于获取所述page的目标基础信息,所述目标基础信息包括所述page的历史编擦次数和当前所述page中存储信息在所述page中的存储时长;
信息确定单元,用于根据所述目标基础信息确定所述page的目标置信度LLR信息和目标最低读取次数,所述目标LLR信息指示所述page的至少一个电压区域和每个所述电压区域的LLR值;
计算单元,用于读取所述目标最低读取次数的所述page,获取每次读取所述page时所述page中每个所述cell的阈值电压所属电压区域,利用所述目标LLR信息和所述cell的各个所述阈值电压所属电压区域计算所述page中每个所述cell的LLR均值;
信息译码单元,用于对所述page中所有所述cell的LLR均值进行译码得到所述page的译码结果。
一种设备,包括:处理器以及存储器,所述处理器以及存储器通过通信总线相连;其中,所述处理器,用于调用并执行所述存储器中存储的程序;所述存储器,用于存储程序,所述程序用于实现所述信息译码方法。
一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机可执行指令,所述计算机可执行指令用于执行所述信息译码方法。
本申请提供一种信息译码方法、装置、电子设备及存储介质,获取page的目标基础信息,并根据目标基础信息确定page的目标最低读取次数和目标LLR信息,根据目标最低读取次数来确定page所需读取次数,确定每次读取的cell的阈值电压所属电压区域并利用目标LLR信息获得的cell的LLR值,进而求得page中每个cell的LLR均值,进而对page中所有cell的LLR均值进行译码得到page的译码结果,从而实现对page中信息的读取。这种对page中所有cell的LLR均值进行译码从而实现对page中信息的读取的方式,可以降低因随机电报噪声引起的cell的阈值电压波动,使得赋予cell的LLR值不准确,导致LDPC软译码效率低,LDPC软译码纠错能力受限的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有技术提供的一种信息译码方法示意图;
图2为本申请实施例提供的一种确定page组对应的至少一个LLR信息的方法流程图;
图3为本申请实施例提供的一种基于至少一个存储态中每个存储态的阈值电压分布,利用至少一个最佳读参考电压确定目标page组的至少一个目标最佳读参考电压的方法流程图;
图4为本申请实施例提供的一种TLC分布态区域的划分示意图;
图5为本申请实施例提供的一种信息译码方法流程图;
图6为本申请实施例提供的另一种信息译码方法流程图;
图7为本申请实施例提供的一种信息译码方法示意图;
图8为本申请实施例提供的一种信息读取装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本申请中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
实施例:
LDPC软译码:不同电压区域对应不同的LLR(置信度),判断存储器中cell(存储单元)阈值电压所属电压区域,赋予cell对应的LLR值,利用和积算法进行译码,即可得到存储信息。
图1为现有技术提供的一种信息译码方法示意图。参见图1,现有技术在读取cell中的存储信息时,只需一次读取cell的阈值电压,确定阈值电压所属电压区域,便可直接根据电压区域和LLR值的一一对应关系,为cell赋予对应的LLR值,以利用和积算法对cell的LLR值进行译码,即可得到cell的存储信息。
然而,由于噪声干扰(以随机电报噪声为主的读噪声的存在),执行读取操作时,cell阈值电压发生波动,所属电压区域判断错误,赋予cell错误的LLR值,致使初始误码率(RBER)高,译码所需迭代次数多,LDPC软译码纠错能力受限。
有鉴于此,本申请实施例提供一种信息译码方法、装置、电子设备及存储介质,通过预实验确定读取次数上下限(读取次数上下限包括读取次数上限和读取次数下限,读取次数上限可以认为是最高读取次数,读取次数下限可以认为是最低读取次数),根据读取次数上下限多次读取获得cell的多个LLR值,使用LLR均值进行译码,以提高LDPC软译码效率及LDPC软译码纠错能力。
下面对本申请实施例提供的确定读取次数下限(最低读取次数)和读取次数上限(最高读取次数)的方式进行详细说明。
从统计学角度出发,适当增加样本数量,可以增加推测的可靠性。因此,对于大量存储单元(cell)而言,在表示cell读为0(或1)的可信度时,与一次读取获得的LLR值相比,多次读取得到的LLR均值更可靠。若一次读取获得的LLR值不能正确译码,可以使用多次读取得到的LLR均值进行译码。
通过预实验,确定不同编擦(P/E)次数、不同存储时间下使不可纠正的误码率(UBER)在某一阈值(LUBER)内所需的最低读取次数,生成读取次数下限表,读取次数下限表例如表1,表1为不同编擦(P/E)次数、不同存储时间下所需的最低读取次数(读取次数下限),其中,N1<N2<N3……<N9。
存储器由多个block组成,每个block由多个page(页)组成,每个page由多个cell(存储单元)组成。考虑到同一存储器中不同block不同区域的page可能存在硬件差异,本申请实施例将存储器中所有的page划分成多个page组,针对每个page组执行如下过程:通过预实验确定该page组在不同编擦次数、不同存储时间下使不可纠正的误码率(UBER)在某一阈值(LUBER)内所需的最低读取次数,得到该page组的读取次数下限表。
现以确定一个page组的读取次数下限表为例进行说明:
将存储器中所有的page划分成多个page组的方式可以为:针对存储器中的每个block,将该block中的所有page划分成连续的多个page组,一个page只属于一个page组。
预实验中,将随机数编码后得到的码字写入经过A次P/E(program/erase编擦)的block的page组当中,存储B年以后,读取该page组获取该page组中所有cell的阈值电压所属电压区域,查找LLR表(该LLR表为基础信息为编擦次数为A次,存储时长为B年这一情况下的该page组的LLR表),赋予cell对应电压区域的LLR值,对LLR值进行和积算法译码,如若译码后UBER不低于LUBER,则再读取一次该page组获取该page组中cell的阈值电压所属电压区域,查找LLR表赋予cell对应该电压区域的LLR值,计算两次赋予的cell的LLR值的LLR均值,将LLR均值赋予cell,再次译码,如若译码后UBER仍不低于LUBER,则继续增加对page组的读取次数,直到UBER低于LUBER,将读取page组的总次数作为该page组在PE=A,TIME=B的读取次数下限(即,该page组在PE=A,TIME=B的最低读取次数),其中,PE为编擦次数,TIME为存储时长。
表1.各编擦次数、存储时长下,达到译码要求所需读取次数下限
表1中横坐标为存储时长,纵坐标为编擦次数。本申请实施例中,可以将编擦次数和存储时长的组合看成是基础信息,本申请实施例可以预先设置至少一个基础信息,至少一个基础信息中任意两个基础信息互不相同。针对每个page组,确定该page组分别在至少一个基础信息中每个基础信息的最低读取次数得到该page组的读取次数下限表。
进一步的,本申请实施例中发明人还可以根据经验利用对信息译码时长的需求预先设置一个读取次数上限,针对存储器中每个page而言均将该读取次数上限作为对page的最高读取次数。
为了便于对本申请实施例提供的一种信息译码方法的理解,现对本申请实施例提供的确定page组对应的至少一个LLR信息的方式进行详细说明,具体请参见图2。
如图1所示,该方法包括:
S201、从预先设置的至少一个基础信息中选取一个未被选取过的基础信息;
S202、确定page组在当前被选取的基础信息的阈值电压分布信息,阈值电压分布信息指示page组的至少一个存储态在各阈值电压下的cell个数;
本申请实施例中,page组中写入的数据为随机数,page组在当前被选取的基础信息的阈值电压分布信息为page组在当前被选取的基础信息这一情况下的分布态,该分布态包括该page组的各个存储态在各阈值电压下的cell个数,本申请实施例将page组的各个存储态称为至少一个存储态,即,page组的至少一个存储态中包括page组的各个存储态。
S203、根据阈值电压分布信息获取page组的至少一个最佳读参考电压,至少一个最佳读参考电压包括至少一个存储态中相邻两个存储态的交点对应的阈值电压;
在确定page组在当前被选取的基础信息的阈值电压分布信息后,确定阈值电压分布信息指示page组的至少一个存储态中相邻两个存储态的交点对应的阈值电压,并将所确定的每一个阈值电压作为一个最佳读参考电压(OPT)。
S204、基于至少一个存储态中每个存储态的阈值电压分布,利用至少一个最佳读参考电压确定目标page组的至少一个目标最佳读参考电压;
图3为本申请实施例提供的一种基于至少一个存储态中每个存储态的阈值电压分布,利用至少一个最佳读参考电压确定目标page组的至少一个目标最佳读参考电压的方法流程图。
如图3所示,该方法包括:
S301、利用至少一个存储态中每个存储态的阈值电压分布,从至少一个最佳读参考电压中确定各个第一最佳读参考电压,与第一最佳读参考电压相邻的两个存储态表征的数据不同;
在本申请实施例中,可以根据格雷码确定至少一个存储态中每个存储态表征的数据。
S302、根据预先设置的电压上浮动信息和电压下浮动信息,确定分别与每个最佳读参考电压对应的两个第二最佳读参考电压,其中,一个第二最佳读参考电压与电压上浮动信息相关,另一个第二最佳读参考电压与电压下浮动信息相关;
在本申请实施例中,预先设置有电压上浮动信息(+δ)和电压下浮动信息(-δ),针对每个最佳读参考电压(OPT)执行如下过程:确定该最佳读参考电压对应的两个第二最佳读参考电压,其中一个第二最佳读参考电压与电压上浮动信息相关,另一个第二最佳读参考电压与电压下浮动信息相关。比如,将该最佳读参考电压和电压上浮动信息的和(OPT+δ)作为该最佳读参考电压对应的一个第二最佳读参考电压,将该最佳读参考电压和电压下浮动信息的和(OPT-δ)作为该最佳读参考电压对应的另一个第二最佳读参考电压。
S303、从所有第二最佳读参考电压中确定分别与每个第一最佳读参考电压相关的第三最佳读参考电压;第一最佳读参考电压、第一最佳读参考电压对应的第二读参考电压,以及第三最佳读参考电压构成page组的至少一个目标最佳读参考电压。
在本申请实施例中,以一个第一最佳读参考电压为例,确定该第一读参考电压相关的第三最佳读参考电压的方式可以为:从所有第二最佳读参考电压中确定该第一最佳读参考电压对应的两个第二最佳读参考电压,针对所确定的这两个第二最佳读参考电压中的每个第二最佳读参考电压,获取与该第二最佳读参考电压相邻的第二最佳读参考电压作为与该第一最佳读参考电压相关的第三最佳读参考电压。
其中,第一最佳读参考电压、第一最佳读参考电压对应的第二读参考电压,以及第三最佳读参考电压构成page组的至少一个目标最佳读参考电压。即,可以分别将每个第一最佳读参考电压看成是一个目标最佳读参考电压,分别将每个第一最佳读参考电压对应的一个第二最佳读参考电压看成是一个目标最佳读参考电压,分别将每个第三最佳读参考电压看成是一个目标最佳读参考电压。
S205、基于至少一个目标最佳读参考电压确定page组在当前被选取的基础信息的LLR信息;
在本申请实施例中,至少一个目标最佳读参考电压也可以认为是区域划分电压,基于区域划分电压将page组在当前被选取的基础信息的阈值电压分布信息的阈值电压划分成至少一个电压区域,进而根据LLR的计算方式分别确定该至少一个电压区域中的每个电压区域的LLR值,进而得到该page组在当前被选取的基础信息的LLR信息。
作为本申请实施例的一种优选实施方式,该page组在当前被选取的基础信息的LLR信息包括:在当前被选取的基础信息的情况下该page组的至少一个电压区域以及每个电压区域的LLR值。需要说明的是,至少一个电压区域包括在当前被选取的基础信息的情况下,该page组的阈值电压分布信息的阈值电压被至少一个目标最佳读参考电压划分成的各个电压区域,至少一个目标最佳读参考电压为在当前被选取的基础信息的情况下该page组的至少一个目标最佳读参考电压。
作为本申请实施例的另一种优选实施方式,该page组在当前被选取的基础信息的LLR信息包括:在当前被选取的基础信息的情况下该page组的至少一个目标最佳读参考电压,以及该page组的阈值电压分布信息的阈值电压被该至少一个目标最佳读参考电压划分成的至少一个电压区域中每个电压区域的LLR值。
LLR计算方式如下:其中,p0为在给定电压区域内bit为0的概率,即bit值为0的cell占给定电压区域内所有cell的比例,p1为在给定电压区域内bit为1的概率,即bit值为1的cell占给定电压区域内所有cell的比例。
S206、检测至少一个基础信息中是否存在未被选取过的基础信息;如果至少一个基础信息中存在未被选取过的基础信息,返回执行步骤S101。
以TLC为例,在TLC中一个物理page中包含三个逻辑page,分别是上页、中页、下页;相应的,page组对应的至少一个LLR信息包括:page组的上页对应的至少一个LLR信息、page组的中页对应的至少一个LLR信息,以及page组的下页对应的至少一个LLR信息。Page组的上页/中页/下页对应的至少一个LLR信息的计算法方式可参见上述实施例提供的page组对应的至少一个LLR信息的计算方式,在此不做详细介绍。
下面以确定page组的上页对应的至少一个LLR信息为例进行说明。具体的,图4为本申请实施例提供的一种TLC分布态区域的划分示意图。
参见图4,相邻态交叠处电压OPT及OPT±δ作为区域划分电压,21个电压(RV1~RV21)将TLC的8个态(E~P7)划分为22个区域(1~22)。由格雷码可知,上页中E~P2为1,P3~P6为0,P7为1,对page组的上页进行电压区域划分时,通过RV7、RV8、RV9、RV19、RV20、RV21划分区域,考虑到区域7与区域1~6中0-1占比不同,区域10、19与区域11~18中0-1占比不同,因此使用RV6、RV10、RV18进一步划分区域。上页中9个电压(RV6、RV7、RV8、RV9、RV10、RV18、RV19、RV20、RV21)划分10个电压区域,根据各个电压区域中0-1占比计算LLR值。下面对page组的上页进行电压区域划分的方式进行详细说明。
如图4所示,该page组的至少一个存储态包括:存储态E、存储态P1、存储态P2、存储态P3、存储态P4、存储态P5、存储态P6和存储态P7。该page组的至少一个最佳读参考电压包括:RV2、RV5、RV8、RV11、RV14、RV17和RV20。其中,至少一个最佳读参考电压为相邻态交叠处电压OPT。
其中,RV2对应的两个第二最佳读参考电压分别为RV1和RV3,RV5对应的两个第二最佳读参考电压分别为RV4和RV6,RV8对应的两个第二最佳读参考电压分别为RV7和RV9,RV11对应的两个第二最佳读参考电压分别为RV10和RV12,RV14对应的两个第二最佳读参考电压分别为RV13和RV15,RV17对应的两个第二最佳读参考电压分别为RV16和RV18,RV20对应的两个第二最佳读参考电压分别为RV19和RV21。
由格雷码可知该page组的上页中E~P2为1,P3~P6为0,P7为1。因此,对上页进行电压区域划分时,利用该page组的至少一个存储态中每个存储态表征的数据,从该page组的至少一个最佳读参考电压中确定上页的各个第一最佳读参考电压。参见图4从至少一个最佳读参考电压中确定的上页的各个第一最佳读参考电压包括:RV8和RV20。
确定第一最佳读参考电压RV8对应的两个第二最佳读参考电压分别为RV7和RV9,与RV7相邻的第二最佳读参考电压为RV6则将RV6确定为一个第三最佳读参考电压,与RV9相邻的第二最佳读参考电压为RV10则将RV10确定为一个第三最佳读参考电压;确定第一最佳读参考电压RV20对应的两个第二最佳读参考电压分别为RV19和RV21,与RV19相邻的第二最佳读参考电压为RV18则将RV18确定为一个第三最佳读参考电压,且不存在与RV21相邻的第二最佳读参考电压。
基于此,本申请实施例确定上页的第三最佳读参考电压分别为RV6、RV10和RV18;进而由上页的各个第一最佳读参考电压、各个与第一最佳读参考电压对应的第二最佳读参考电压,以及各个第三最佳读参考电压构成上页的至少一个目标最佳读参考电压,即,至少一个目标最佳读参考电压包括:RV6、RV7、RV8、RV9、RV10、RV18、RV19、RV20、RV21,进而由RV6、RV7、RV8、RV9、RV10、RV18、RV19、RV20、RV21将page组的上页划分成至少一个电压区域。
上述过程可以归纳为下述步骤1和步骤2。
步骤1,相邻态交叠处电压OPT及OPT±δ作为区域划分电压,21个电压(RV1~RV21)将TLC 8个态(E~P7)划分为22个区域(1~22)。
步骤2,由格雷码可知,上页中E~P2为1,P3~P6为0,P7为1。因此,对上页进行区域划分时,选择RV7、RV8、RV9、RV19、RV20、RV21划分区域,并且考虑到区域7与区域1~6中0-1占比不同,区域10、19与区域11~18中0-1占比不同,因此使用RV6、RV10、RV18进一步划分区域。上页中9个电压(RV6、RV7、RV8、RV9、RV10、RV18、RV19、RV20、RV21)划分10个电压区域,根据各个电压区域中0-1占比计算LLR值(如若值为±Inf则取±15)。
进一步的,在上述步骤1-2的基础上,还可以包括如下步骤:
步骤3、在不同存储时间下,重复步骤2,获得各个存储时间下,上页的至少一个电压区域以及各电压区域LLR值。将这些信息制成上页LLR表(实例中,使用的page所属的block经过3K次PE)。
步骤4、信息位编码后得到的码字写入PE 3K次的block,存储一定时间后,查找上页LLR表,根据对应存储时间下的区域划分电压RV6~RV10、RV18~RV21读取cell所属区域,重复读取十次。
步骤5、根据每次读取操作中cell所属区域,得到cell相应的10个LLR值,计算不同读取次数时cell的LLR均值。
步骤6、使用不同读取次数下的LLR均值进行LDPC软译码。
基于上述共性,现对本申请实施例提供的一种信息译码方法进行详细说明。
图5为本申请实施例提供的一种信息译码方法流程图。
如图5所示,该方法包括:
S501、确定待进行信息译码的存储器中的page,page由至少一个cell组成;
S502、获取page的目标基础信息,目标基础信息包括page的历史编擦次数和当前page中存储信息在page中的存储时长;
S503、根据目标基础信息确定page的目标LLR信息和目标最低读取次数,目标LLR信息指示page的至少一个电压区域和每个电压区域的LLR值;
本申请实施例中,可以将page在目标基础信息的LLR信息称为目标LLR信息,将page在目标基础信息的最低读取次数称为目标最低读取次数,其中根据目标基础信息确定page的目标LLR信息和目标最低读取次数的方式如下:
将page在存储器中所属的page组称为目标page组,确定page在存储器中所属的目标page组;获取预先设置的与目标page组对应的至少一个LLR信息以及获取预先设置的该目标page组的最低读取次数下限表。
目标page组的最低读取次数下限表包括该目标page组对应的至少一个最低读取次数,该至少一个最低读取次数包括目标page组分别在预先设置的至少一个基础信息中每个基础信息的最低读取次数。从目标page组对应的至少一个最低读取次数中查询目标page组在目标基础信息的最低读取次数,为了便于区分将该查询到的最低读取次数称为目标最低读取次数。
目标page组对应的至少一个LLR信息包括目标page组分别在预先设置的至少一个基础信息中每个基础信息的LLR信息。从目标page组对应的至少一个LLR信息中查询目标page组在目标基础信息的LLR信息,为了便于区分将该查询到的LLR信息称为目标LLR信息。
S504、读取目标最低读取次数的page,获取每次读取page时page中每个cell的阈值电压所属电压区域,利用目标LLR信息和cell的各个阈值电压所属电压区域计算page中每个cell的LLR均值;
本申请实施例中,读取目标最低读取次数的page,获取每次读取page时page中每个cell的阈值电压所属电压区域;确定目标LLR信息中cell的阈值电压所属电压区域的LLR值;根据读取到的cell的所有阈值电压所属电压区域的LLR值计算cell的LLR均值。
具体的,读取目标最低读取次数的该page,每次读取该page均可以获取到该page中每个cell的一个电压区域,这样针对该page中的每个cell而言,读取目标最低次数的page可以得到该cell的目标最低读取次数个电压区域,针对该cell的每个电压区域利用目标LLR信息确定该cell在该电压区域的LLR值,这样,针对该cell的目标最低读取次数个电压区域可以确定该cell的目标最低次数个LLR值,计算该cell的目标最低次数个LLR值的LLR均值。基于此,针对page中的每个cell均可以得到该cell的LLR均值。
其中,计算cell的目标最低次数个LLR值的LLR均值的方式可以为:计算cell的目标最低次数个LLR值的和,为了便于区分可以将cell的目标最低次数个LLR值的和称为LLR值总和,进而将LLR值总和除以目标最低读取次数所得到的结果作为该cell的LLR均值。
S505、对page中所有cell的LLR均值进行译码得到page的译码结果。
本申请实施例中,在获取page中所有cell中每个cell的LLR均值后,可以对获取到的所有的cell的LLR均值进行LDPC软译码以得到page的译码结果。
图6为本申请实施例提供的另一种信息译码方法流程图。
如图6所示,该方法包括:
S601、确定待进行信息译码的存储器中的page,page由至少一个cell组成;
S602、获取page的目标基础信息,目标基础信息包括page的历史编擦次数和当前page中存储信息在page中的存储时长;
S603、根据目标基础信息确定page的目标LLR信息和目标最低读取次数,目标LLR信息指示page的至少一个电压区域和每个电压区域的LLR值;
S604、读取目标最低读取次数的page;
S605、获取每次读取page时page中每个cell的阈值电压所属电压区域,利用目标LLR信息和cell的各个阈值电压所属电压区域计算page中每个cell的LLR均值;
本申请实施例中,每次读取该page均可以获取到该page中每个cell的一个电压区域,这样本实施例提供的一种信息读取方法在执行步骤S505时,针对该page中的每个cell而言,可以得到该cell的目标数量个电压区域,目标数量为对该page的总读取次数,针对该cell的每个电压区域,利用目标LLR信息确定该cell的一个LLR值,这样,针对该cell的目标数量个电压区域可以确定该cell的目标数量个LLR值,计算该cell的目标数量个LLR值的LLR均值。基于此,针对page中的每个cell均可以得到该cell的LLR均值。
S606、对page中所有cell的LLR均值进行译码得到page的译码信息;
S607、获取与存储信息存入page时采用的编码矩阵匹配校验矩阵;
S608、根据译码信息和校验矩阵计算误码信息,误码信息表征译码信息的误码率;
S609、根据误码信息判断译码信息是否满足预先设置的译码条件;如果译码信息满足译码条件,执行步骤S610;如果译码信息不满足译码条件,执行步骤S611;
在本申请实施例中,根据校验矩阵和当前译码信息计算用于表征当前译码信息误码率的误码信息,判断误码信息是否表征误码率为0,如果误码信息表征误码率为0,则认为当前译码信息满足译码条件,对page译码成功(即,数据读取成功),进而执行步骤S610、确定当前译码信息为该page的译码结果;如果误码信息表征误码率不为0,则认为当前译码信息不满足译码条件,确定当前译码信息不为page的译码结果,并执行步骤S611。
S610、确定译码信息为page的译码结果;
本申请实施例中,page的译码结果可以认为是读取到的page中的存储信息。
S611、判断当前对page的读取次数是否超过预先设置的最高读取次数;如果当前对page的读取次数未超过最高读取次数,执行步骤S612;
本申请实施例中,预先设置的最高读取次数可以认为是预先设置的读取次数上限。
S612、读取一次page获取page中每个cell的阈值电压所属电压区域,并返回执行S605。
在本申请实施例中,预先设置有读取次数上限(即,最高读取次数),如果当前对该page的读取次数未超过读取次数上限,则执行步骤S612、再读取一次该page获取该page中每个cell的阈值电压所属电压区域,进而返回执行步骤S605;如果当前对该page的读取次数超过读取次数上限,则确定对page译码失败,即数据读取失败。
本申请实施例中,若需要考虑到在TLC中一个物理page中包含三个逻辑page,分别是上页、中页、下页,在对page进行译码时,可以分别对page的上页进行译码、对page的中页进行译码,以及对page的下页进行译码。其中,对page的上页/中页/下页进行译码的实现思路与上述实施例对page进行译码的实现思路相同,在此不做详细介绍。
如图6所示本申请提供的信息译码方法是在传统信息译码方法的基础上做出改进。其中设定了所需的最低读取次数N以及最高读取次数M,通过增加读取次数,获得更可靠cell的LLR值,以降低码字(误码率超出纠错能力)的误码率,为这些码字提供了被纠正的可能性,变相增强LDPC纠错能力。
在噪声的干扰下,cell阈值电压的变化具有不确定性。多次读取cell的阈值电压,每次的读取结果不尽相同,cell可能被归为不同的电压区域,即同一cell对应多个LLR值,且同一cell对应的多个LLR值可能不唯一。表2.为cell的LLR均值示意表。
Cell 1 | Cell 2 | Cell 3 | …… | |
1<sup>st</sup>Read | LLR1 | LLR1 | LLR5 | |
2<sup>nd</sup>Read | LLR2 | LLR1 | LLR4 | |
3<sup>rd</sup>Read | LLR1 | LLR1 | LLR4 | |
4<sup>th</sup>Read | LLR1 | LLR1 | LLR4 | |
…… | ||||
n<sup>th</sup>Read | LLR2 | LLR1 | LLR5 | |
Final LLR | Sum1/n | Sum2/n | Sum3/n |
注:表2中,Sum1为Cell 1对应的n个LLR值之和,Cell 2、Cell 3......类推。
图7为本申请实施例提供的一种信息译码方法示意图,结合图7可知,本申请实施例提供的一种信息译码方法如下:
1、LLR表(预实验):确认不同PE次数、不同存储时间下的区域划分电压,统计不同区域中各态占比,进而得到不同区域的LLR值,制表;
2、读取次数表(预实验):确认不同PE次数、不同存储时间下,UBER低于阈值LUBER所需的读取次数下限,制表;
3、数据写读:将编码得到的码字写入PE一定次数的block,存储一定时间以后,查找LLR表,寻找对应的区域划分电压RVx~RVy,查找读取次数下限表,判断所需的最低读操作次数N;
4、确定LLR值:使用区域划分电压RVx~RVy,N次读取cell阈值电压所属电压区域,cell对应N个LLR值,计算N个LLR的LLR均值,将LLR均值赋予cell;
5、LDPC软译码:使用LLR均值及和积算法进行软译码;
6、增加读取次数:如若译码失败,则增加读取次数,重新确定LLR均值,再次译码,直到译码成功或者读取次数达到读取次数上限。
图8为本申请实施例提供的一种信息读取装置的结构示意图。
如图8所示,该装置包括:
page确定单元81,用于确定待进行信息译码的存储器中的页page,page由至少一个存储单元cell组成;
信息获取单元82,用于获取page的目标基础信息,目标基础信息包括page的历史编擦次数和当前page中存储信息在page中的存储时长;
信息确定单元83,用于根据目标基础信息确定page的目标置信度LLR信息和目标最低读取次数,目标LLR信息指示page的至少一个电压区域和每个电压区域的LLR值;
计算单元84,用于读取目标最低读取次数的page,获取每次读取page时page中每个cell的阈值电压所属电压区域,利用目标LLR信息和cell的各个阈值电压所属电压区域计算page中每个cell的LLR均值;
信息译码单元85,用于对page中所有cell的LLR均值进行译码得到page的译码结果。
在本申请实施例中,优选的,信息确定单元,包括:
第一确定单元,用于确定page在存储器中所属的目标page组,存储器由多个page组构成,page组包括多个page;
第一获取单元,用于获取预先设置的与目标page组对应的至少一个LLR信息和至少一个最低读取次数,至少一个LLR信息包括目标page组分别在预先设置的至少一个基础信息中每个基础信息的LLR信息,至少一个最低读取次数包括目标page组分别在每个基础信息的最低读取次数;
第二确定单元,用于从至少一个LLR信息中确定目标page组在目标基础信息的目标LLR信息;
第三确定单元,用于从至少一个最低读取次数中确定目标page组在目标基础信息的目标最低读取次数。
在本申请实施例中,优选的,用于获取每次读取page时page中每个cell的阈值电压所属电压区域,利用目标LLR信息和cell的各个阈值电压所属电压区域计算page中每个cell的LLR均值的计算单元,包括:
第二获取单元,用于获取每次读取page时page中每个cell的阈值电压所属电压区域;
第四确定单元,用于确定目标LLR信息中cell的阈值电压所属电压区域的LLR值;
第一计算单元,用于根据cell的所有阈值电压所属电压区域的LLR值计算cell的LLR均值。
在本申请实施例中,优选的,信息译码单元,包括:
第二计算单元,用于对page中所有cell的LLR均值进行译码得到page的译码信息;
第三获取单元,用于获取与存储信息存入page时采用的编码矩阵匹配校验矩阵;
第三计算单元,用于根据译码信息和校验矩阵计算误码信息,误码信息表征译码信息的误码率;
第一判断单元,用于根据误码信息判断译码信息是否满足预先设置的译码条件;
第五确定单元,用于如果根据误码信息确定译码信息满足译码条件,确定译码信息为page的译码结果。
进一步的,本申请实施例提供的信息译码单元还包括:
第二判断单元,用于判断当前对page的读取次数是否超过预先设置的最高读取次数;
返回处理单元,用于如果当前对page的读取次数未超过最高读取次数,读取一次page获取page中每个cell的阈值电压所属电压区域,并返回执行“获取每次读取page时page中每个cell的阈值电压所属电压区域,利用目标LLR信息和cell的各个阈值电压所属电压区域计算page中每个cell的LLR均值”步骤。
本申请实施例提供的一种信息读取装置还包括LLR信息生成单元,该LLR信息生成单元,包括:
选取单元,用于从预先设置的至少一个基础信息中选取一个未被选取过的基础信息;
第六确定单元,用于确定目标page组在当前被选取的基础信息的阈值电压分布信息,阈值电压分布信息指示目标page组的至少一个存储态在各阈值电压下的cell个数;
第四获取单元,用于根据阈值电压分布信息获取目标page组的至少一个最佳读参考电压,至少一个最佳读参考电压包括至少一个存储态中相邻两个存储态的交点对应的阈值电压;
第七确定单元,用于基于至少一个存储态中每个存储态的阈值电压分布,利用至少一个最佳读参考电压确定目标page组的至少一个目标最佳读参考电压;
第八确定单元,用于基于至少一个目标最佳读参考电压确定目标page组在当前被选取的基础信息的LLR信息。
在本申请实施例中,优选的,第七确定单元包括:
第一最佳读参考电压确定单元,用于利用至少一个存储态中每个存储态的阈值电压分布,从至少一个最佳读参考电压中确定各个第一最佳读参考电压,与第一最佳读参考电压相邻的两个存储态表征的数据不同;
第二最佳读参考电压确定单元,用于根据预先设置的电压上浮动信息和电压下浮动信息,确定分别与每个最佳读参考电压对应的两个第二最佳读参考电压,其中,一个第二最佳读参考电压与电压上浮动信息相关,另一个第二最佳读参考电压与电压下浮动信息相关;
目标最佳读参考电压确定单元,用于从所有第二最佳读参考电压中确定分别与每个第一最佳读参考电压相关的第三最佳读参考电压;第一最佳读参考电压、第一最佳读参考电压对应的第二读参考电压,以及第三最佳读参考电压构成目标page组的至少一个目标最佳读参考电压。
进一步的,本申请实施例还提供一种电子设备,该电子设备包括:处理器以及存储器,处理器以及存储器通过通信总线相连;其中,处理器,用于调用并执行存储器中存储的程序;存储器,用于存储程序,程序用于实现本申请实施例提供的一种信息译码方法。
更进一步的,本申请实施例还提供一种计算机可读存储介质,该计算机可读存储介质中存储有计算机可执行指令,计算机可执行指令用于执行本申请实施例提供的一种信息译码方法。
本申请实施例提供一种信息译码方法、装置、电子设备及存储介质,确定待进行信息译码的存储器中的page,page由至少一个cell组成;获取page的目标基础信息,目标基础信息包括page的历史编擦次数和当前page中存储信息在page中的存储时长;根据目标基础信息确定page的目标LLR信息和目标最低读取次数,目标LLR信息指示page的至少一个电压区域和每个电压区域的LLR值;读取目标最低读取次数的page,获取每次读取page时page中每个cell的阈值电压所属电压区域,利用目标LLR信息和cell的各个阈值电压所属电压区域计算page中每个cell的LLR均值;进而对page中所有cell的LLR均值进行译码得到page的译码结果。
基于此,本申请实施例提供的一种信息译码方法、装置、电子设备及存储介质,基于page的目标最低读取次数来确定page中cell的LLR均值,进而对page中所有cell的LLR均值进行译码得到page的译码结果,可以降低因随机电报噪声引起的cell的阈值电压波动,使得赋予cell的LLR值不准确,导致LDPC软译码效率低,LDPC软译码纠错能力受限的问题。
以上对本发明所提供的一种信息译码方法、装置、电子设备及存储介质进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素,或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种信息译码方法,其特征在于,包括:
确定待进行信息译码的存储器中的页page,所述page由至少一个存储单元cell组成;
获取所述page的目标基础信息,所述目标基础信息包括所述page的历史编擦次数和当前所述page中存储信息在所述page中的存储时长;
根据所述目标基础信息确定所述page的目标置信度LLR信息和目标最低读取次数,目标LLR信息指示所述page的至少一个电压区域和每个所述电压区域的LLR值;
读取所述目标最低读取次数的所述page,获取每次读取所述page时所述page中每个所述cell的阈值电压所属电压区域,利用所述目标LLR信息和所述cell的各个所述阈值电压所属电压区域计算所述page中每个所述cell的LLR均值;
对所述page中所有所述cell的LLR均值进行译码得到所述page的译码结果。
2.根据权利要求1所述的方法,其特征在于,所述根据所述目标基础信息确定所述page的目标置信度LLR信息和目标最低读取次数,包括:
确定所述page在所述存储器中所属的目标page组,所述存储器由多个page组构成,所述page组包括多个page;
获取预先设置的与所述目标page组对应的至少一个LLR信息和至少一个最低读取次数,所述至少一个LLR信息包括所述目标page组分别在预先设置的至少一个基础信息中每个所述基础信息的LLR信息,所述至少一个最低读取次数包括所述目标page组分别在每个所述基础信息的最低读取次数;
从所述至少一个LLR信息中确定所述目标page组在所述目标基础信息的目标LLR信息;
从所述至少一个最低读取次数中确定所述目标page组在所述目标基础信息的目标最低读取次数。
3.根据权利要求1所述的方法,其特征在于,所述获取每次读取所述page时所述page中每个所述cell的阈值电压所属电压区域,利用所述目标LLR信息和所述cell的各个所述阈值电压所属电压区域计算所述page中每个所述cell的LLR均值,包括:
获取每次读取所述page时所述page中每个所述cell的阈值电压所属电压区域;
确定所述目标LLR信息中所述cell的阈值电压所属电压区域的LLR值;
根据所述cell的所有阈值电压所属电压区域的LLR值计算所述cell的LLR均值。
4.根据权利要求1所述的方法,其特征在于,所述对所述page中所有所述cell的LLR均值进行译码得到所述page的译码结果,包括:
对所述page中所有所述cell的LLR均值进行译码得到所述page的译码信息;
获取与所述存储信息存入所述page时采用的编码矩阵匹配校验矩阵;
根据所述译码信息和所述校验矩阵计算误码信息,所述误码信息表征所述译码信息的误码率;
根据所述误码信息判断所述译码信息是否满足预先设置的译码条件;
如果根据所述误码信息确定所述译码信息满足所述译码条件,确定所述译码信息为page的译码结果。
5.根据权利要求4所述的方法,其特征在于,如果根据所述误码信息确定所述译码信息不满足所述译码条件,该方法还包括:
判断当前对所述page的读取次数是否超过预先设置的最高读取次数;
如果当前对所述page的读取次数未超过所述最高读取次数,读取一次所述page获取所述page中每个所述cell的阈值电压所属电压区域,并返回执行“获取每次读取所述page时所述page中每个所述cell的阈值电压所属电压区域,利用所述目标LLR信息和所述cell的各个所述阈值电压所属电压区域计算所述page中每个所述cell的LLR均值”步骤。
6.根据权利要求1所述的方法,其特征在于,生成与目标page组对应的至少一个LLR信息,包括:
从预先设置的至少一个基础信息中选取一个未被选取过的基础信息;
确定所述目标page组在当前被选取的基础信息的阈值电压分布信息,所述阈值电压分布信息指示所述目标page组的至少一个存储态在各阈值电压下的cell个数;
根据所述阈值电压分布信息获取所述目标page组的至少一个最佳读参考电压,至少一个最佳读参考电压包括所述至少一个存储态中相邻两个所述存储态的交点对应的阈值电压;
基于所述至少一个存储态中每个所述存储态的阈值电压分布,利用所述至少一个最佳读参考电压确定所述目标page组的至少一个目标最佳读参考电压;
基于所述至少一个目标最佳读参考电压确定所述目标page组在当前被选取的基础信息的LLR信息。
7.根据权利要求6所述的方法,其特征在于,所述基于所述至少一个存储态中每个所述存储态的阈值电压分布,利用所述至少一个最佳读参考电压确定所述目标page组的至少一个目标最佳读参考电压,包括:
利用所述至少一个存储态中每个所述存储态的阈值电压分布,从所述至少一个最佳读参考电压中确定各个第一最佳读参考电压,与所述第一最佳读参考电压相邻的两个所述存储态表征的数据不同;
根据预先设置的电压上浮动信息和电压下浮动信息,确定分别与每个所述最佳读参考电压对应的两个第二最佳读参考电压,其中,一个所述第二最佳读参考电压与所述电压上浮动信息相关,另一个所述第二最佳读参考电压与所述电压下浮动信息相关;
从所有所述第二最佳读参考电压中确定分别与每个所述第一最佳读参考电压相关的第三最佳读参考电压;所述第一最佳读参考电压、所述第一最佳读参考电压对应的第二读参考电压,以及所述第三最佳读参考电压构成所述目标page组的至少一个目标最佳读参考电压。
8.一种信息读取装置,其特征在于,包括:
page确定单元,用于确定待进行信息译码的存储器中的页page,所述page由至少一个存储单元cell组成;
信息获取单元,用于获取所述page的目标基础信息,所述目标基础信息包括所述page的历史编擦次数和当前所述page中存储信息在所述page中的存储时长;
信息确定单元,用于根据所述目标基础信息确定所述page的目标置信度LLR信息和目标最低读取次数,目标LLR信息指示所述page的至少一个电压区域和每个所述电压区域的LLR值;
计算单元,用于读取所述目标最低读取次数的所述page,获取每次读取所述page时所述page中每个所述cell的阈值电压所属电压区域,利用所述目标LLR信息和所述cell的各个所述阈值电压所属电压区域计算所述page中每个所述cell的LLR均值;
信息译码单元,用于对所述page中所有所述cell的LLR均值进行译码得到所述page的译码结果。
9.一种电子设备,其特征在于,包括:处理器以及存储器,所述处理器以及存储器通过通信总线相连;其中,所述处理器,用于调用并执行所述存储器中存储的程序;所述存储器,用于存储程序,所述程序用于实现如权利要求1-7任意一项所述的信息译码方法。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有计算机可执行指令,所述计算机可执行指令用于执行权利要求1-7任意一项所述的信息译码方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010772077.6A CN111863088B (zh) | 2020-08-04 | 2020-08-04 | 一种信息译码方法、装置、电子设备及存储介质 |
CN202110510760.7A CN113129980B (zh) | 2020-08-04 | 2020-08-04 | 一种信息译码方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010772077.6A CN111863088B (zh) | 2020-08-04 | 2020-08-04 | 一种信息译码方法、装置、电子设备及存储介质 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110510760.7A Division CN113129980B (zh) | 2020-08-04 | 2020-08-04 | 一种信息译码方法、装置、电子设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111863088A CN111863088A (zh) | 2020-10-30 |
CN111863088B true CN111863088B (zh) | 2021-05-04 |
Family
ID=72953277
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110510760.7A Active CN113129980B (zh) | 2020-08-04 | 2020-08-04 | 一种信息译码方法、装置、电子设备及存储介质 |
CN202010772077.6A Active CN111863088B (zh) | 2020-08-04 | 2020-08-04 | 一种信息译码方法、装置、电子设备及存储介质 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110510760.7A Active CN113129980B (zh) | 2020-08-04 | 2020-08-04 | 一种信息译码方法、装置、电子设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN113129980B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12088323B2 (en) | 2020-11-25 | 2024-09-10 | Institute of Microelectronics, Chinese Academy of Sciences | Read-write method and apparatus for LEPS soft decoding estimation, and electronic device |
CN112466352B (zh) * | 2020-11-25 | 2022-05-10 | 中国科学院微电子研究所 | 用于leps软译码估计的读写方法、装置及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102820064A (zh) * | 2011-06-07 | 2012-12-12 | 马维尔国际贸易有限公司 | 识别和减轻存储器系统中的硬错误 |
CN109831214A (zh) * | 2018-12-29 | 2019-05-31 | 中国电子科技集团公司第二十研究所 | 一种全并行ldpc译码器及fpga实现方法 |
CN110098895A (zh) * | 2019-04-11 | 2019-08-06 | 中山大学 | 针对MLC型NAND-Flash的基于变量节点动态分块更新的LDPC码译码方法 |
CN111429959A (zh) * | 2020-03-23 | 2020-07-17 | 中国科学院微电子研究所 | Ldpc软译码方法、存储器及电子设备 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5197544B2 (ja) * | 2009-10-05 | 2013-05-15 | 株式会社東芝 | メモリシステム |
US9058289B2 (en) * | 2011-11-07 | 2015-06-16 | Sandisk Enterprise Ip Llc | Soft information generation for memory systems |
US9117529B2 (en) * | 2011-12-23 | 2015-08-25 | Hgst Technologies Santa Ana, Inc. | Inter-cell interference algorithms for soft decoding of LDPC codes |
US8856611B2 (en) * | 2012-08-04 | 2014-10-07 | Lsi Corporation | Soft-decision compensation for flash channel variation |
US9306600B2 (en) * | 2014-01-06 | 2016-04-05 | Micron Technology, Inc. | Read threshold calibration for LDPC |
CN104282340B (zh) * | 2014-09-30 | 2017-12-29 | 华中科技大学 | 一种固态盘闪存芯片阈值电压感知方法及系统 |
CN108986865B (zh) * | 2018-06-29 | 2020-06-19 | 长江存储科技有限责任公司 | 非易失性存储系统及其读取方法 |
CN110058956A (zh) * | 2019-04-22 | 2019-07-26 | 广东工业大学 | 一种nand闪存读取方法、系统及电子设备和存储介质 |
CN110601700B (zh) * | 2019-08-09 | 2021-05-04 | 中国地质大学(武汉) | 一种适用于极化码串行抵消列表译码算法的硬件排序器 |
-
2020
- 2020-08-04 CN CN202110510760.7A patent/CN113129980B/zh active Active
- 2020-08-04 CN CN202010772077.6A patent/CN111863088B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102820064A (zh) * | 2011-06-07 | 2012-12-12 | 马维尔国际贸易有限公司 | 识别和减轻存储器系统中的硬错误 |
CN109831214A (zh) * | 2018-12-29 | 2019-05-31 | 中国电子科技集团公司第二十研究所 | 一种全并行ldpc译码器及fpga实现方法 |
CN110098895A (zh) * | 2019-04-11 | 2019-08-06 | 中山大学 | 针对MLC型NAND-Flash的基于变量节点动态分块更新的LDPC码译码方法 |
CN111429959A (zh) * | 2020-03-23 | 2020-07-17 | 中国科学院微电子研究所 | Ldpc软译码方法、存储器及电子设备 |
Non-Patent Citations (2)
Title |
---|
Dynamic LLR scheme based on EM algorithm for LDPC decoding in NAND flash memory;Junli Peng;《IEICE Electronics Express》;20170829;1-8 * |
VaLLR: Threshold Voltage Distribution Aware LLR Optimization to Improve LDPC Decoding Performance for 3D TLC NAND Flash;Lanlan Cui;《2019 IEEE 37th International Conference on Computer Design》;20200210;668-671 * |
Also Published As
Publication number | Publication date |
---|---|
CN113129980B (zh) | 2022-06-03 |
CN113129980A (zh) | 2021-07-16 |
CN111863088A (zh) | 2020-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5197544B2 (ja) | メモリシステム | |
CN102394113B (zh) | 一种应用于快闪存储器中的动态ldpc纠错码方法 | |
CN111863088B (zh) | 一种信息译码方法、装置、电子设备及存储介质 | |
CN113032178A (zh) | 存储器控制器及快闪存储器的存取方法 | |
CN102138282A (zh) | 减小复杂性的ldpc解码器 | |
CN103297061A (zh) | 决定同位元检查阵列的方法以及快闪存储器系统 | |
CN106981308B (zh) | 一种精准获取llr信息的应用方法 | |
US10467090B2 (en) | Memory controller and decoding method | |
US8832525B2 (en) | Memory controller with low density parity check code decoding capability and relevant memory controlling method | |
CN111429959A (zh) | Ldpc软译码方法、存储器及电子设备 | |
CN111061592A (zh) | 一种通用的Nand Flash比特位反转纠错方法 | |
US9390002B1 (en) | Efficient bin labeling schemes for tracking cells in solid state storage devices | |
US10908994B2 (en) | Memory system and method of controlling nonvolatile memory | |
CN109660263B (zh) | 一种适用于mlc nand闪存的ldpc码译码方法 | |
CN111913830B (zh) | 一种重读操作处理方法、装置、设备及可读存储介质 | |
US20140317468A1 (en) | Encoder, decoder and semiconductor device including the same | |
US10884858B2 (en) | LDPC decoding device, memory system including the same and method thereof | |
CN103856218A (zh) | 译码处理方法及译码器 | |
CN103973316A (zh) | 具有使用定标常数的可变节点更新器的ldpc解码器 | |
US10262728B2 (en) | Mapping bits to memory cells using sector spreading | |
CN117176185B (zh) | 一种基于极化码的数据编解码方法、装置和存储介质 | |
US12068757B2 (en) | Method for performing LDPC soft decoding, memory, and electronic device | |
US11204831B2 (en) | Memory system | |
US20160259595A1 (en) | Encoder and decoder design for near-balanced codes | |
US11860733B2 (en) | Memory matched low density parity check coding schemes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |