CN110601700B - 一种适用于极化码串行抵消列表译码算法的硬件排序器 - Google Patents

一种适用于极化码串行抵消列表译码算法的硬件排序器 Download PDF

Info

Publication number
CN110601700B
CN110601700B CN201910734356.0A CN201910734356A CN110601700B CN 110601700 B CN110601700 B CN 110601700B CN 201910734356 A CN201910734356 A CN 201910734356A CN 110601700 B CN110601700 B CN 110601700B
Authority
CN
China
Prior art keywords
decoding
paths
path
module
split
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910734356.0A
Other languages
English (en)
Other versions
CN110601700A (zh
Inventor
王家豪
陈明康
胡振宇
罗杰
罗林波
黄田野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Stridetop Technology Co ltd
Original Assignee
China University of Geosciences
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China University of Geosciences filed Critical China University of Geosciences
Priority to CN201910734356.0A priority Critical patent/CN110601700B/zh
Publication of CN110601700A publication Critical patent/CN110601700A/zh
Application granted granted Critical
Publication of CN110601700B publication Critical patent/CN110601700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1125—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种适用于极化码串行抵消列表译码算法的硬件排序器，包括输入模块、桶排序模块、半清洁器模块和输出模块；输入模块，用于输入待排序的2L条译码路径；译码路径包括L条原始译码路径和L条分裂译码路径；其中，L取值为2n，n≧1且n为整数，分裂前的L条原始译码路径已经排好序；桶排序模块，用于对L‑1条分裂译码路径进行优劣排序；半清洁器模块，根据选择策略，在原始路径与桶排序模块输出的译码路径集合中，选择最优的L条路径；输出模块，用于输出经半清洁器模块选择后的最优的L条路径。本发明中输入路径L的数量对排序器的延迟时间影响很小，当路径L较大时排序器具有较低的译码延迟。

Description

一种适用于极化码串行抵消列表译码算法的硬件排序器
技术领域
本发明属于通信技术领域，涉及系统中的信道译码技术，更为具体的来说，是涉及基于串行抵消列表的极化码译码中一种低时延高效率的排序器的设计。
背景技术
2008年在国际信息论ISIT会议上，Arikan首次提出了信道极化的概念，基于该理论，他给出了人类已知的第一种能够被严格证明达到信道容量的信道编码方法，并命名为极化码。极化码具有明确而简单的编码及译码算法。串行抵消(SC，SuccessiveCancellation)译码算法是一种低复杂度，译码结构简单的译码算法。串行抵消列表(SCL，Successive Cancellation List)译码算法是SC译码算法的优化算法，以复杂度为代价，提升译码性能。SCL译码算法在信息比特对译码路径进行分裂，当分裂路径总数达到2L时，通过排序器对每条路径的度量值(PM，Path Metric)进行排序，筛选出2L条路径中L条PM值最小的路径，保证计算的过程中路径总数不超过L条。SCL译码算法中，每一个信息比特都需要进行一次排序，因此增加了算法复杂度和译码的总时延，因此低时延、低复杂度的排序方法是降低极化码译码时延和复杂度的关键。
SCL译码算法中，当分裂路径总数达到2L时，需要通过排序器对2L条路径进行排序，双调排序器(bitonic sorter)和奇偶排序器(odd–even sorter)用于输出2L个有序路径。同时基于双调排序器和奇偶排序器提出了简化的双调排序器(simplified bitonicsorter)和简化的奇偶排序器(simplified odd-even sorter)来对2L条路径进行排序，减少了排序器的比较单元和排序器阶数。
为了进一步降低排序器的译码延迟，提升SCL译码算法的数据传输效率，V.Bioglio等人提出排序器可以只筛选出L条PM值最小的路径，其顺序可以在译码的其他过程中并行排好序。基于这种排序思想提出了最优双调排序器(optimized bitonic sorter)和混合排序器(hybrid sorter)，以及优化的两两排序器(half-sorted pairwise metricsorter)，筛选出L条未排序的PM值，将排序过程放入译码的其他步骤中提升SCL译码算法的数据吞吐量。但是当需要排序的路径L变大时，排序器所消耗的逻辑资源会显著提升，并且排序器的延迟会增大。
发明内容
针对现有排序器有较高延迟，同时由于输入路径增大时其排序器时钟频率显著降低，且逻辑资源大幅提升的情况，本发明提出了一种基于桶排序器的混合排序器，利用桶排序器的时间复杂度对输入数据规模基本无关的特性，设计一种低时延，低复杂度的排序器，进一步降低由排序器所引起的译码延迟。
本发明所采用的技术方案是：一种适用于极化码串行抵消列表译码算法的硬件排序器，包括输入模块、桶排序模块、半清洁器模块和输出模块；
所述输入模块，用于输入待排序的2L条译码路径；所述译码路径包括L条原始译码路径和L条分裂译码路径；其中，L取值为2n，n≧1且n为整数，分裂前的L条原始译码路径已经排好序；
所述输入模块还包括一译码模块，所述译码模块利用SCL算法对信息比特进行译码，每译码到一个信息比特，信息比特的初始译码路径分裂为与初始译码路径相同的原始译码路径和与初始译码路径不同的分裂译码路径，所述译码模块对信息比特进行译码而生成输入到所述输入模块的2L条译码路径；
每条译码路径均包括一个用于评价路径优劣特性的度量值，所述度量值越小则表示所述译码路径越优，分裂前的初始译码路径的度量值集合被定义为：
m'＝[m1,m3,...,m2L-1]；
且对集合m'有m2i-1≤m2i+1,1≤i≤L-1，即L条原始译码路径已经按从小到大的排好顺序；
分裂后的原始译码路径和分裂译码路径的度量值集合被定义为m＝[m1,m3,...,m2L-1,m2,m4...,m2L]；
其中，任一初始译码路径i的度量值为m'2i-1，分裂后的原始译码路径度量值为m2i-1，分裂后的分裂译码路径度量值为m2i，其中i∈L，且m2i-1＝m'2i-1，m2i＝m'2i-1+|αk|，|αk|为是第k个信息比特的对数似然比(LLR，log-likelihood ratio)的绝对值；其中k为整数，且0<k<N，N为包含所述L个信息比特的当前发送数据的位数，k为当前发送数据中的信息比特的位数；
SCL译码中的度量值即PM值，PM值初始为0，PM值的计算由极化码中的固定比特集和对应译码位置的对数似然比决定分为三种情况：
1.译码位置为固定位：
Figure GDA0002895323550000031
2.译码位置为信息位，且译码值译为0：
Figure GDA0002895323550000032
3.译码位置为信息位，且译码值译为1：
Figure GDA0002895323550000033
根据相应PM值更新策略，完成一次SCL译码后，选择出PM值最大的一组，作为最后计算的结果；
所述桶排序模块，根据每条路径的度量值(即SCL译码中的PM值，PM初始值为0，PM值由极化码的信息比特和固定比特组成的集合及相应译码位置的对数似然比计算得出)，对L条分裂译码路径进行优劣排序，因为第L条分裂路径由第L条原始路径分裂得出，且所有原始路径已排好顺序，同时分裂路径的度量值大于等于原始路径的度量值，所以第L条分裂路径不属于最优的L条路径中，故不需送入桶排序器；
所述桶排序器模块对L-1条分裂译码路径进行优劣排序，具体实现包括以下步骤：
步骤1：比较；
以译码路径度量值为基准，使用比较器对输入的L-1条分裂译码路径进行两两比较，并将比较结果储存在寄存器R中；一共需要(L-1)*(L-2)/2个比较器和(L-1)*(L-2)/2个结果存储器R，其时延为Tcom。
比较结果中，由“1”表示当前译码路径的度量值大于对应比较的译码路径度量值，“0”表示当前译码路径的度量值小于等于对应比较的译码路径度量值；
步骤2：计算；
基于步骤1，将寄存器R中的比较结果进行累加计算，得到译码路径i在L-1条分裂译码路径中的秩序Sum值；
步骤3：排序；
使用选择器，根据输入的L-1条路径和L-1个秩序Sum值，以秩序Sum值为基准，对输入的译码路径由优到劣进行排序；
所述半清洁器模块，根据选择策略，在原始路径与桶排序模块输出的译码路径集合中，选择最优的L条路径；
所述半清洁器，使用比较器比较原始译码路径L-i+1与分裂译码路径L+i，若原始译码路径L-i+1的路径度量值大于分裂译码路径L+i的路径度量值，则交换两条译码路径在集合中的位置，经过L/2次比较之后，选择集合中前L条译码路径作为最优译码路径输出；其中i＝1,2,....,L/2；
所述输出模块，用于输出经半清洁器模块选择后的最优的L条路径。
L-1条分裂路径的PM值经过桶排序器排序之后，可以得到桶排序器输出的L/2条路径的PM值，因排序后分裂路径的后L/2条路径不是最优的L条路径中的PM值，故桶排序器只需输出排序后分裂路径的前L/2条PM值，同时因为L条原始路径已经排好顺序，所以原始路径的前L/2条路径的PM值一定是最优的L条路径中的值。因此只需将原始路径的后L/2条路径和桶排序器输出的L/2条路径输入到半清洁器中，选择剩余的L/2条路径，需要L/2个比较器，其时延为Tnetwork。
通过半清洁器输出的L/2个路径，和原始路径的前L/2条路径即为需要从2L条路径中选择的L条最优的路径。
排序器的时延为T＝Tcom+Tsum+Tsel+Tnetwork。
排序器的需要的比较器个数为CMP＝(L-1)*(L-2)/2+L/2。
与现有技术相比，本发明具有如下优点和有益效果：
(1)本发明相对于之前的硬件排序器，排序器算法设计由将2L条路径排序后选择出L条PM值最小的路径优化为只需筛选出2L条路径中L条PM值最小的路径。在极化码译码过程中，将对固定比特位的L条路径排序与F、G运算并行执行，节省在信息比特的排序逻辑资源，同时不会明显增大F、G运算的延迟。
(2)本发明设计的排序器在极化码译码过程中，输入的路径L数量对排序器的延迟时间影响很小，当路径L较大时仍具有较低的译码延迟。同时当路径L相同时，相比其他同功能排序器，本发明设计的排序器所消耗的逻辑资源较少。
附图说明
图1是本发明实施例输入的2L个路径时的排序器设计方案整体架构示意图；
图2是本发明实施例同排序器第i个输出数据的选择器示意图；
图3是本发明实施例半清洁器示意图。
具体实施方式
为了便于本领域普通技术人员理解和实施本发明，下面结合附图及实施例对本发明作进一步的详细描述，应当理解，此处所描述的实施示例仅用于说明和解释本发明，并不用于限定本发明。
请见图1，本发明提供的一种适用于极化码串行抵消列表译码算法的硬件排序器，包括输入模块、桶排序模块、半清洁器模块和输出模块；
输入模块，用于输入待排序的2L条译码路径；译码路径包括L条原始译码路径和L条分裂译码路径；其中，L取值为2n，n≧1且n为整数，分裂前的L条原始译码路径已经排好序；
桶排序模块，根据每条路径的度量值(即SCL译码中的PM值，PM初始值为0，PM值由极化码的信息比特和固定比特组成的集合及相应译码位置的对数似然比计算得出)，对L条分裂译码路径进行优劣排序，因为第L条分裂路径由第L条原始路径分裂得出，且所有原始路径已排好顺序，同时分裂路径的度量值大于等于原始路径的度量值，所以第L条分裂路径不属于最优的L条路径中，故不需送入桶排序器；
半清洁器模块，根据选择策略，在原始路径与桶排序模块输出的译码路径集合中，选择最优的L条路径；输出模块，用于输出经半清洁器模块选择后的最优的L条路径。
本实施例的输入模块还包括一译码模块，译码模块利用SCL算法对信息比特进行译码，每译码到一个信息比特，信息比特的初始译码路径分裂为与初始译码路径相同的原始译码路径和与初始译码路径不同的分裂译码路径，译码器对信息比特进行译码而生成输入到输入模块的2L条译码路径。
本实施例以L＝8为例，L条原始译码路径PM值为m′1＝[2,5,7,12,13,15,18,21]，经过路径分裂，得到L条分裂译码路径m2＝[3,18,8,14,20,15,28,21]，所以输入排序器的2L条路径的PM值数据为m＝[2,5,7,12,13,15,18,21,3,18,8,14,20,15,28,21]，一共16个数说明排序器的具体实施过程。
对于原始译码路径，输入的数据为已排好序的8个PM值为[m1，m3，m5，m7，m9，m11，m13，m15]＝[2，5，7，12，13，15，18，21]，对于分裂译码路径，输入排序器的为未排好顺序的8个PM值，[m2，m4，m6，m8，m10，m12，m14，m16]＝[3，18，8，14，20，15，28，21]，对于16个PM值满足以下条件：
m2i-1≤m2i,1≤i≤L；
m2i-1≤m2i+1,1≤i≤L-1；
由以上条件可知，由m15分裂得出的m16一定不属于最优的L条路径，因此无需送入桶排序器中。所以对于分裂译码路径，送入桶排序器中的为分裂路径中前L-1条路径对应的7个PM值[m2，m4，m6，m8，m10，m12，m14]＝[3，18，8，14，20，15，28]。
对于桶排序器，其比较阶段与计算阶段如表1所示。经过比较阶段可得[Sum1，Sum2，Sum3，Sum4，Sum5，Sum6，Sum7]＝[0，4，1，2，5，3，6]。在比较过程中，设两个输入参与比较的数据为mi与mj(i≠j)，当比较出mi是否大于等于mj之后，mj与mi之间的关系可以通过取非操作得到，如表1中的斜体部分所示。
表1
M<sub>2</sub>(3) m<sub>4</sub>(18) m<sub>6</sub>(8) m<sub>8</sub>(14) m<sub>10</sub>(20) m<sub>12</sub>(15) M<sub>14</sub>(28) Sum<sub>i</sub>
m<sub>2</sub>(3) 0 0 0 0 0 0 0
m<sub>4</sub>(18) 1 1 1 0 1 0 4
m<sub>6</sub>(8) 1 0 0 0 0 0 1
m<sub>8</sub>(14) 1 0 1 0 0 0 2
m<sub>10</sub>(20) 1 1 1 1 1 0 5
m<sub>12</sub>(15) 1 0 1 1 0 0 3
m<sub>14</sub>(28) 1 1 1 1 1 1 6
对于桶排序器，其选择阶段如图2所示。通过L/2个如图2所示的选择器，可以输出L/2个数据的顺序。设其输出为si，那么经过L/2个选择器，则有[s9，s10，s11，s12]＝[3，8，14，15]。
即经过桶排序之后，其输出序列S为[s1，s2，s3，s4，s5，s6，s7，s8，s9，s10，s11，s12]＝[2，5，7，12，13，15，18，21，3，8，14，15]。将序列s输入到半清洁器中。
在半清洁器中其选择过程如图3所示，只比较L/2个数据，即s5与s12，s6与s11，s7与s10，s8与s9之间的大小关系，选择最优的路径输出。s5与s12的比较结果输出为h5(13)，s6与s11的比较结果输出为h11(14)，s7与s10的比较结果输出为h10(8)，s8与s9的比较结果输出为h9(3)。
通过本发明设计的排序器之后，将输入的16个数据[m1，m3，m5，m7，m9，m11，m13，m15，m2，m4，m6，m8，m10，m12，m14，m16]＝[2，5，7，12，13，15，18，21，3，18，8，14，20，15，28，21]输出为[h1，h2，h3，h4，h5，h6，h7，h8]＝[2，5，7，12，13，14，8，3]，即从输入的2L个m序列中找到了L个最小的h序列。
应当理解的是，本说明书未详细阐述的部分均属于现有技术，本文独创技术均已介绍完毕。上述针对较佳实施例的描述较为详细，并不能因此而认为是对本发明专利保护范围的限制，本领域的普通技术人员在本发明的启示下，在不脱离本发明权利要求所保护的范围情况下，还可以做出替换或变形，均落入本发明的保护范围之内，本发明的请求保护范围应以所附权利要求为准。

Claims (1)

1.一种适用于极化码串行抵消列表译码算法的硬件排序器，其特征在于：包括输入模块、桶排序模块、半清洁器模块和输出模块；
所述输入模块，用于输入待排序的2L条译码路径；所述译码路径包括L条原始译码路径和L条分裂译码路径；其中，L取值为2n，n≧1且n为整数，分裂前的L条原始译码路径已经排好序；
所述输入模块还包括一译码模块，所述译码模块利用SCL算法对信息比特进行译码，每译码到一个信息比特，信息比特的初始译码路径分裂为与初始译码路径相同的原始译码路径和与初始译码路径不同的分裂译码路径，所述译码模块对信息比特进行译码而生成输入到所述输入模块的2L条译码路径；
每条译码路径均包括一个用于评价路径优劣特性的度量值，所述度量值越小则表示所述译码路径越优，分裂前的初始译码路径的度量值集合被定义为：
m'＝[m1,m3,...,m2L-1]；
且对集合m'有m2i-1≤m2i+1,1≤i≤L-1，即L条原始译码路径已经按从小到大的排好顺序；
分裂后的原始译码路径和分裂译码路径的度量值集合被定义为
m＝[m1,m3,...,m2L-1,m2,m4...,m2L]；
其中，任一初始译码路径i的度量值为m'2i-1，分裂后的原始译码路径度量值为m2i-1，分裂后的分裂译码路径度量值为m2i，其中i∈L，且m2i-1＝m'2i-1，m2i＝m'2i-1+|αk|，|αk|为是第k个信息比特的对数似然比的绝对值；其中k为整数，且0<k<N，N为包含所述L个信息比特的当前发送数据的位数，k为当前发送数据中的信息比特的位数；
所述桶排序模块，用于对L-1条分裂译码路径进行优劣排序；
所述桶排序器模块对输入的L-1条分裂译码路径进行优劣排序，具体实现包括以下步骤：
步骤1：比较；
以译码路径度量值为基准，使用比较器对输入的L-1条分裂译码路径进行两两比较，并将比较结果储存在寄存器R中；比较结果中，由“1”表示当前译码路径的度量值大于对应比较的译码路径度量值，“0”表示当前译码路径的度量值小于等于对应比较的译码路径度量值；
步骤2：计算；
基于步骤1，将寄存器R中的比较结果进行累加计算，得到译码路径i在L-1条分裂译码路径中的秩序Sum值；
步骤3：排序；
使用选择器，根据输入的L-1条路径和L-1个秩序Sum值，以秩序Sum值为基准，对输入的译码路径由优到劣进行排序；
所述半清洁器模块，根据选择策略，在原始路径与桶排序模块输出的译码路径集合中，选择最优的L条路径；
所述半清洁器，通过使用比较器比较原始译码路径L-i+1与分裂译码路径L+i，若原始译码路径L-i+1的路径度量值大于分裂译码路径L+i的路径度量值，则交换两条译码路径在集合中的位置，经过L/2次比较之后，选择集合中前L条译码路径作为最优译码路径输出；其中i＝1,2,....,L/2；
所述输出模块，用于输出经半清洁器模块选择后的最优的L条路径。
CN201910734356.0A 2019-08-09 2019-08-09 一种适用于极化码串行抵消列表译码算法的硬件排序器 Active CN110601700B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910734356.0A CN110601700B (zh) 2019-08-09 2019-08-09 一种适用于极化码串行抵消列表译码算法的硬件排序器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910734356.0A CN110601700B (zh) 2019-08-09 2019-08-09 一种适用于极化码串行抵消列表译码算法的硬件排序器

Publications (2)

Publication Number Publication Date
CN110601700A CN110601700A (zh) 2019-12-20
CN110601700B true CN110601700B (zh) 2021-05-04

Family

ID=68853811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910734356.0A Active CN110601700B (zh) 2019-08-09 2019-08-09 一种适用于极化码串行抵消列表译码算法的硬件排序器

Country Status (1)

Country Link
CN (1) CN110601700B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113129980B (zh) * 2020-08-04 2022-06-03 长江存储科技有限责任公司 一种信息译码方法、装置、电子设备及存储介质
CN113676288B (zh) * 2021-07-27 2022-06-24 中国地质大学（武汉） 一种用于极化码串行抵消列表译码器的译码值复制方法
CN117792407B (zh) * 2024-02-23 2024-05-24 南京邮电大学 一种用于极化码串行抵消列表译码的硬件排序系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281785A (zh) * 2015-10-22 2016-01-27 东南大学 一种列表连续消除极化码译码方法、装置
CN105811998A (zh) * 2016-03-04 2016-07-27 深圳大学 一种基于密度演进的极化码构造方法及极化码编译码系统
CN106452460A (zh) * 2016-09-21 2017-02-22 华中科技大学 一种极化码与重复码级联的纠错编码方法
WO2017054164A1 (zh) * 2015-09-30 2017-04-06 华为技术有限公司 极化码的编译码方法及其装置
CN106656214A (zh) * 2016-12-22 2017-05-10 东南大学 一种基于串行抵消列表极化码译码的动态分布排序算法
WO2017185377A1 (zh) * 2016-04-29 2017-11-02 华为技术有限公司 极化Polar码的编译码方法及装置
CN108306652A (zh) * 2017-04-11 2018-07-20 华南理工大学 一种低复杂度极化码ca-scl译码器
CN108566213A (zh) * 2018-04-25 2018-09-21 东南大学 极化码的串行抵消列表比特翻转译码方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017054164A1 (zh) * 2015-09-30 2017-04-06 华为技术有限公司 极化码的编译码方法及其装置
CN105281785A (zh) * 2015-10-22 2016-01-27 东南大学 一种列表连续消除极化码译码方法、装置
CN105811998A (zh) * 2016-03-04 2016-07-27 深圳大学 一种基于密度演进的极化码构造方法及极化码编译码系统
WO2017185377A1 (zh) * 2016-04-29 2017-11-02 华为技术有限公司 极化Polar码的编译码方法及装置
CN106452460A (zh) * 2016-09-21 2017-02-22 华中科技大学 一种极化码与重复码级联的纠错编码方法
CN106656214A (zh) * 2016-12-22 2017-05-10 东南大学 一种基于串行抵消列表极化码译码的动态分布排序算法
CN108306652A (zh) * 2017-04-11 2018-07-20 华南理工大学 一种低复杂度极化码ca-scl译码器
CN108566213A (zh) * 2018-04-25 2018-09-21 东南大学 极化码的串行抵消列表比特翻转译码方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
"A practical CRCs-ADSCL decoding scheme for systematic polar codes";Hongjun Feng等;《2016 8th International Conference on Wireless Communications & Signal Processing (WCSP)》;20161124;第1-5页 *
"Double-Parity-Check CA-SCL Encoding and Decoding for Polar Codes";Fang Yuan等;《2018 14th IEEE International Conference on Signal Processing (ICSP)》;20190228;第747-751页 *
"Improved Polar SCL Decoding by Exploiting the Error Correction Capability of CRC";Xijin Liu等;《IEEE Access》;20181228;第7032-7040页 *
"基于FPGA的极化码半平行CA_SCL译码器设计";王美芹等;《舰船电子工程》;20190320;第39卷(第3期);第62-67页 *
"极化码的编译码算法研究";韩冰;《中国优秀硕士学位论文全文数据库•信息科技辑》;20180415;第2018年卷(第4期);I136-388 *

Also Published As

Publication number Publication date
CN110601700A (zh) 2019-12-20

Similar Documents

Publication Publication Date Title
CN110601700B (zh) 一种适用于极化码串行抵消列表译码算法的硬件排序器
Yuan et al. Low-latency successive-cancellation list decoders for polar codes with multibit decision
EP3657684B1 (en) Path sorting for list decoding for example for polar code decoding
CN105634507B (zh) 极化码置信传播译码器的流水线系统
Xiong et al. A multimode area-efficient SCL polar decoder
Yuan et al. Successive cancellation list polar decoder using log-likelihood ratios
CN107896137B (zh) 一种适用于极化码译码路径分裂的排序方法
CN109547034B (zh) 译码方法及设备、译码器
WO2018219195A1 (zh) 一种译码方法及译码器
Ercan et al. Reduced-memory high-throughput fast-SSC polar code decoder architecture
CN108833052B (zh) 信道极化译码路径度量值排序方法
Wu et al. A novel VLSI architecture of fixed-complexity sphere decoder
Wang et al. Improved metric sorting for successive cancellation list decoding of polar codes
Wu et al. Efficient VLSI implementation of soft-input soft-output fixed-complexity sphere decoder
Shi et al. Enhanced successive cancellation list decoding of polar codes
EP1154578B1 (en) High-speed turbo decoder
CN109412609B (zh) 一种极化码译码中路径分裂的硬件排序器系统及设计方法
EP1543624A2 (en) Method for decoding data using windows of data.
Liang et al. Efficient stochastic successive cancellation list decoder for polar codes
CN108988873B (zh) 一种Polar码处理方法、译码器和终端
WO2017178056A1 (en) A metric sorter, a successive list cancellation decoder and metric sorting method
US6690752B2 (en) Sequential decoder for decoding of convolutional codes
Che et al. Overlapped list successive cancellation approach for hardware efficient polar code decoder
Hasani et al. A modified rejection-based architecture to find the first two minima in min-sum-based LDPC decoders
Jabour et al. The Best, the Requested, and the Default Elementary Check Node for EMS NB-LDPC Decoder

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230619

Address after: No. 1 and No. 2, Floor 2, Building B26, Phase 2.7, Phase II, Financial Background Service Center Base Construction Project, Optics Valley Avenue, Dongyi Industrial Park, Donghu New Technology Development Zone, Wuhan City, 430000 Hubei Province

Patentee after: WUHAN STRIDETOP TECHNOLOGY Co.,Ltd.

Address before: 430064 no.388 LUMO Road, Hongshan District, Wuhan City, Hubei Province

Patentee before: CHINA University OF GEOSCIENCES (WUHAN CITY)