CN111858462B - 并列式fpga - Google Patents

并列式fpga Download PDF

Info

Publication number
CN111858462B
CN111858462B CN202010673562.8A CN202010673562A CN111858462B CN 111858462 B CN111858462 B CN 111858462B CN 202010673562 A CN202010673562 A CN 202010673562A CN 111858462 B CN111858462 B CN 111858462B
Authority
CN
China
Prior art keywords
module
cfm
inf
modules
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010673562.8A
Other languages
English (en)
Other versions
CN111858462A (zh
Inventor
刘云搏
丛伟林
段清华
耿林
刘洋
李显军
康蕾
陶琼
王玉嫣
孙海
阙小茜
何相龙
张英
于冬
王小波
刘义凯
王志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hua Microelectronics Technology Co ltd
Original Assignee
Chengdu Hua Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hua Microelectronics Technology Co ltd filed Critical Chengdu Hua Microelectronics Technology Co ltd
Priority to CN202010673562.8A priority Critical patent/CN111858462B/zh
Publication of CN111858462A publication Critical patent/CN111858462A/zh
Application granted granted Critical
Publication of CN111858462B publication Critical patent/CN111858462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Image Processing (AREA)
  • Logic Circuits (AREA)

Abstract

并列式FPGA，涉及集成电路，本发明包括至少一个并列式模块，所述并列式模块包括至少两列CFM模块，相邻两个CFM模块列之间至少有一列INF模块，各CFM模块通过布线资源与INF模块连接；所述CFM模块包括下述模块之一种或一种以上：输入输出模块、块状RAM存储模块、高带宽存储模块、高速串行接口、高速串行计算机扩展总线、数字信号处理模块、时钟管理模块、模数转换模块、数模转换模块、处理器模块、图像处理器模块。本发明可以根据FPGA的实际应用环境，在FPGA内部快速集成各种功能和面积存在差异的模块，同时将复杂的FPGA硬件设计和软件算法进行了简单化。

Description

并列式FPGA
技术领域
本发明涉及集成电路，特别涉及FPGA。
背景技术
目前，最先进的FPGA采用7nm CMOS工艺制程，其系统性能功耗比提高了2至5倍。且FPGA针对不同的应用场景，内部集成了各种处理器(APU/RPU/GPU等)、RF ADC/RF DAC、高速SerDes、以及种类丰富的协议IP和接口逻辑等。FPGA的集成度越来越高、功能越来越复杂、数据处理要求越来越高，这就对现有的FPGA架构产生了压力，需要对架构进行增强和创新来应对上述问题。
发明内容
本发明所要解决的技术问题是，提供一种可扩展的、简化的并列式FPGA架构。
本发明解决所述技术问题采用的技术方案是，并列式FPGA，其特征在于，包括至少一个并列式模块，所述并列式模块包括至少两列CFM模块，相邻两个CFM模块列之间至少有一列INF模块，各CFM模块通过布线资源与INF模块连接；所述CFM模块包括下述模块之一种或一种以上：
输入输出模块、块状RAM存储模块、高带宽存储模块、高速串行接口、高速串行计算机扩展总线、数字信号处理模块、时钟管理模块、模数转换模块、数模转换模块、处理器模块、图像处理器模块。
进一步，以INF模块的高度为1个单位，在高度大于1个单位的CFM模块中，至少有一个CFM模块通过标准接口PI和布线资源连接到至少两个分布于不同行的INF模块，其中，每一行的INF对应一个标准接口PI。
进一步，所述并列式FPGA包括至少两个并列式模块，各并列式模块通过布线资源和INF模块连接。
进一步，相邻两个CFM模块列之间有两列INF模块，各INF模块形成正交行列式排布。
本发明可以根据FPGA的实际应用环境，在FPGA内部快速集成各种功能和面积存在差异的模块，同时将复杂的FPGA硬件设计和软件算法进行了简单化。有利于将亿门级FPGA复杂的硬件设计和软件算法简单化、快速化以及精确化。
附图说明
图1是实施例1的架构示意图。
图2是实施例2的架构示意图。
具体实施方式
解释：
CFM：可配置功能模块，通过配置主要实现基本的组合和时序逻辑。
INF：互联接口，通过配置主要实现信号的选通。
图1示出了一种基于标准互联接口的双列式FPGA架构。其中，101为最基本的并列式模块(双列)，包括两列CFM(102和106)、两列INF(104和105)，103为功能模块之间的所有布线资源，布线资源只是走线，包含所有方向的一倍线、二倍线、四倍线、长线等，不包括MOS器件。其中CFM和INF版图的高度是一致的(Y方向)。
最基本的双列模块101包括Ym个行，每行从左到右的模块排布为CFM、INF、INF、CFM。可以通过在X方向(图2中的横向)扩展最基本双列模块101的个数Xn，形成扩展的FPGA电路架构模型，其阵列大小为Xn×Ym(m、n均为自然数)。
实施例2
图1示出了CFM高度和INF相近的情况，对于CFM高度与INF相差较大的需求，可以在基本架构模型的基础之上将一个或多个双列模块中的102单列、或者106单列、或者102和106两列中的CFM替换成芯片所需的功能模块FB(FB是指除CFM外一切具有某种特定功能的模块)，并通过增加统一的标准接口PI与原有的INF进行互联，而不需要改变原有INF模块和布线资源，参见图2。其中202列为DSP列，一个DSP模块的高度为3(以INF高度1为标准)，并通过增加的3个标准接口PI实现与INF的互联；206列为BRAM列，一个BRAM模块的高度为2(以INF高度1为标准)，并通过增加的2个标准接口PI实现与INF的互联。可以看出，相比于架构基本模型(图1)，图2只是将原来的两列CFM分别替换为DSP列和BRAM列，并增加了相应的标准接口PI与INF实现互联，并没有改变原有的INF模块(204和205)和布线资源(203)。
通过在X方向扩展最基本双列模块的个数(X2……Xn的FB列可以与X1一致，也可以是其它功能模块)，形成了扩展的双列式FPGA架构，其阵列大小为Xn×Ym(m、n均为自然数)。

Claims (2)

1.并列式FPGA，其特征在于，包括至少一个并列式模块，所述并列式模块包括至少两列CFM模块，相邻两个CFM模块列之间至少有两列INF模块，各CFM模块通过布线资源与INF模块连接；所述CFM模块包括下述模块之一种或一种以上：
输入输出模块、块状RAM存储模块、高带宽存储模块、高速串行接口、高速串行计算机扩展总线、数字信号处理模块、时钟管理模块、模数转换模块、数模转换模块、处理器模块、图像处理器模块；
以INF模块的高度为1个单位，在高度大于1个单位的CFM模块中，至少有一个CFM模块通过标准接口PI和布线资源连接到至少两个分布于不同行的INF模块，其中，每一行的INF对应一个标准接口PI；
各INF模块形成正交行列式排布；
所述CFM模块为可配置功能模块，通过配置主要实现基本的组合和时序逻辑；
所述INF模块为互联接口，通过配置主要实现信号的选通。
2.如权利要求1所述的并列式FPGA，其特征在于，所述并列式FPGA包括至少两个并列式模块，各并列式模块通过布线资源和INF模块连接。
CN202010673562.8A 2020-07-14 2020-07-14 并列式fpga Active CN111858462B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010673562.8A CN111858462B (zh) 2020-07-14 2020-07-14 并列式fpga

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010673562.8A CN111858462B (zh) 2020-07-14 2020-07-14 并列式fpga

Publications (2)

Publication Number Publication Date
CN111858462A CN111858462A (zh) 2020-10-30
CN111858462B true CN111858462B (zh) 2023-05-16

Family

ID=72984645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010673562.8A Active CN111858462B (zh) 2020-07-14 2020-07-14 并列式fpga

Country Status (1)

Country Link
CN (1) CN111858462B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803786B1 (en) * 2003-03-11 2004-10-12 Xilinx, Inc. Structures and methods providing columns of tightly coupled processor and RAM blocks within an array of logic blocks
CN1547250A (zh) * 2003-12-16 2004-11-17 复旦大学 层次式可编程互连线结构
US7005888B1 (en) * 2000-07-13 2006-02-28 Xilinx, Inc. Programmable logic device structures in standard cell devices
CN101743692A (zh) * 2007-06-20 2010-06-16 雅格罗技公司 一种用于逻辑阵列的可编程互联网络
CN102361451A (zh) * 2011-09-06 2012-02-22 北京时代民芯科技有限公司 一种fpga配置电路架构
CN107667474A (zh) * 2015-06-26 2018-02-06 超威半导体公司 使用可快速重新配置电路和高带宽存储器接口的计算机体系结构
US10686447B1 (en) * 2018-04-12 2020-06-16 Flex Logix Technologies, Inc. Modular field programmable gate array, and method of configuring and operating same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005888B1 (en) * 2000-07-13 2006-02-28 Xilinx, Inc. Programmable logic device structures in standard cell devices
US6803786B1 (en) * 2003-03-11 2004-10-12 Xilinx, Inc. Structures and methods providing columns of tightly coupled processor and RAM blocks within an array of logic blocks
CN1547250A (zh) * 2003-12-16 2004-11-17 复旦大学 层次式可编程互连线结构
CN101743692A (zh) * 2007-06-20 2010-06-16 雅格罗技公司 一种用于逻辑阵列的可编程互联网络
CN102361451A (zh) * 2011-09-06 2012-02-22 北京时代民芯科技有限公司 一种fpga配置电路架构
CN107667474A (zh) * 2015-06-26 2018-02-06 超威半导体公司 使用可快速重新配置电路和高带宽存储器接口的计算机体系结构
US10686447B1 (en) * 2018-04-12 2020-06-16 Flex Logix Technologies, Inc. Modular field programmable gate array, and method of configuring and operating same

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
FPGA的工作原理及其应用;黄再银;电子世界(02);47-48页 *
Survey on FPGA architecture and recent application;Shubham Gandhare等;《2019 international conference on vision towards emerging trends in communication and networking》;全文 *
基于布线资源图的FPGA互连测试算法;代莉;梁绍池;王伶俐;;计算机工程(14);258-260页 *

Also Published As

Publication number Publication date
CN111858462A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
JP3543555B2 (ja) 信号伝送装置
KR100733745B1 (ko) 계층형 모듈
US7906987B2 (en) Semiconductor integrated circuit, program transformation apparatus, and mapping apparatus
Darve et al. Physical implementation of an asynchronous 3D-NoC router using serial vertical links
JP2013146063A (ja) フレキシブル電子インターフェースのための装置および関連方法
WO2021190203A1 (zh) 处理器时钟系统、时钟系统中的子节点电路及电子器件
CN102495356B (zh) 扫描链异步复位寄存器复位端口处理方法
CN111858462B (zh) 并列式fpga
CN112817907B (zh) 互联裸芯扩展微系统及其扩展方法
CN103678236A (zh) 一种基于vpx的多总线试验平台的设计方法
WO2022001063A1 (zh) 实现片上网络传输带宽扩充功能的fpga装置
US11750510B2 (en) FPGA device for implementing expansion of transmission bandwidth of network-on-chip
CN112419140B (zh) 数据处理装置、数据处理方法及电子设备
Dasgupta et al. 8.4 radeon RX 5700 series: The AMD 7nm energy-efficient high-performance GPUs
Azarkhish et al. A case for three‐dimensional stacking of tightly coupled data memories over multi‐core clusters using low‐latency interconnects
CN215451412U (zh) 用于芯片的封装框架、封装器件、集成电路装置、电子设备及板卡
Lee et al. Automated generation of all-digital I/0 library cells for system-in-package integration of multiple dies
Navidi et al. Comparative analysis of clock distribution networks for TSV-based 3D IC designs
CN112347009A (zh) 多个处理器共享硬盘存储的实现装置
CN104156337A (zh) 一种外围元件的选择电路
Wassal et al. Novel 3D memory-centric NoC architecture for transaction-based SoC applications
KR20240004301A (ko) 모듈식 병렬 프로세서를 위한 다이 적층
CN111124974B (zh) 接口扩展装置及方法
CN210270882U (zh) 一种基于vpx架构的交换板卡
US20240145434A1 (en) Multi programable-die module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No. 2201 and 2301, Floor 22-23, Building 1, No. 1800, Middle Section, Yizhou Avenue, Chengdu High-tech Zone, China (Sichuan) Free Trade Pilot Zone, Chengdu, Sichuan 610000

Applicant after: Chengdu Hua Microelectronics Technology Co.,Ltd.

Address before: 610000 22 / F, building 1, No. 1800, middle section of Yizhou Avenue, hi tech Zone, Chengdu City, Sichuan Province

Applicant before: CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant