CN112817907B - 互联裸芯扩展微系统及其扩展方法 - Google Patents
互联裸芯扩展微系统及其扩展方法 Download PDFInfo
- Publication number
- CN112817907B CN112817907B CN202110167149.9A CN202110167149A CN112817907B CN 112817907 B CN112817907 B CN 112817907B CN 202110167149 A CN202110167149 A CN 202110167149A CN 112817907 B CN112817907 B CN 112817907B
- Authority
- CN
- China
- Prior art keywords
- transverse
- bare chip
- interconnected
- longitudinal
- expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Abstract
本发明涉及互联裸芯扩展微系统及其扩展方法。互联裸芯扩展微系统包括:高速扩展总线、标准协议总线、横向单元和竖向单元;横向单元包括不少于两个且通过高速扩展总线连接的横向互联裸芯,以及通过标准协议总线与不少于一个的横向功能裸芯,多个横向功能裸芯之间并发运行;纵向单元包括通过扩展总线与横向互联裸芯连接的纵向互联裸芯,以及通过标准协议总线与纵向互联裸芯连接的纵向功能裸芯,纵向功能裸芯与横向功能裸芯之间主从运行。系统为多裸芯系统的裸芯扩展和系统搭建提供简明统一的方法标准,方便开发者依据不同的应用场景和功能需求快速实现系统架构的搭建与优化,开发效率高、开发成本低。
Description
技术领域
本发明涉及一种芯片扩展系统,尤其是互联裸芯扩展微系统及其扩展方法。
背景技术
随着数字集成电路的发展,片上系统(Systemon Chip,SoC,指将多个功能模块集成到同一个硅片上)几乎已经成为了实现高性能系统的必要方案,生产厂商通过不断扩大SoC的规模来满足用户对产品性能的需求。然而,受到加工工艺等因素的限制,摩尔定律(即集成电路上可容纳的晶体管数目每经约24个月增加一倍的规律)正在逐渐失效,这使得在单个硅片上扩大集成电路规模的成本和开发周期变得极高。
未来集成电路将朝多裸芯(Die)集成方向发展,即将多个功能各异且已通过验证、未被封装的芯片组件互联组装起来,并封装为同一管壳中的芯片整体,从而形成封装级网络(Networkon Package,NoP)。这些裸芯可以采用不同工艺、来自不同厂商,因此极大缩短和降低了开发周期和难度。
发明内容
为解决上述问题,本发明提供一种互联裸芯扩展微系统,基于互联裸芯的两级总线架构、针对不同的应用场景、结合横向扩展和纵向扩展两种方式进行系统搭建,使得微系统规模和架构能够灵活契合其所执行功能,为多裸芯系统的裸芯扩展和系统搭建提供简明统一的方法标准。
具体技术方案为:
互联裸芯扩展微系统,包括:高速扩展总线、标准协议总线、横向单元和竖向单元;所述横向单元包括:横向互联裸芯,所述横向互联裸芯不少于两个,所述横向互联裸芯之间通过所述高速扩展总线连接;及横向功能裸芯,所述横向功能裸芯通过所述标准协议总线与所述横向互联裸芯连接,且每个所述横向互联裸芯连接有不少于一个的所述横向功能裸芯,多个所述横向功能裸芯之间并发运行;所述纵向单元包括:纵向互联裸芯,所述纵向互联裸芯通过所述扩展总线与所述横向互联裸芯连接,所述横向互联裸芯连接有不少于一个的所述纵向互联裸芯;及纵向功能裸芯,所述纵向功能裸芯通过所述标准协议总线与所述纵向互联裸芯连接,且每个所述纵向互联裸芯连接有不少于一个的所述纵向功能裸芯,所述纵向功能裸芯与所述横向功能裸芯之间主从运行。
互联裸芯扩展微系统的扩展方法,包括横向扩展和纵向扩展:所述横向扩展包括将不少于两个的横向互联裸芯通过高速扩展总线连接,将不少于一个的横向功能裸芯通过标准协议总线与横向互联裸芯连接,将横向互联裸芯上的横向功能裸芯之间设为并发运行;所述纵向扩展包括将纵向互联裸芯通过高速扩展总线与横向互联裸芯连接,将不少于一个的纵向功能裸芯通过标准协议总线与纵向互联裸芯连接,将纵向功能裸芯之间设为并发运行,将纵向功能裸芯与横向功率裸芯之间设为主从运行。
与现有技术相比本发明具有以下有益效果:
本发明提供的互联裸芯扩展微系统在物理层面以片间高速扩展总线为物理连接,在功能层面可以实现横向扩展与纵向扩展两个扩展维度上的系统切分与功能解耦,为多裸芯系统的裸芯扩展和系统搭建提供简明统一的方法标准,方便开发者依据不同的应用场景和功能需求快速方便地实现系统架构的搭建与优化,从而提升开发效率、降低开发成本。
附图说明
图1是互联裸芯扩展微系统的结构示意图;
图2是互联裸芯的结构示意图;
图3是互联裸芯扩展微系统横向扩展的结构示意图;
图4是互联裸芯扩展微系统纵向扩展的结构示意图。
具体实施方式
现结合附图对本发明作进一步说明。
互联裸芯的内部是一个用于数据传输的NoD(Network on Die,裸芯级网络),并设有标准协议接口转换模块和跨裸芯时钟域同步控制器,前者用于扩展其他功能裸芯,后者用于级联和扩展其他互联裸芯。互联裸芯内的NoD以及NoD与其他模块连接的部分使用统一总线协议,称为片上互联总线协议;裸芯间的扩展总线使用另一簇统一总线协议,称为片间高速扩展总线协议。
如图2所示,互联裸芯,包括:协议转换电路,所述协议转换电路包括多个协议转换模块,用于提供多种与外部连接的标准主流协议接口;外部互联接口,所述外部互联接口包括一对同步控制器,用于与其他互联裸芯进行通信;及内部裸芯级网络,所述内部裸芯级网络包括传输总线和路由器,所述同步控制器和所述协议转换模块均分别与内部裸芯级网络的边界节点连接,用于传输来自接口或其他互联裸芯的数据包。
内部NoD由传输总线和路由器构成,主要负责传输来自接口或其他互联裸芯的数据包。外部互联接口是互联裸芯与其他互联裸芯通信的接口,便于系统的扩展和级联。外部互联接口主要由一组同步控制器组成,因为互联裸芯内部和外部通常工作在不同频率的时钟域,因此需要同步控制器控制实现通信。图1中的(4)、(5)为互联裸芯的外部扩展总线。
协议转换电路将内部NoD协议转换为一些主流的通信协议,如DDR(Double DataRate SDRAM,一种动态数据存储器,这里指该器件采用的数据通信协议)、SPI(SerialPeripheral Interface,串行外设接口)、PCIe(Peripheral Component Interconnectexpress,一种高速串行计算机扩展总线标准)等,便于扩展一些通用、成熟的功能裸芯。图1中的(1)、(2)、(3)分别为转换得到的三种不同的协议。
实施例一
如图1所示,互联裸芯扩展微系统,包括:高速扩展总线、标准协议总线、横向单元和竖向单元;所述横向单元包括:横向互联裸芯,所述横向互联裸芯不少于两个,所述横向互联裸芯之间通过所述高速扩展总线连接;及横向功能裸芯,所述横向功能裸芯通过所述标准协议总线与所述横向互联裸芯连接,且每个所述横向互联裸芯连接有不少于一个的所述横向功能裸芯,多个所述横向功能裸芯之间并发运行;所述纵向单元包括:纵向互联裸芯,所述纵向互联裸芯通过所述扩展总线与所述横向互联裸芯连接,所述横向互联裸芯连接有不少于一个的所述纵向互联裸芯;及纵向功能裸芯,所述纵向功能裸芯通过所述标准协议总线与所述纵向互联裸芯连接,且每个所述纵向互联裸芯连接有不少于一个的所述纵向功能裸芯,所述纵向功能裸芯与所述横向功能裸芯之间主从运行。
对于横向单元即横向扩展或主扩展,多个互联裸芯所挂载的功能裸芯之间具有等同的地位,可体现为多个处理器的并发运行。不区分主从设备、不存在主设备对从设备的调用关系。多个以互联裸芯为核心的系统间呈现并行关系。
对于纵向单元即纵向扩展或从扩展,多个互联裸芯所挂载的功能裸芯之间具有不等的地位,可体现为主处理器对协处理器的控制。一般区分主从设备、存在主设备对从设备的调用关系。多个以互联裸芯为核心的系统间呈现主系统对子系统的包含关系。
如图1所示,一个由两个互联裸芯组成的NoP,其中互联裸芯1挂载了功能裸芯1-3,互联裸芯2挂载了功能裸芯4-6,两个互联裸芯通过片间高速扩展总线连接起来。其互联关系在功能层存在两种可能:横向扩展和纵向扩展。在横向扩展情况下,两个互联裸芯所挂载的功能裸芯之间具有等同的地位,比如两个处理器并发运行,其间不存在主处理器对协处理器的调用关系。这时以两个互联裸芯为核心的两个系统之间是并行关系;在纵向扩展情况下,两个互联裸芯所挂载的功能裸芯之间具有不等的地位,比如主处理器对协处理器的调用关系。这时以两个互联裸芯为核心的两个系统之间存在主系统对子系统的包含关系。
将微系统的架构分为横向扩展与纵向扩展两种扩展形式,其目的是将系统功能划分为两个维度,每一个维度负责特定的功能。横向扩展的方式适合集成众多的异构处理单元以提供较高的总体计算能力,有助于算力的快速扩展,适用于具备数据并行特征的应用,如图像处理、数据融合、数据挖掘等。如果应用的计算量需求很大,需要更多的处理单元,则采用纵向扩展的方式,集成更多的主设备和从设备,适用计算量极高的应用,如一些云端训练、遥感信息处理等。
互联裸芯是一种用于接口扩展和数据传输的通用标准裸芯,在多裸芯系统中,为了使系统兼容各种功能裸芯、保证系统的可扩展性,可以将多个专用功能裸芯连接到互联裸芯上,由互联裸芯统一实现接口转换和数据通信。此外,互联裸芯还可以通过其外部扩展接口实现与其他互联裸芯的互联,基于一定的拓扑结构构成多裸芯微系统。多裸芯微系统结构体系庞大、数据链路复杂,且针对不同的应用场景,其适应的系统规模和互联架构、执行的功能侧重也互不相同。互联裸芯扩展微系统提供一种层次清晰、有效可行的裸芯扩展方法与互联架构作为支撑,使多裸芯微系统能够针对不同的应用场景和功能需求,方便地选择和切换其裸芯互联方式和规模,实现多裸芯微系统的快速搭建与高效运行。
实施例二
互联裸芯扩展微系统的扩展方法,包括横向扩展和纵向扩展:所述横向扩展包括将不少于两个的横向互联裸芯通过高速扩展总线连接,将不少于一个的横向功能裸芯通过标准协议总线与横向互联裸芯连接,将横向互联裸芯上的横向功能裸芯之间设为并发运行;所述纵向扩展包括将纵向互联裸芯通过高速扩展总线与横向互联裸芯连接,将不少于一个的纵向功能裸芯通过标准协议总线与纵向互联裸芯连接,将纵向功能裸芯之间设为并发运行,将纵向功能裸芯与横向功率裸芯之间设为主从运行。
如图3所示,一种微系统中的互联裸芯横向扩展方案,在原本以MPU1(MicroProcessing Unit,微处理器)为核心的系统的基础上,通过横向扩展出与之并行的MPU2来实现系统规模的扩张,进而形成多处理单元并行处理的系统结构。
如图4所示,一种微系统中的纵向扩展方案,在原本以MPU为核心的系统的基础上,扩展出以DSP(Digital Signal Processor,数字信号处理器)为核心的DSP子系统。在此架构中,互联裸芯2挂载的DSP以从设备的形式辅助互联裸芯1挂载的MPU运行,DSP子系统可以看做MPU的外设,二者是从属关系,DSP的运行受MPU的调度。
上述DSP子系统的运行流程可概括为:子系统以DSP为核心,实现相对独立的运行,该子系统可以通过PCIe等接口对接外部的数据并完成预处理。MPU则将该子系统视为外部设备的一部分,直接从DDR中读取已处理完毕的结果,也可以直接通过RapidIO等接口与外部设备接通信。
采用上述面向多裸芯系统片上互联总线与片间高速扩展总线的微系统互联架构的优点在于:
该互联架构为当前基于互联裸芯的多裸芯系统提供了简明统一的系统扩展方法与互联架构。
在物理层面,该互联架构充分利用了互联裸芯的片上互连总线和片间高速扩展总线,能够在一定程度上实现多裸芯间的任意互联,有利于大规模多裸芯微系统的快速搭建。
在功能层面,该互联架构将系统的扩展划分为横向扩展和纵向扩展两个维度,实现了系统功能在两个维度上的解耦。在考虑系统功能的前提下结合两种扩展方法进行系统搭建,能够使开发者依据系统运行状态、通过改变横向与纵向的系统规模灵活方便地进行功能扩展与缩减,从而在任意应用场景下快速找到最优系统架构,提升了开发效率、降低了开发成本。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理,而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释,本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式,这些方式都将落入本发明权利要求的保护范围之内。
Claims (2)
1.互联裸芯扩展微系统,其特征在于,包括:高速扩展总线、标准协议总线、横向单元和纵向单元;
所述横向单元包括:
横向互联裸芯,所述横向互联裸芯不少于两个,所述横向互联裸芯之间通过所述高速扩展总线连接;及
横向功能裸芯,所述横向功能裸芯通过所述标准协议总线与所述横向互联裸芯连接,且每个所述横向互联裸芯连接有不少于一个的所述横向功能裸芯,多个所述横向功能裸芯之间并发运行;
所述纵向单元包括:
纵向互联裸芯,所述纵向互联裸芯通过所述高速扩展总线与所述横向互联裸芯连接,所述横向互联裸芯连接有不少于一个的所述纵向互联裸芯;及
纵向功能裸芯,所述纵向功能裸芯通过所述标准协议总线与所述纵向互联裸芯连接,且每个所述纵向互联裸芯连接有不少于一个的所述纵向功能裸芯,所述纵向功能裸芯与所述横向功能裸芯之间主从运行;
其中,互联裸芯包括:协议转换电路,所述协议转换电路包括多个协议转换模块,用于提供多种与外部连接的标准主流协议接口;外部互联接口,所述外部互联接口包括一对同步控制器,用于与其他互联裸芯进行通信;及内部裸芯级网络,所述内部裸芯级网络包括传输总线和路由器,所述同步控制器和所述协议转换模块均分别与内部裸芯级网络的边界节点连接,用于传输来自接口或其他互联裸芯的数据包。
2.互联裸芯扩展微系统的扩展方法,应用于权利要求1所述的互联裸芯扩展微系统,其特征在于,包括横向扩展和纵向扩展:
所述横向扩展包括将不少于两个的横向互联裸芯通过高速扩展总线连接,将不少于一个的横向功能裸芯通过标准协议总线与横向互联裸芯连接,将横向互联裸芯上的横向功能裸芯之间设为并发运行;
所述纵向扩展包括将纵向互联裸芯通过高速扩展总线与横向互联裸芯连接,将不少于一个的纵向功能裸芯通过标准协议总线与纵向互联裸芯连接,将纵向功能裸芯之间设为并发运行,将纵向功能裸芯与横向功率裸芯之间设为主从运行。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110167149.9A CN112817907B (zh) | 2021-02-05 | 2021-02-05 | 互联裸芯扩展微系统及其扩展方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110167149.9A CN112817907B (zh) | 2021-02-05 | 2021-02-05 | 互联裸芯扩展微系统及其扩展方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112817907A CN112817907A (zh) | 2021-05-18 |
CN112817907B true CN112817907B (zh) | 2023-03-21 |
Family
ID=75862067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110167149.9A Active CN112817907B (zh) | 2021-02-05 | 2021-02-05 | 互联裸芯扩展微系统及其扩展方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112817907B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114679422B (zh) * | 2022-03-25 | 2024-04-26 | 中国电子科技集团公司第五十八研究所 | 一种基于双网络的无死锁多裸芯集成微系统高性能架构 |
CN116016698B (zh) * | 2022-12-01 | 2024-04-05 | 电子科技大学 | 一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102346508A (zh) * | 2011-09-23 | 2012-02-08 | 浪潮电子信息产业股份有限公司 | 一种提升异构系统主机板扩展能力的设计方法 |
US9170974B2 (en) * | 2013-02-25 | 2015-10-27 | Freescale Semiconductor, Inc. | Methods and systems for interconnecting host and expansion devices within system-in-package (SiP) solutions |
US9837391B2 (en) * | 2015-12-11 | 2017-12-05 | Intel Corporation | Scalable polylithic on-package integratable apparatus and method |
US9946674B2 (en) * | 2016-04-28 | 2018-04-17 | Infineon Technologies Ag | Scalable multi-core system-on-chip architecture on multiple dice for high end microcontroller |
US10795853B2 (en) * | 2016-10-10 | 2020-10-06 | Intel Corporation | Multiple dies hardware processors and methods |
CN109101338A (zh) * | 2018-07-26 | 2018-12-28 | 杭州华澜微电子股份有限公司 | 一种基于多路芯片扩展的区块链处理架构及其方法 |
CN111488308B (zh) * | 2020-04-17 | 2022-11-18 | 苏州浪潮智能科技有限公司 | 一种支持不同架构多处理器扩展的系统和方法 |
CN111897398A (zh) * | 2020-08-11 | 2020-11-06 | 曙光信息产业(北京)有限公司 | 一种异构计算扩展装置及电子设备 |
-
2021
- 2021-02-05 CN CN202110167149.9A patent/CN112817907B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112817907A (zh) | 2021-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112860612B (zh) | 互联裸芯与mpu的接口系统及其通信方法 | |
CN112817905A (zh) | 互联裸芯、互联微组件、互联微系统及其通信方法 | |
CN112817907B (zh) | 互联裸芯扩展微系统及其扩展方法 | |
CN112817897B (zh) | 互联裸芯与dsp/fpga的通信方法及其通信系统 | |
CN104820657A (zh) | 一种基于嵌入式异构多核处理器上的核间通信方法及并行编程模型 | |
CN106681949B (zh) | 基于一致性加速接口的直接内存操作实现方法 | |
CN103210589B (zh) | 在芯片上系统中结合独立逻辑块 | |
CN112817906B (zh) | 互联裸芯的时钟域系统及其管理方法 | |
CN112835848B (zh) | 互联裸芯的片间互联旁路系统及其通信方法 | |
CN111488308B (zh) | 一种支持不同架构多处理器扩展的系统和方法 | |
CN112463687B (zh) | 片上一致性互联结构、缓存一致性互联方法及系统 | |
CN105281433A (zh) | 一种配电终端通信系统 | |
WO2020087276A1 (zh) | 大数据运算加速系统和芯片 | |
CN114756494A (zh) | 多裸芯互连的标准通信协议与片上包传输协议的转换接口 | |
CN114721979A (zh) | 一种面向互连裸芯与axi主设备的转换接口及通信方法 | |
CN103246623A (zh) | Soc计算设备扩展系统 | |
CN106844263B (zh) | 一种基于可配置的多处理器计算机系统及实现方法 | |
CN209640857U (zh) | 一种ulsic时序收敛装置 | |
WO2020087275A1 (zh) | 大数据运算加速系统执行运算的方法 | |
CN209784995U (zh) | 大数据运算加速系统和芯片 | |
CN113626363A (zh) | 一种面向微纳星载计算机的多总线架构装置及其控制方法 | |
CN103744817B (zh) | 用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法 | |
CN112965927A (zh) | 一种基于spi设备的信号驱动系统及方法 | |
KR101276837B1 (ko) | 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간의 통신을 지원하기 위한 장치 | |
CN102004667A (zh) | 基于Linux的SOPC软硬件协同工作系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |