CN111858390A - 存储器系统和操作存储器系统的方法 - Google Patents

存储器系统和操作存储器系统的方法 Download PDF

Info

Publication number
CN111858390A
CN111858390A CN201911367502.7A CN201911367502A CN111858390A CN 111858390 A CN111858390 A CN 111858390A CN 201911367502 A CN201911367502 A CN 201911367502A CN 111858390 A CN111858390 A CN 111858390A
Authority
CN
China
Prior art keywords
memory
read
memory device
controller
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911367502.7A
Other languages
English (en)
Inventor
李宗珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111858390A publication Critical patent/CN111858390A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本公开的各实施例涉及存储器系统和操作存储器系统的方法。一种存储器系统，包括存储器设备和控制器，该控制器适于基于针对存储器设备的多个页面的读取计数，来控制存储器设备；其中控制器响应于读取请求，对读取计数中的至少一个进行计数，确定在每个检查点周期处是否存在其读取计数被初始化的页面以生成确定结果，并基于该确定结果控制存储器设备以更新读取计数。

Description

存储器系统和操作存储器系统的方法
相关申请的交叉引用
本申请在35U.S.C.§119(a)下要求于2019年4月26日提交 的韩国专利申请号10-2019-0049216的优先权，其整体内容通过 引用合并于此。
技术领域
本发明的各种实施例涉及存储器系统和用于操作该存储器 系统的方法，并且更特别地，涉及能够提高数据处理效率的存储 器系统，以及用于操作该存储器系统的方法。
背景技术
计算机环境范例已经过渡到无处不在的计算，这使得能够随 时随地使用计算系统。因此，诸如移动电话，数码相机和笔记本 电脑的便携式电子设备的使用迅速增加。这些便携式电子设备通 常使用具有一个或多个存储器设备的存储器系统来储存数据。该 存储器系统可被用作便携式电子设备的主存储器设备或辅助存 储器设备。
由于存储器系统没有移动部件，存储器系统提供优点，诸如 优异的稳定性和持久性、高的信息的访问速度，以及低功耗。具 有这种优点的存储器系统的示例包括通用串行总线(USB)存储 器设备、具有各种接口的存储器卡、以及固态驱动器(SSD)。
发明内容
本发明的实施例涉及能够有效地处理系统数据的存储器系 统。
根据本发明的实施例，存储器系统包括：存储器设备；以及 控制器，适于基于针对存储器设备的多个页面的读取计数来控制 存储器设备；其中控制器响应于读取请求对至少一个读取计数进 行计数，确定是否存在其读取计数在每个检查点周期处被初始化 的页面以生成确定结果，并且基于该确定结果控制存储器设备以 将读取计数更新至存储器设备中。
根据本发明的另一实施例，存储器系统包括：存储器设备； 以及控制器，适于基于针对存储器设备的多个页面的读取计数来 控制存储器设备；其中控制器响应于读取请求对存储器设备的每 个页面的读取计数中的至少一个进行计数，通过确定读取回收请 求是否在每个检查点周期处被排队至回收队列来生成确定结果， 并且基于确定结果控制存储器设备以更新经更新的读取计数。
根据本发明的又一实施例，存储器系统包括：存储器设备； 以及控制器，适于基于针对存储器设备的多个页面的读取计数来 控制存储器设备，其中控制器响应于读取请求来对存储器设备的 每个页面的读取计数中的至少一个进行计数，通过确定读取回收 请求是否在每个检查点周期处被排队至回收队列来生成确定结 果，并且基于确定结果控制存储器设备以更新读取计数。
根据本发明的另一实施例，存储器系统包括：包括多个存储 器块的存储器设备，各自包括多个页面；以及控制器，适于控制 针对第一页面的读取计数，基于该读取计数执行擦除操作或读取 回收操作，当执行第一页面所涉及的擦除操作或读取回收操作时 初始化读取计数，以及在初始化读取计数时，在存储器设备中对 该读取计数编程。
附图说明
图1是示出根据本发明的实施例的包括存储器系统的数据 处理系统的框图。
图2是示出应用在图1的存储器系统中的存储器设备的配置 的示意图。
图3是示出根据本发明的实施例的存储器系统的框图
图4A示出了根据本发明的实施例的擦除操作。
图4B描述了根据本发明的实施例的擦除操作的流程。
图5A是示出单层单元(SLC)的电荷损失现象的图。
图5B是示出根据本发明的实施例的存储器系统的示意性结 构的框图。
图5C是描述根据本发明的实施例的回收请求的排队的过程 的流程图。
图5D示出了根据本发明的实施例的回收操作中的数据迁移 路径。
图5E描述了根据本发明的实施例的存储器系统的操作的流 程。
图5F描述了根据本发明的另一实施例的存储器系统的操作 的流程。
具体实施方式
下面将参考附图详细地描述本发明的各种实施例。然而，本 发明可以以不同的形式实施，并且不应被限制解释为文中阐述的 实施例。而是，提供这些实施例将使得本公开透彻和完整，并将 向本领域技术人员充分地传达本发明的范围。在本公开中，相同 的附图标记指代本发明的实施例及各个附图中的相同部件。
在下文中，将参考附图详细地描述本发明的以下实施例。
图1是示出根据本发明的实施例的数据处理系统100的框 图。
参考图1，数据处理系统100可以包括主机102，其可操作 地耦合至存储器系统110。
主机102可以包括各种便携式电子设备中的任何电子设备， 诸如移动电话、MP3播放器和笔记本电脑，或各种非便携式电 子设备中的任何电子设备，诸如台式计算机、游戏机、电视机 (TV)、和投影仪。
主机102可以包括至少一个操作系统(OS)，其可以管理 和控制主机102的整体功能和操作，并且使用数据处理系统100 或存储器系统110来提供主机102和用户之间的操作。该OS可 以支持与用户的使用、目的以及用法相对应的功能和操作。例如， 根据主机102的可移动性，OS可以被划分为通用OS和移动 OS。根据用户的环境，通用OS可以被划分为个人OS和企业 OS。
存储器系统110可以响应于主机102的请求而操作以存储用 于主机102的数据。作为示例而非限制，存储器系统110的示例 可以包括固态驱动(SSD)、多媒体卡(MMC)、安全数字(SD) 卡、通用存储总线(USB)设备、通用闪存(UFS)设备、紧凑 型闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储器卡 国际协会(PCMCIA)卡和存储棒。MMC可以包括嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)和微型MMC等。 SD卡可以包括迷你SD卡和微型SD卡。
存储器系统110可以由各种类型的存储器设备来实现。这 种存储器设备的实施例可以包括，但不限于，易失性存储器设备， 诸如动态随机存取存储器(DRAM)和静态随机存取存储器 (SRAM)和非易失性存储器设备，例如只读存储器(ROM)、 掩模ROM(MROM)，可编程ROM(PROM)、可擦除可编程 ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电 RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、 电阻RAM(RRAM或的ReRAM)和闪存。
存储器系统110可以包括控制器130和存储器设备 150。
控制器130和存储器设备150可以集成到单个半导体设备。 例如，控制器130和存储器设备150可以集成为一个半导体设备 以构成固态驱动器(SSD)。当存储器系统110用作SSD时， 可以提高连接到存储器系统110的主机102的操作速度。另外， 控制器130和存储器设备150可以集成为一个半导体设备以构成 存储器卡。例如，控制器130和存储器设备150可以构成存储器 卡，例如个人计算机存储器卡国际协会(PCMCIA)卡、紧凑型 闪存(CF)卡、智能媒体(SM)卡、存储棒、多媒体卡(MMC)、 包括缩小尺寸的MMC(RS-MMC)和微型MMC、包括迷你SD 卡、微型SD卡和SDHC卡的安全数字(SD)卡，或通用闪存 (UFS)设备。通过举例而非限制的方式，存储器系统110的应 用示例可以是构成计算机系统(计算机、智能电话和便携式游戏 机)的各种组件之一。
存储器设备150可以是非易失性存储器设备并且即使不提 供功率也可以将数据保存在其中。存储器设备150可以存储通过 写入操作从主机102提供的数据，并且通过读取操作可以将其中 存储的数据提供给主机102。存储器设备150可以包括多个存储 器块，每个存储器块包括多个页面，每个页面包括耦合至字线的 多个存储器单元。在一个实施例中，存储器设备150可以是闪 存。该闪存可以具有3维(3D)的堆叠结构。
控制器130可以响应于来自主机102的请求以控制存储器设 备150。例如，控制器130可将从存储器设备150读取的数据提 供到主机102，并且将从主机102提供的数据存储到存储器设备 150中。对于该操作，控制器130可以控制存储器设备150的读 取、编程和擦除操作。
控制器130可包括主机接口(I/F)132、处理器134、存储 器I/F 142，和存储器144。尽管未在附图中示出，但控制器130 还可以包括电源管理单元(PMU)，其能够提供和管理控制器 130中包括的组件的功率。
主机I/F132可以被配置为处理主机102的命令和数据，并 且可以通过各种接口协议中的一个或多个与主机102通信，诸如 通用串行总线(USB)、多媒体卡(MMC)、外围组件高速互 联(PCI-e或PCIe)、小型计算机系统接口(SCSI)、串行连接 的SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术 附件(PATA)、增强型小型磁盘接口(ESDI)和集成的驱动电子设备(IDE)。
主机I/F 132可以通过称为主机接口层(HIL)的固件而被驱 动，以便与主机交换数据。
存储器I/F 142可以作为存储器/储存装置接口，用于连接控 制器130和存储器设备150，使得控制器130响应于来自主机102 的请求以控制存储器设备150。
ECC组件136可以校正存储器设备150中处理的数据的故障 位，并且ECC组件136可以包括ECC编码器和ECC解码器。
ECC编码器可以对存储器设备150中的待编程的数据执行 错误校正编码操作，以生成具有添加到其的校验位的数据。具有 添加到其的校验位的数据可被储存在存储器设备150中。当读取 存储在存储器设备150中的数据时，ECC解码器可以检测并校 正从存储器设备150读取的数据中的故障位。
ECC组件138可以通过编码调制来执行错误校正，诸如低密 度校验(LDPC)码、Bose-Chaudhri-Hocquenghem(BCH)码、 涡轮(turbo)码，Reed-Solomon码、卷积码、递归系统码(RSC)、 网格编码调制(TCM)和块编码调制(BCM)。然而，ECC组 件138不限于任何特定结构。ECC组件138可以包括所有用于 错误校正的所有电路、模块、系统或设备。
处理器134可以控制存储器系统110的整体操作。处理器 134可以驱动固件以控制存储器系统110的整体操作。
固件可以被称为闪存转换层(FTL)。此外，处理器134可 以由微处理器或中央处理器单元来实现(CPU)。
另外，控制器130可以通过由微处理器或CPU来实现的处 理器134在存储器设备150上执行后台操作。例如，在存储器设 备150上执行的后台操作可以包括垃圾收集(GC)操作、损耗 平衡(WL)操作、映射刷新操作，或者坏块管理操作。
存储器144可以用作存储器系统110和控制器130的工作 存储器，并且可以存储用于驱动存储器系统110和控制器130 的数据。
存储器144可以由易失性存储器实现。例如，存储器144可 以由静态随机存取存储器(SRAM)或动态随机存取存储器 (DRAM)实现。存储器144可以被布置在控制器130的内部或外部。图1示出了布置在控制器130内部的存储器144。在实 施例中，存储器144可以由外部的易失性存储器来实现，该外 部的易失性存储器具有在存储器144和控制器130之间传输数 据的存储器接口。
如上所述，当执行数据写入/读取操作时，存储器144可以 储存执行主机与存储器设备150之间的写入/读取操作所需的数 据。为了储存这样的数据，存储器144可以包括程序存储器、数 据存储器、写入缓冲器/缓存、读取缓冲器/缓存、数据缓冲器/ 缓存、映射缓冲器/缓存等。
图2是示出存储器150的示意图。
参考图2，存储器150可以包括多个存储器块。存储器块中 的每个存储器块可以包括多个页面，例如2M个页面，该页面的 数目根据电路设计可以变化。例如，在一些应用中，存储器块中 的每个存储器块可以包括M个页面。页面中的每个页面可以包 括被耦合至字线WL的多个存储器单元。
相应的存储器块中的存储器单元可以是一个或多个的储存1 位数据的单层单元(SLC)，或储存2位或多位数据的多层单元 (MLC)。因此，根据可以被表示为或存储在存储器块中的存 储器单元中的每个存储器单元中的位的数目，存储器设备150 可以包括SLC存储器块或MLC存储器块。在一个实施例中，存 储器设备150可以包括多个三层单元(TLC)存储器块。在另一 实施例中，存储器设备150可包括多个四层单元(QLC)存储器 块。TLC存储器块可以包括多个页面，该多个页面通过能够各 自储存3位数据的存储器单元而被实现，QLC存储器块可以包 括多个页面，该多个页面通过能够各自储存4位数据的存储器单 元而被实现。
根据本发明的实施例，存储器设备150被描述为非易失性存 储器，诸如闪存，例如NAND型闪存。然而，存储器设备150 可以由相变随机存取存储器(PCRAM)、电阻随机存取存储器 (RRAM或的ReRAM)、铁电随机存取存储器(FRAM)、自 旋转移力矩磁性随机存取存储器(STT-RAM或STT-MRAM)中 的任何而被实现。
存储器系统110的存储器设备150中的存储器块330，可以 包括耦合至多个对应的位线BL0至BLm-1上的多个单元串340。 每列的单元串可以包括一个或多个漏极选择晶体管DST和一个 或多个源极选择晶体管SST。多个存储器单元或存储器单元晶体 管MC0到MCn-1可以串联耦合在漏极选择晶体管DST和源极 选择晶体管SST之间。在一个实施例中，存储器单元MC0至 MCn-1中的每个存储器单元可以由能够储存多个位的数据信息 的MLC来实现。单元串中的每个单元串可以电耦合至多个位线 BL0至BLm-1中的相应的位线。例如，第一单元串被耦合至第 一位线BL0，而最后单元串被耦合至最后位线BLm-1。
尽管图2示出了NAND型闪存单元，但是本发明不限于该 配置。值得注意的是，存储器单元可以是NOR型闪存存储器单 元，或包括两种或多种类型的混合型闪存单元。此外，应当注意 的是存储器设备150可以是包括作为电荷捕获层的导电浮动栅 极的闪存设备，或是包括作为电荷捕获层的绝缘层的电荷捕获型 (CTF)闪存设备。
存储器设备150还可包括电源310，其提供包括编程电压、 读取电压和通过电压的字线电压，以根据操作模式对字线供电。 电源310的电压生成操作可以由控制电路控制(未示出)。在控 制电路的控制下，电源310可以选择存储器单元阵列中的存储器 块(或扇区)中的一个，选择所选择的存储器块的字线中的一个 字线，并向所选择的字线和可能需要的未被选择的字线供电。
存储器设备150可以包括读取和写入(读/写)电路320， 其由控制电路控制。在验证/正常读取操作器件，读取/写入电路 320可以操作为读取放大器以用于从存储器单元阵列中读取数 据。在编程操作期间，读取/写入电路320可以操作为写入驱动 器以用于根据储存在存储器单元阵列中的数据来驱动位线。在编 程操作期间，读取/写入电路320可以从缓冲器(未示出)接收 待被存储到存储器单元阵列中的数据，并根据所接收的数据驱动 位线。读取/写入电路320可以包括多个分别对应于列(或位线) 或列对(或位线对)的页面缓冲器322至326，并且页面缓冲器 322至326中的每个页面缓冲器可包括多个锁存器(未显示)。
存储器设备150可以由二维(2D)或三维(3D)的存储器 设备实现。特别地，如图4所示，存储器设备150可以由具有 3D堆叠结构的非易失性存储器设备来实现。当存储器设备150 具有3D结构时，存储器设备150可以包括多个存储器块。
被包括在存储器设备150中的每个存储器块330可以包括在 第二方向上延伸的多个NAND串NS(未示出)，以及在第一方 向和第三方向上延伸的多个NAND串NS。NAND串NS中的每 个可以被耦合至位线BL、至少一个漏极选择线DSL、至少一个 源极选择线SSL、多个字线WL、至少一个虚拟字线DWL(未 示出)和共用源极线CSL，并且每个NAND串NS中的每个可 以包括多个晶体管结构。
简言之，存储器设备150的每个存储器块330可以被耦合至 多个位线BL、多个漏极选择线DSL、多个源极选择线SSL、多 个字线WL、多个虚拟字线DWL和多个共用源极线CSL，并且 每个存储器块330可以包括多个NAND串NS。此外，在每个存 储器块330中，一条位线BL可以耦合至多个NAND串NS，以 在一个NAND串NS中实现多个晶体管。另外，每个NAND串 NS的漏极选择晶体管DST可以被耦合至相应的位线BL，并且 每个NAND串NS的源极选择晶体管SST可以被耦合至共用源 极线CSL。可以在每个NAND串NS的漏极选择晶体管DST和 源极选择晶体管SST之间提供存储器单元MC。换句话说，可以 在存储器设备150的每个存储器块330中实现多个存储器单元。
图3是示出根据本发明的一个实施例的存储器系统110的框 图。
系统数据是存储器系统110用来执行系统操作的数据。系统 数据可以包括存储器设备150的配置信息，该配置信息包括超级 块信息、坏块信息、映射信息，以及读取计数信息。
存储器设备150的配置信息可以包括信息，诸如包括在存储 器设备150中的裸片的数目、通道的数目、平面的数目、块的数 目，以及页面的数目。超级块信息可以是超级块的信息。例如， 超级块的信息可包括当前用作超级块的块信息和未用作超级块 的块信息。坏块信息可以是指示当前存储器设备150中的坏块的 信息。映射信息可以是指示储存在当前存储器设备150中的映射 位置的信息。读取计数信息可以包括当前储存在存储器设备150 的每个单元存储器区域的数据的读取计数。在下文中，通过以存 储用于存储器设备150的多个页面的读取计数为例，来描述本发 明的实施例。然而，本发明的概念和精神并不限于此，并且可以 基于块或可以基于页面组来存储读取计数。读取计数可以由图1 所示的处理器134来计数，并且多个页面中的每个页面可以具有 相应的读取计数。
控制器130可以加载来自存储器设备150的系统数据并且将 所加载的系统数据储存在存储器144中。特别地，当引导存储器 系统时，控制器130可以加载来自存储器设备150的系统数据。 控制器130可以更新系统操作期间改变的系统数据。例如，控制 器130可以监测特定页面的读取计数。控制器130可以对储存在 特定页面中的数据执行读取操作，然后改变系统数据以反映针对 特定页面的增加的读取计数。然后控制器130可以向存储器设备150提供编程请求，以更新变化的系统数据。存储器设备150可 以基于改变的系统数据和从控制器130提供的编程请求对系统 数据进行编程。换句话说，存储器设备150可以将先前储存的 系统数据处理为无效数据，并将新提供的更新的系统数据处理为 有效数据。
由于系统数据是用于存储器系统110的操作所需要的数据 类型，因此可以将系统数据储存在存储器设备150中，使得即使 当对存储器系统110的供电中断时，系统数据也不会丢失。当控 制器130在短的或长的检查点循环中向存储器设备150提供更新 系统数据的编程请求时，存储器系统110的性能或可靠性可能会 恶化。例如，当控制器130在短循环处向存储器设备150提供编 程请求时，则在存储器设备150中频繁地执行写入操作，这使存储器系统110的性能恶化。相反地，当控制器130在长循环处向 存储器设备150提供编程请求时，系统数据可能不会及时地用于 存储器设备150中。当没有存储在存储设备150中的最新系统数 据而终止存储系统110时，改变的系统数据可能被丢失。当存储 器系统110基于更新前的系统数据执行系统操作时，存储器系统 110的可靠性可能会恶化。
根据本发明的实施例，仅当在检查点循环处满足预定条件 时，控制器130可以对改变的系统数据进行编程，而不是在每 个检查点循环处都对改变的系统数据进行编程。控制器130可 以在每个检查点循环处确定系统数据是否需要被编程至存储器 设备150中，并基于确定结果提供将改变的系统数据编程至存储 器设备150的编程请求。当确定系统数据需要被编程至存储器设 备150中，但系统数据的编程出现故障或在长的时间间隔内进行时，可能会增加系统数据丢失的概率以及基于以前的系统数据操 作导致的存储器系统110的故障。例如，对存储器块执行擦除操 作，并且对存储器块中页面的读取计数进行初始化。当初始化的 读取计数丢失，即未被编程至存储器设备150中时，可以根据未 被初始化的读取计数，在存储器块的擦除页面上执行不必要的读 取回收操作。
在下文中参考图4A至图5F，根据本发明的实施例，描述更 新改变的系统数据的编程请求被提出的时刻。在图4A至图5F中， 通过以系统数据中的读取计数信息作为示例来描述存储器系统 110的操作。
图4A示出了根据本发明的实施例的擦除操作。
控制器130可以向存储器设备150提供擦除请求以对仅包括 无效数据的存储器块执行擦除操作。
响应于控制器130的擦除请求，存储器设备150可以擦除储 存在特定的存储器块中的所有数据。不同于读取操作和写入操 作，可以基于存储器块来执行擦除操作。
参考图4A，响应于控制器130的擦除请求，存储器设备150 可擦除储存在第一存储器块的多个页面Pn-2、Pn-1、Pn、Pn+1、Pn+2中的数据中的所有数据。
在此，因为数据中的所有数据被储存在第一存储器块中包括 的多个页面Pn-2、Pn-1、Pn、Pn+1、Pn+2的每个页面中，处理器134 可以将与每个页面相对应的读取计数计数为“0”。因为擦除操 作导致的页面的读取计数具有显著地改变，但如果改变的读取计 数没有被编程至存储器设备150而丢失，则存储器系统110可能 会发生故障。因此，控制器130可以确定在检查点时刻是否存 在其读取计数被初始化的页面，并且基于该确定结果，将储存在存储器设备150的多个页面中的读取计数编程至存储器设备150 中。
图4B示出了根据本发明的实施例的存储器系统110的描述 操作的流程。
在步骤S401中，控制器130可以基于主机102的请求来向 存储器设备150提供用于擦除目标存储器块的擦除请求。
在步骤S403中，存储器设备150可以执行擦除操作，例如， 擦除储存在目标存储器块中的所有数据。
在步骤S405中，控制器130可以将与目标存储器块中包括 的页面中的每个页面相对应的读取计数初始化为“0”。
步骤S407示出了在检查点时刻控制器130的操作。在步骤 S407中，控制器130可以确定是否存在其读取计数被初始化的 页面。在图的示例中，在图4B所示的示例中，可以在步骤S405 中初始化执行了擦除操作的特定的存储器块中的页面的读取计 数。
在步骤S409中，控制器130可以向存储器设备150提供读 取计数更新请求，以更新加载在存储器144中的读取计数信 息。
在步骤S411中，根据从控制器130提供的读取计数更新请 求，存储器设备150可以对读取计数信息进行编程。
在步骤S413中，存储器设备150响应于读取计数更新请求， 可以向控制器130提供编程完成响应。
图5A至图5F示出了根据本发明的实施例的回收操作。
图5A是示出单层单元(SLC)的电荷损失现象的图。
电荷损失现象可以表示捕获在存储器设备150的隧道氧化 层或电荷陷阱层(例如，浮动栅极)的电子的所有或部分随时间 从电荷捕获层释放出来的现象。随着捕获在电荷捕获层中的电荷 量的减少，存储器单元的阈值电压可能会改变。
如图5A所示，x轴表示电压电平，并且y轴表示存储器单 元的数目。第一编程状态分布510可表示在多个存储器单元中刚 刚执行完编程操作后的编程状态分布。第二编程状态分布520 可以表示根据编程操作之后随时间出现的电荷损失现象的编程 状态分布。换句话说，当电荷损失现象发生时，第一编程状态分 布510可以移动至第二程序状态分布520。因此，在第一编程状 态分布510可以定位至参考电压Vref的右侧，例如，所有编程 的存储器单元的阈值电压都大于参考电压Vref；而第二编程状 态分布520的部分分布530可以定位至参考电压Vref的左侧， 例如，一些编程的存储器单元的阈值电压小于参考电压Vref。 根据第二编程状态分布520的部分分布530，随着存储器单元的 数目的增加，ECC组件136可能不会校正部分分布530下的存 储器单元。
当读取数据中包括的错误位的数目可能未被ECC组件136 校正时，可能会出现不可校正的ECC(UECC)。在经过自数据 被编程至存储器设备150中的存储器单元的一段长时间后，这段 时间内储存在同一页面的数据中的错误位的数目可能会增加，这 可能会导致UECC的出现。该UECC出现的现象可以被称为保 持度下降。
为了防止UECC的出现，可以在存储器系统110中对保持度 下降导致的恶化的页面(其也可以被称为目标页面)中储存的数 据执行迁移操作，该迁移操作将数据迁移至另一个健康的页面 (其也可以被称为一个目的页面)。这个操作可以被称为回收操 作。
图5B是示出根据本发明的实施例的存储器系统110的结构 的示意性框图。
如图3所示，存储器144可以加载读取计数信息。然后处理 器134可以监测存储器设备150中的多个页面的读取计数。
此外，控制器130还可以包括回收队列550。虽然图5B所 示的回收队列550作为独立于处理器134的元件，但根据另一 实施例，可以提供该回收队列550作为处理器134的内部元件。
在处理器134的控制下，回收队列550可以对待执行回收操 作的页面上的回收请求进行排队。回收请求可以包括关于页面的 信息(例如，地址信息)，在该页面上待执行回收操作。在一个 实施例中，回收队列550在处理器134的控制下，可以根据先入 先出(FIFO)方案处理排队的回收请求。
基于多个页面Pn-2、Pn-1、Pn、Pn+1、Pn+2的读取计数，处理 器134可以对可能出现UECC的页面(在下文中，其被称为目 标页面Pn)进行检测。一旦检测到目标页面Pn，处理器134可以将目标页面Pn的回收请求排队至回收队列550中。
参考图5C，根据本发明的实施例描述处理器134将回收请 求排队至回收队列550的过程。
在步骤S501中，控制器130可以从主机102接收读取命令。 控制器130可以与从主机102接收读取命令一起接收与该读取命 令相对应的逻辑地址。
在步骤S503中，处理器134可以增加与逻辑地址对应的页 面(其也可被称作目标页面)的读取计数。
在步骤S505中，处理器134可以确定目标页面对应的读取 计数是否等于或大于预定的阈值。
当与目标页面相对应的读取计数等于或大于预定的阈值时 (步骤S505中的“是”)，在步骤S509中，处理器134可以 将目标页面的回收请求排队至回收队列550中。
当目标页面对应的读取计数小于预定的阈值时(步骤S505 中的“是”)，在步骤S507中，处理器134可以使用ECC组 件136来确定位于目标页面的相邻页面(其也可以被称为相邻页 面)的错误位的数量是否大于或等于预定的阈值。
当从相邻页面读出的错误位的数量大于或等于预定的阈值 时(步骤S507中的“是”)，则处理器134可以将目标页面的 回收请求排队至回收队列550中。
控制器130可以向存储器设备150提供回收请求，使得存储 器设备150按照回收队列550中排队的顺序执行目标页面上的 回收操作。响应于回收请求，存储器设备150可以执行目标页面 上的回收操作。
图5D示出了根据本发明的实施例的回收操作的数据迁移路 径。
在处理器134的控制下，根据来自主机102的读取命令，控 制器130可以读取和存储在存储器144的目标页面中储存的数 据。基于目标页面上的读取计数或基于相邻页面的错误位的数 量，处理器134可以确定它是否需要执行目标页面的回收操作。 当需要在目标页面上执行回收操作时，处理器134可以将针对目 标页面的回收请求排队至回收队列550中。
然后，控制器130可以向存储器设备150提供针对目标页面 的回收请求。控制器130可以向存储器设备150提供在存储器 144的目标页面中储存的数据以及提供针对目标页面的回收请 求。
然后存储器设备150可以响应于该回收请求，将来自控制器130的数据储存在目的地页面中。
控制器130可以通过更新映射信息来将储存在目标页面中 的数据处理为无效数据，并且将储存在目的地页面中的数据处理 为有效数据。控制器130可以控制存储器设备150在仅包括无效 数据的存储器块上执行擦除操作。
图5E是描述了根据本发明的实施例的存储器系统110的操 作的流程图。具体地，通过参考图5B至图5D，图5E示出了根 据本发明的实施例的读取计数的更新时刻。
在步骤S511中，控制器130可以基于相邻页面的读取计数 或错误位的数目来选择目标页面。
在步骤S513中，控制器130可以将针对目标页面的回收请 求排队至回收队列550中。
步骤S515示出了控制器130在检查点时刻的操作。在步骤 S515中，控制器130可以确定在先前检查点时刻之后是否存在 新排队至回收队列的请求。如图5E所示，假定存在针对对特定 页面进行回收操作的请求，该请求在请求队列中被新排队(步骤 S513)。
在步骤S517，控制器130可以向存储器设备150提供读取 计数的更新请求以更新读取计数信息直到当前检查点时刻，之后 读取计数被编程至存储器设备150中。
在步骤S519中，根据来自控制器130的读取计数的更新请 求，存储器设备150可以对读取计数信息进行编程。
在步骤S521中，响应于读取计数更新请求，存储器设备150 可以向控制器130提供编程完成响应。
图5F是描述了根据本发明的另一实施例的存储器系统110 的操作的流程图。
在步骤S531中，基于回收请求排队至回收队列的顺序，控 制器130可以向存储器设备150提供对目标页面的回收请求。
步骤S533示出了控制器130在检查点时刻的操作。在步骤 S533中，控制器130可以确定在之前的检查点时刻之后，是否 存在请求读取回收操作的页面。
此外，在步骤S535中，控制器130可以向存储器设备150 提供读取计数更新请求，以更新读取计数信息。
在步骤S537中，根据来自控制器130的读取计数更新请求， 存储器设备150可以对读取计数信息进行编程。
在步骤S539中，响应于读取计数更新请求，存储器设备150 可以向控制器130提供更新完成响应。
在步骤S541中，响应于来自控制器130的回收请求，存储 器设备150可以执行目标页面的读取回收操作。
根据本发明的实施例，控制器130可以在每个检查点循环处 确定读取计数信息是否需要被编程至存储器设备150中，并基于 该确定结果选择性地对读取计数信息进行编程。例如，需要将读 取计数信息编程至存储器设备150的情况可包括以下情况中的 至少一个区中在先前检查点时刻之后执行擦除操作，并且存在其 读取计数被初始化的页面的情况；其中将回收请求排队至回收队 列的情况，以及其中将排队的请求提供给存储器设备150的情 况。不是在每个检查点循环处都将读取计数信息编程至存储器设 备150，而是当读取计数被极大地改变或在读取计数被编程至存 储器设备150后可能会被改变时，控制器130可以将读取计数信 息编程至存储器设备150。
根据本发明的实施例，通过在每个检查点循环处选择性地对 读取计数进行编程，在降低存储器系统110过载的同时，也能够 及时更新读取计数信息。
根据本发明的实施例，存储器系统可以有效地更新系统数 据。
尽管已经针对特定实施例描述了本发明，但是在不脱离由以 下权利要求限定的本发明的精神和保护范围内，可以进行各种改 变和修改，这对于本领域技术人员而言将变得明显。

Claims (12)

1.一种存储器系统，包括：
存储器设备；和
控制器，适于基于针对所述存储器设备的多个页面的读取计数来控制所述存储器设备；
其中所述控制器响应于读取请求来对所述读取计数中的至少一个进行计数，确定是否存在其读取计数在每个检查点周期处被初始化的页面并生成确定结果，并且基于所述确定结果控制所述存储器设备以将所述读取计数更新至所述存储器设备中。
2.根据权利要求1所述的存储器系统，其中当擦除操作在所述存储器设备中包括的存储器块上被执行时，所述控制器初始化针对所述存储器块中包括的页面的读取计数。
3.根据权利要求2所述的存储器系统，其中所述控制器控制所述存储器设备以对仅包括无效数据的存储器块执行擦除操作。
4.根据权利要求3所述的存储器系统，其中所述控制器向所述存储器设备提供读取回收请求，以将与所述读取请求相对应的页面的数据编程至目的地页面中，并且其中与所述读取请求相对应的所述页面基于与所述读取请求相对应的所述页面的读取计数是否等于或大于阈值而被加载至所述控制器的存储器中，并且确定所述数据被存储在作为无效页面的页面中。
5.一种存储器系统，包括：
存储器设备；和
控制器，适于基于针对所述存储器设备的多个页面的读取计数来控制所述存储器设备；
其中所述控制器响应于读取请求来对所述读取计数中的至少一个进行计数，通过确定读取回收请求是否在每个检查点周期处被排队至回收队列来生成确定结果，并且基于所述确定结果控制所述存储器设备以更新所述读取计数。
6.根据权利要求5所述的存储器系统，其中当与读取请求相对应的所述存储器设备的页面的读取计数等于或大于阈值时，所述控制器将针对所述页面的读取回收请求排队至所述回收队列。
7.根据权利要求5所述的存储器系统，其中所述控制器基于所述读取回收请求被排队至所述回收队列的顺序，来向所述存储器设备提供读取回收请求。
8.根据权利要求5所述的存储器系统，其中所述存储器设备响应于所述读取回收请求，将加载到所述控制器的存储器中的所述页面的数据编程至目的地页面中。
9.一种存储器系统，包括：
存储器设备；和
控制器，适于基于针对所述存储器设备的多个页面的读取计数来控制所述存储器设备；
其中所述控制器响应于读取请求，对所述读取计数进行计数，基于在每个检查点周期处的所述读取计数中的至少一个读取计数，通过确定读取回收请求是否被提供至所述存储器设备，来生成确定结果，并且基于所述确定结果来控制所述存储器设备以更新所述读取计数。
10.根据权利要求9的存储器系统，其中当针对与读取请求相对应的所述存储器设备的页面的读取计数等于或大于阈值时，所述控制器将针对所述页面的读取回收请求排队至所述回收队列。
11.根据权利要求9的存储器系统，其中所述控制器基于所述读取回收请求被排队至所述回收队列的顺序，来向所述存储器设备提供读取回收请求。
12.根据权利要求9的存储器系统，其中所述存储器设备响应于所述读取回收请求，将加载到所述控制器的存储器中的所述页面的数据编程至目的地页面中。
CN201911367502.7A 2019-04-26 2019-12-26 存储器系统和操作存储器系统的方法 Withdrawn CN111858390A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190049216A KR20200125231A (ko) 2019-04-26 2019-04-26 메모리 시스템 및 그것의 동작방법
KR10-2019-0049216 2019-04-26

Publications (1)

Publication Number Publication Date
CN111858390A true CN111858390A (zh) 2020-10-30

Family

ID=72917037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911367502.7A Withdrawn CN111858390A (zh) 2019-04-26 2019-12-26 存储器系统和操作存储器系统的方法

Country Status (3)

Country Link
US (2) US11157211B2 (zh)
KR (1) KR20200125231A (zh)
CN (1) CN111858390A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111124254B (zh) * 2018-10-30 2023-09-29 伊姆西Ip控股有限责任公司 调度存储空间回收请求的方法、电子设备和程序产品
KR20210043314A (ko) * 2019-10-11 2021-04-21 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR102491655B1 (ko) * 2021-10-01 2023-01-27 삼성전자주식회사 에러 카운트를 결정하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8806144B2 (en) * 2009-05-12 2014-08-12 Stec, Inc. Flash storage device with read cache
JP5604313B2 (ja) 2011-01-12 2014-10-08 株式会社メガチップス メモリアクセス制御装置
KR101824068B1 (ko) 2011-07-28 2018-03-15 삼성전자주식회사 메모리 컨트롤러 구동방법, 및 메모리 컨트롤러를 포함하는 메모리 시스템, 메모리 카드 및 휴대용 전자장치
KR20150140496A (ko) * 2014-06-05 2015-12-16 삼성전자주식회사 실시간 데이터 복구를 위한 리드 리클레임 방법 및 그에 따른 메모리 시스템
KR102148389B1 (ko) 2014-06-11 2020-08-27 삼성전자주식회사 오버 라이트 동작을 갖는 메모리 시스템 및 그에 따른 동작 제어방법
KR102290974B1 (ko) 2014-11-07 2021-08-19 삼성전자주식회사 불휘발성 메모리 장치, 메모리 컨트롤러 및 그것들을 포함하는 불휘발성 메모리 시스템의 동작 방법
KR102277521B1 (ko) 2015-01-23 2021-07-16 삼성전자주식회사 저장 장치 및 그것의 리드 리클레임 및 읽기 방법
KR102403253B1 (ko) * 2015-07-06 2022-05-30 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치
KR20180014975A (ko) * 2016-08-02 2018-02-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102457662B1 (ko) * 2017-10-31 2022-10-25 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 저장 장치의 동작 방법
US20200042225A1 (en) * 2018-07-31 2020-02-06 SK Hynix Inc. Apparatus and method for controlling metadata for engagement of plural memory systems

Also Published As

Publication number Publication date
US11157211B2 (en) 2021-10-26
US11922065B2 (en) 2024-03-05
KR20200125231A (ko) 2020-11-04
US20200341687A1 (en) 2020-10-29
US20220043606A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
US8621266B2 (en) Nonvolatile memory system and related method of performing erase refresh operation
CN106155585B (zh) 自适应读取干扰收回策略
KR102468751B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US11922065B2 (en) Memory system and operating method thereof
CN110765029B (zh) 控制器及用于操作该控制器的方法
CN110750207A (zh) 存储器系统及其操作方法
CN111367468A (zh) 存储器系统及其操作方法
CN112988054A (zh) 存储器系统及其操作方法
CN110716880B (zh) 存储器系统及其操作方法
CN110716881B (zh) 存储器系统及其操作方法
CN109947359B (zh) 存储器系统及其操作方法
US11409470B2 (en) Memory system, memory controller, and method of operating memory system
US11334462B2 (en) Memory system and operating method thereof
CN109918315B (zh) 存储器系统及存储器系统的操作方法
CN111755061A (zh) 检查存储器系统中的存储器装置的操作状态的设备及方法
US20220083255A1 (en) Memory system and operating method thereof
US11249838B2 (en) Memory system, memory controller, and method of operating memory controller
US10984851B2 (en) Memory system and method for operating the same
CN113806254A (zh) 存储器系统、存储器控制器及存储器系统的操作方法
CN112783435A (zh) 存储设备和操作存储设备的方法
US11636007B2 (en) Memory system and operating method thereof for flushing data in data cache with parity
CN110806947B (zh) 预测错误校正装置、其操作方法和用该装置的存储器系统
CN110716879B (zh) 存储器系统及该存储器系统的操作方法
CN112068983A (zh) 存储器系统及其操作方法
KR20230094565A (ko) 복수의 서브 회로들의 상태를 기초로 활성화 모드 또는 저전력 모드로 동작하는 컨트롤러 및 그 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20201030