CN111835298B - 一种差分跟随器控制电路 - Google Patents
一种差分跟随器控制电路 Download PDFInfo
- Publication number
- CN111835298B CN111835298B CN202010795640.1A CN202010795640A CN111835298B CN 111835298 B CN111835298 B CN 111835298B CN 202010795640 A CN202010795640 A CN 202010795640A CN 111835298 B CN111835298 B CN 111835298B
- Authority
- CN
- China
- Prior art keywords
- voltage
- follower
- output
- source
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 230000008859 change Effects 0.000 claims abstract description 31
- 239000003990 capacitor Substances 0.000 claims description 24
- 238000005070 sampling Methods 0.000 claims description 22
- 230000000694 effects Effects 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45006—Indexing scheme relating to differential amplifiers the addition of two signals being made by two emitter or source coupled followers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F2203/5003—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the sources of two source followers are differentially coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F2203/5015—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a controlled source circuit, the controlling signal being derived from the gate circuit of the follower
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
本发明提出一种差分跟随器控制电路，包括：跟随器；输出电压跟随模块，用于控制所述跟随器的控制端电压随输出电压变化；衬底电压跟随模块，用于控制所述跟随器的输出管的衬底电压随输入电压变化；所述跟随器的输出端与所述输出电压跟随模块的一端连接；所述输出电压跟随模块的另一端与所述跟随器的控制端连接；所述衬底电压跟随模块的一端与所述跟随器的输入端连接，另一端与所述输出管的衬底连接；本发明可有效提高跟随器的整体线性度。
Description
技术领域
本发明涉及集成电路设计领域，尤其涉及一种差分跟随器控制电路。
背景技术
近年来，随着集成电路工艺水平的不断发展，MOS管的特征尺寸不断降低，集成电路的工作电压不断降低，使得集成电路的功耗大幅度减小，速度进一步提高。另一方面，MOS的输出阻抗也不断降低，由于工作电压的降低，已经很难采用多个MOS管串联的结构来实现高的输出阻抗，因为这种结构会消耗较大的电压裕度。
上述问题给高输出阻抗的应用场合提出了挑战，由于模数转换器的速度不断提高，在设计电路时，必须在采样前端加入跟随器，这个跟随器的作用是将芯片内部的采样网络和测试版上的电路进行隔离，同时对芯片内部的采样网络进行驱动。然而传统的源极跟随器衬底接地时会产生衬底偏置效应，衬底与源极连接时会增大寄生电容，二者均会对跟随器的线性度造成较大影响。
发明内容
鉴于以上现有技术存在的问题，本发明提出一种差分跟随器控制电路，主要解决传统跟随器线性度较差的问题。
为了实现上述目的及其他目的，本发明采用的技术方案如下。
一种差分跟随器控制电路，包括：
跟随器；
输出电压跟随模块，用于控制所述跟随器的控制端电压随输出电压变化；
衬底电压跟随模块，用于控制所述跟随器的输出管的衬底电压随输入电压变化；
所述跟随器的输出端与所述输出电压跟随模块的一端连接；所述输出电压跟随模块的另一端与所述跟随器的控制端连接；所述衬底电压跟随模块的一端与所述跟随器的输入端连接，另一端与所述输出管的衬底连接。
可选地，所述跟随器包括第一MOS管、第二MOS管和第一恒流源；所述第一MOS管作为所述输出管，源极作为所述输出电压输出端，所述源极与所述第一恒流源的一端连接，栅极接所述输入电压，漏极与所述第二MOS管的源极连接，衬底与所述衬底电压跟随模块连接；所述第二MOS管的栅极作为所述控制端，漏极接电源电压。
可选地，所述输出电压跟随模块包括第二恒流源和用于检测并跟踪所述输出管输出电压变化的电压跟随单元，所述电压跟随单元的一端与所述输出管的源极连接，另一端分别连接所述第二恒流源的负端和所述跟随器的控制端；所述第二恒流源的正端接电源电压。
可选地，所述电压跟随单元至少包括一个电阻和一个补偿电容，所述电阻和补偿电容并联。
可选地，所述衬底电压跟随模块包括第三恒流源和第三MOS管，所述第三恒流源的正端与电源电压连接，所述第三恒流源的负端与所述第三MOS管的源极连接，所述第三MOS管的栅极连接所述输出管的输入端；所述第三MOS管的漏极接地；所述第三MOS管的源极与所述第二MOS管的衬底连接。
可选地，所述第一MOS管和所述第二MOS管采用NMOS管。
可选地，所述第三MOS管采用PMOS管。
可选地，还包括采样网络，所述采样网络连接所述输出管的输出电压作为驱动电压，驱动所述采样网络进行电压采样。
可选地，所述采样网络包括采样电容，所述采样电容的一端与所述输出管的源极连接，另一端接地。
如上所述，本发明一种差分跟随器控制电路，具有以下有益效果。
通过输出电压跟随模块和衬底电压跟随模块分别控制输出管的输出电压以及衬底电压的变化，可有效解决衬底偏置效应，增强跟随器的整体线性度。
附图说明
图1为源极跟随器的基本原理图；
图2为传统结构[1]源极跟随器的原理图；
图3为传统结构[2]源极跟随器的原理图；
图4为本发明一实施例中差分跟随器控制电路的原理图；
图5为本发明一实施例中随输入信号频率变化三种跟随器结构的无杂散动态范围(SFDR)仿真结果对比图；
图6为本发明一实施例中随输入信号幅度变化三种跟随器结构的无杂散动态范围(SFDR)仿真结果对比图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
经发明人研究发现：
请参阅图1，一种传统的源极跟随器，由NMOS管M0和恒流源Ib组成，输入信号VIN接M0的栅极，输出信号VOUT通过M0的源极输出，恒流源Ib接M0的源极，M0的漏极接电源电压VDD。对芯片内部的采样网络而言，当输入信号频率较低时，高线性度的主导因素是跟随器中的恒流源需要提供一个很大的输出阻抗，当输入信号频率较高时，高线性度的主导因素是跟随器中的恒流源需要提供一个很大的输出电流，而这两者通常是互相矛盾的，因为对于MOS管结构的恒流源而言，大的输出阻抗意味著很小的电流，而大电流通常会导致很小的输出阻抗。传统的源极跟随器通常由两个NMOS管串联构成，这种结构的优点是结构非常简单，作为输入管的NMOS管能够提高很大的跨导，作为恒流源的NMOS管能够提供很大的输出阻抗，但是缺点在于作为输入管的NMOS管衬底接地，当输入信号幅度变化较大时，输入管会出现很严重的衬底偏置效应，使得输入管的阈值电压发生变化，从而影响整个跟随器的线性度。为了缓解上述问题，衬底偏置电路被引入跟随器，此时，源极跟随器输入管的衬底不再直接接地，而是和另一个结构相同的源极跟随器的输入管源极相连，这种连接方式会使得输入管的衬底电压随输入管的源极电压变化而变化，大大缓解了之前描述的输入管衬底偏置效应，使得输入管的阈值电压变化明显减小，和传统结构相比，明显改善了线性度。但是，作为恒流源的NMOS管的漏极电压随着输入电压的变化而不断变化，由于NMOS管沟道长度调制效应的存在，作为恒流源的NMOS管的电流会不断变化，这会减小作为恒流源的NMOS管的输出阻抗，同样会影响整个跟随器的线性度。
为了更详细的描述上述问题，先来仔细分析上述两种源极跟随器的工作原理和各自的优缺点。
结构[1]给出了一种传统结构源极跟随器，如图2所示，由NMOS管M0、M1、电阻R、电容Cp和恒流源Ib组成。其中，输入信号VIN接M0的栅极和电容Cp的一端，M0的源极作为源极跟随器的输出信号端，同时接恒流源Ib的一端和采样电容Cs，恒流源Ib的另一端接地。M0的漏极接M1的源极，M0的衬底接M0的源极。M1的栅极接电容Cp的另一端，同时接电阻R的一端，电阻R的另一端接共模电压Vb。当跟随器正常工作时，偏置电压Vb通过电阻R给M1的栅极提供偏置电压，当输入信号VIN发生变化时，通过电阻R和电容Cp组成的RC网络，VIN的变化被耦合到M1的栅极，进而，M1栅极电压的变化被传递到M1的源极。从而，使得M1的源极电压(M0的漏极电压)能够跟随VIN的变化，同时，M0源极的变化也跟随VIN的变化，使得M0漏极电压能够跟随M0源极电压的变化而变化。所以，M0的漏-源电压Vds能够保持恒定，抑制了源极跟随器输出阻抗的变化，提高了源极跟随器的精度。
结构[2]给出了另一种源极跟随器结构，如图3所示，由NMOS管M0、M1、电容C1、C2，开关组S1、S2和恒流源Ib组成。其中，输入信号VIN接M0的栅极和电容C2的一端，M0的源极作为源极跟随器的输出信号端，同时接恒流源Ib的一端和采样电容Cs，恒流源Ib的另一端接地。M0的漏极接M1的源极，M0的衬底接M0的源极。Vb为偏置电压，Vcom为输入信号的共模电压，M1的栅极接电容C2的另一端。开关组S1和S2交替导通和断开，为M1的栅极提供偏置电压，同时，C2作为耦合电容，将VIN的变化耦合到M1的栅极，再传递到M0的漏极，使得M0的漏-源电压Vds能够保持恒定，抑制了源极跟随器输出阻抗的变化，提高了源极跟随器的精度。
但结构[1]和结构[2]存在相同的缺点，M0的漏极电压变化跟随的是VIN的变化，而VIN的变化和M0源极电压变化之间存在误差，使得最终M0的漏-源电压稳定性存在较大的误差，M0的输出阻抗稳定性较差。同时，M0的衬底和源极相连后，可以消除M0的衬底-偏置效应，但也增加了M0源极的寄生电容，同样会影响源极跟随器的精度。
请参阅图4，本发明提供差分跟随器，包括跟随器、输出电压跟随模块和衬底电压跟随模块。
在一实施例中，跟随器包括第一MOS管M0、第二MOS管M1、第一恒流源Ib。
在一实施例中，输出电压跟随模块可包括第二恒流源Ib1和电压跟随单元，其中电压跟随单元可采用RC电路，通过一个电阻R和一个补偿电容Cp并联组成RC网络。
在一实施例中，衬底电压跟随模块可包括第三MOS管M2和第三恒流源Ib2。
在一实施例中，第一MOS管M0的源极输出电压可用于驱动采样网络对芯片内部进行电压采样。其中，采样网络可采用一个采样电容Cs。
在一实施例中，第一MOS管和第二MOS管均可采用NMOS管，第三MOS管可采用PMOS管。
具体地，输入电压VIN接M0的栅极，M0的源极分别连接Ib的正端和Cs的一端，Ib的负端接地，Cs的另一端接地；M0的漏极与M1的源极连接，M1的漏极接电源电压VDD。
电阻R和电容Cp并联的一个公共端与M0的源极连接，另一个公共端分别连接M1的栅极和Ib1的负端，Ib1的正端接电源电压VDD。
M2的栅极接输入电压VIN和M0的栅极，漏极接地，源极分别连接M0的衬底和Ib2的负端。
通过电阻R和电容Cp组成的RC网络，使得M1的栅极电压跟随M0的输出电压VOUT变化而变化，由于M0的漏极和M1的源极相连，因此，M0的漏极电压跟随M1的栅极电压变化而变化。通过上述关系可知，M0的漏极电压可以跟随M0的源极电压变化而变化。因此，可以使得M0管的漏源电压差Vds不随输入信号VIN的变化而变化，从而，使得M0源极的输出阻抗保持恒定，提高该结构源极跟随器的精度。
传统结构将M0的衬底和源极相连，从而消除了M0衬底和源极之间的电压差。但是，这种方法的缺点是使得M0的源极存在一个很大的寄生电容，同样影响源极跟随器的精度。为了解决这个问题，本实施例引入了一个衬底电压跟随模块，由PMOS管M2和恒流源Ib2组成。由于M2的栅极接输入信号VIN，M2的源极接M0的衬底，从而使得M0的衬底电压能够跟随输入信号VIN的变化而变化，在消除M0衬底偏置效应的情况下，由于M0的源极并没有和其衬底相连，因此，并没有增加M0源极的寄生电容。从而，有效实现了该结构源极跟随器中对M0管衬底偏置效应的抑制，提高了该结构源极跟随器的精度。
在一实施例中，在40nmCMOS工艺下，进行电路器件的结构设计，保持图2-4中三种电路结构中的对应器件及负载管结构和尺寸一致的情况下，进行仿真验证。本发明中跟随器的电容Cp取0.2pF，电阻R取10KΩ，采样电容Cs取0.3pF，电源电压VDD取1.2V，输入偏置电压VIN为0.6V。随着输入信号频率的变化，随输入信号频率变化三种跟随器结构的无杂散动态范围(SFDR)仿真结果对比图如图5所示，图5中横坐标为输入信号频率，纵坐标为无杂散动态范围(SFDR)。从图5中可以看出，本发明和结构[1]、结构[2]相比，当输入频率较低时，无杂散动态范围大约提高6.1dB，当输入频率较高时，无杂散动态范围大约提高5.8dB。随输入信号幅度变化三种跟随器结构的无杂散动态范围(SFDR)仿真结果对比图如图6所示，图6中横坐标为输入信号幅度，纵坐标为无杂散动态范围(SFDR)。从图5中可以看出，本发明和结构[1]、结构[2]相比，当输入信号幅度较低时，无杂散动态范围大约提高8dB，当输入信号幅度较高时，无杂散动态范围大约提高6dB。
综上所述，本发明一种差分跟随器控制电路，M0的漏极电压变化跟随的是VOUT的变化，而不是传统结构中跟随VIN变化，因此，明显减小了M0的漏-源电压稳定性误差，提高了该结构源极跟随器的精度；M0的衬底通过M2和恒流源Ib2能够跟随输入信号VIN的变化而变化，使得M0的衬底-源极电压Vbs稳定，在消除M0衬底偏置效应的同时，并没有增加M0源极的寄生电容，在高速应用中更具有优势，提高了该结构源极跟随器的精度；能够同时实现M0的漏源电压Vds和衬底-源极电压Vbg不随输入信号VIN的变化而变化的目的，明显提升了源极跟随器的精度，同时，引入的结构没有带来其他的非理想因素，可明显提升了源极跟随器的性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (6)
1.一种差分跟随器控制电路，其特征在于，包括：
跟随器，所述跟随器包括第一MOS管、第二MOS管和第一恒流源；所述第一MOS管作为输出管，其源极作为输出电压输出端，并与所述第一恒流源的一端连接，其栅极接输入电压，其漏极与所述第二MOS管的源极连接，其衬底与衬底电压跟随模块连接；所述第二MOS管的栅极作为控制端，其漏极接电源电压；
输出电压跟随模块，用于控制所述跟随器的控制端电压随输出电压变化，所述输出电压跟随模块包括第二恒流源和用于检测并跟踪所述输出管输出电压变化的电压跟随单元，所述电压跟随单元的一端与所述输出管的源极连接，另一端分别连接所述第二恒流源的负端和所述跟随器的控制端；所述第二恒流源的正端接电源电压；
衬底电压跟随模块，用于控制所述跟随器的输出管的衬底电压随输入电压变化，所述衬底电压跟随模块包括第三恒流源和第三MOS管，所述第三恒流源的正端与电源电压连接，所述第三恒流源的负端与所述第三MOS管的源极连接，所述第三MOS管的栅极连接所述输出管的输入端；所述第三MOS管的漏极接地；所述第三MOS管的源极与所述第二MOS管的衬底连接；
所述跟随器的输出端与所述输出电压跟随模块的一端连接；所述输出电压跟随模块的另一端与所述跟随器的控制端连接；所述衬底电压跟随模块的一端与所述跟随器的输入端连接，另一端与所述输出管的衬底连接。
2.根据权利要求1所述的差分跟随器控制电路，其特征在于，所述电压跟随单元至少包括一个电阻和一个补偿电容，所述电阻和补偿电容并联。
3.根据权利要求1所述的差分跟随器控制电路，其特征在于，所述第一MOS管和所述第二MOS管采用NMOS管。
4.根据权利要求1所述的差分跟随器控制电路，其特征在于，所述第三MOS管采用PMOS管。
5.根据权利要求1所述的差分跟随器控制电路，其特征在于，还包括采样网络，所述采样网络连接所述输出管的输出电压作为驱动电压，驱动所述采样网络进行电压采样。
6.根据权利要求5所述的差分跟随器控制电路，其特征在于，所述采样网络包括采样电容，所述采样电容的一端与所述输出管的源极连接，另一端接地。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010795640.1A CN111835298B (zh) | 2020-08-10 | 2020-08-10 | 一种差分跟随器控制电路 |
| US17/921,991 US20230198475A1 (en) | 2020-08-10 | 2021-01-19 | Differential-follower control circuit |
| PCT/CN2021/072718 WO2022032986A1 (zh) | 2020-08-10 | 2021-01-19 | 一种差分跟随器控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010795640.1A CN111835298B (zh) | 2020-08-10 | 2020-08-10 | 一种差分跟随器控制电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111835298A CN111835298A (zh) | 2020-10-27 |
| CN111835298B true CN111835298B (zh) | 2024-02-06 |
Family
ID=72919910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010795640.1A Active CN111835298B (zh) | 2020-08-10 | 2020-08-10 | 一种差分跟随器控制电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230198475A1 (zh) |
| CN (1) | CN111835298B (zh) |
| WO (1) | WO2022032986A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111835298B (zh) * | 2020-08-10 | 2024-02-06 | 中国电子科技集团公司第二十四研究所 | 一种差分跟随器控制电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106027030A (zh) * | 2016-05-19 | 2016-10-12 | 中国电子科技集团公司第二十四研究所 | 一种高速高线性全差分跟随器 |
| CN205921580U (zh) * | 2016-05-19 | 2017-02-01 | 英特格灵芯片(天津)有限公司 | 用于模数转换器输入信号驱动的高线性度源极跟随器 |
| CN110687950A (zh) * | 2018-07-04 | 2020-01-14 | 圣邦微电子（北京）股份有限公司 | 源跟随器电路和缓冲电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI602394B (zh) * | 2016-12-07 | 2017-10-11 | 矽統科技股份有限公司 | 源極隨耦器 |
| CN106788434B (zh) * | 2016-12-19 | 2020-03-17 | 电子科技大学 | 一种源极跟随器缓冲电路 |
| CN111835298B (zh) * | 2020-08-10 | 2024-02-06 | 中国电子科技集团公司第二十四研究所 | 一种差分跟随器控制电路 |
-
2020
- 2020-08-10 CN CN202010795640.1A patent/CN111835298B/zh active Active
-
2021
- 2021-01-19 WO PCT/CN2021/072718 patent/WO2022032986A1/zh active Application Filing
- 2021-01-19 US US17/921,991 patent/US20230198475A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106027030A (zh) * | 2016-05-19 | 2016-10-12 | 中国电子科技集团公司第二十四研究所 | 一种高速高线性全差分跟随器 |
| CN205921580U (zh) * | 2016-05-19 | 2017-02-01 | 英特格灵芯片(天津)有限公司 | 用于模数转换器输入信号驱动的高线性度源极跟随器 |
| CN110687950A (zh) * | 2018-07-04 | 2020-01-14 | 圣邦微电子（北京）股份有限公司 | 源跟随器电路和缓冲电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022032986A1 (zh) | 2022-02-17 |
| US20230198475A1 (en) | 2023-06-22 |
| CN111835298A (zh) | 2020-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107370487B (zh) | 一种基于nmos管的栅压自举开关电路 | |
| US11942963B2 (en) | Follow-hold switch circuit | |
| US10944390B2 (en) | High-speed and low-noise dynamic comparator | |
| CN105187039B (zh) | 一种cmos栅压自举开关电路 | |
| CN101001085B (zh) | 信号采样保持电路 | |
| CN100514433C (zh) | 一种驱动电路 | |
| CN112671382B (zh) | 一种栅压自举开关电路 | |
| CN111835298B (zh) | 一种差分跟随器控制电路 | |
| CN106027030B (zh) | 一种高速高线性全差分跟随器 | |
| WO2012083781A1 (en) | Voltage comparator | |
| CN108880495A (zh) | 一种高增益高线性度的动态残差放大器电路 | |
| US7696792B2 (en) | Track and hold circuit | |
| CN107886980B (zh) | 模拟缓存器电路 | |
| KR940010834B1 (ko) | 반도체 집적회로장치 | |
| Lai et al. | A novel low delay high-voltage level shifter with transient performance insensitive to parasitic capacitance and transfer voltage level | |
| Berg et al. | Ultra low-voltage CMOS current mirrors | |
| CN114079452A (zh) | 非对称输入输出结构 | |
| KR100699585B1 (ko) | 출력 버퍼회로 | |
| CN212463156U (zh) | 一种新型带运放弱管的分压电路 | |
| CN110445482A (zh) | 一种低功耗高摆率的比较器 | |
| CN109101069A (zh) | 一种电压缓冲器电路 | |
| CN217486472U (zh) | 一种自举采样开关电路 | |
| CN113945856B (zh) | 基于浮动电源域的电源电压uvlo检测电路 | |
| CN113872602B (zh) | 一种带缓冲器的前端采样电路 | |
| CN213717928U (zh) | 驱动电路及存储芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |