CN111835199A - 用于下一代低功率汽车系统的自适应高效待机电源方案 - Google Patents

用于下一代低功率汽车系统的自适应高效待机电源方案 Download PDF

Info

Publication number
CN111835199A
CN111835199A CN202010288041.0A CN202010288041A CN111835199A CN 111835199 A CN111835199 A CN 111835199A CN 202010288041 A CN202010288041 A CN 202010288041A CN 111835199 A CN111835199 A CN 111835199A
Authority
CN
China
Prior art keywords
supply voltage
core
standby
ldo
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010288041.0A
Other languages
English (en)
Inventor
A·E·Y·爱尔舍立夫
K·杰克斯基
N·G·鲍尔兹
R·潘迪亚
吴波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN111835199A publication Critical patent/CN111835199A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本公开涉及用于下一代低功率汽车系统的自适应高效待机电源方案。本发明提供用于用具有LDO电源(114、115)和负载开关(116)的LDO线性电压调节器(110)通过以下操作供应电力的方法和系统：在激活模式期间，将电源电压(102、104)连接到多核心低功率微控制器(120)中的主核心(121)和待机核心(122)，使得该待机核心接收在所述激活模式期间跟踪所述电源电压的第一供电电压，且在检测到多核心低功率微控制器的待机模式后，使所述电源电压与所述待机核心断开连接并且在所述待机模式期间，将低压降(LDO)线性电源电压连接到所述待机核心，使得在所述待机模式期间，所述待机核心接收所述LDO线性电源电压作为第二供电电压。

Description

用于下一代低功率汽车系统的自适应高效待机电源方案
技术领域
本发明大体涉及电源。在一个方面中，本发明涉及适用于低功率多核心汽车系统的电源。
背景技术
机动车辆随着更深度连接到网络、自动驾驶能力的改进、轿车安全系统的连接等而变得越来越“智能”，因此对使这些车辆保持连接到数字世界所需的技术正变得愈加重要。然而，对更先进嵌入式系统的需求越来越需要对用先进的制造技术(例如深亚微米CMOS工艺技术)制造的更高性能汽车微控制器的电子组件集成，汽车车联网(automotiveconnected-car)技术的发展带来多种设计和操作方面的挑战。举例来说，汽车网关嵌入式系统通常提供几种必要的性能能力，例如在较长时间段内以低功率操作同时还能够检测周围环境(例如外围设备和轿车点火信号)改变的待机或切断模式。另外，这类系统必须能够周期性地唤醒并且变成处于活动且满功率状态，之后再转回到待机模式。由于车联网技术和远程接入驾驶员辅助特征添加到车辆，对频繁唤醒的需求增加。
现有汽车系统具有较慢且较低性能的微控制器，为了实施对提供待机模式的操作要求，通常使用固定电源(例如，低功率线性调节器)提供有源单电力轨以维持嵌入于微控制器内部的唤醒逻辑模块。然而，用先进制造工艺(例如，深亚微米技术)内置的较高性能微控制器越来越多地使用多核心架构，然而，用先进制造工艺(例如，深亚微米技术)内置的较高性能微控制器越来越多地使用多核心架构，其中一个CPU核心支持待机模式且至少另一高性能CPU核心支持活动或唤醒模式。在下一代低功率微控制器上具有这类多核心架构的情况下，待机低功率核心供电电压必须维持在关于在唤醒后高性能激活模式主核心的供电电压的紧密公差(通常为20mV-30mV)下，以避免在待机模式和激活模式之间的转变(且反之亦然)期间发生任何突然中断(glitching)，该突然中断引起微控制器重置和系统故障。对使活动供电电压和待机供电电压保持在一起的需求在多核心架构中变得更为迫切，在该多核心架构中，可通过功耗优化技术将各个激活模式核心在不同部分之间设置为不同的值，该功耗优化技术例如静态电压按比例缩放或动态电压按比例缩放。另外，24V卡车市场区块的互联技术的发展和48V轻度混合型车辆的引进会继续将电池最大dc电压扩展到更高电压电平(例如，70V)，造成用以在待机模式期间维持微控制器电力轨的常规低压降(low drop-out，LDO)线性调节器具有相当大的功率耗散需求。如从前文可见，用固定电源为低功率待机核心供电的现有解决方案由于难以平衡用先进制造工艺内置的高性能多核心微控制器的设计要求和性能要求而在实践层面极其难以实现，该高性能多核心微控制器是用于使待机核心供电电压在唤醒后保持接近活动核心供电电压。
发明内容
根据本发明的一个方面，提供一种用于供应电力的方法，包括：
在多核低功率微控制器的激活模式期间，将电源电压连接到所述多核低功率微控制器中的主核心和待机核心，使得所述待机核心接收在所述激活模式期间跟踪所述电源电压的第一供电电压；和
在检测到所述多核低功率微控制器的待机模式后，使所述电源电压与所述待机核心断开连接并且在所述多核低功率微控制器的所述待机模式期间，将低压降(LDO)线性电源电压连接到所述待机核心，使得在所述待机模式期间，所述待机核心接收所述LDO线性电源电压作为第二供电电压。
根据一个或多个实施例，该方法另外包括用包括脉宽调制器(PWM)控制器和降压转换器的开关模式电源产生所述电源电压。
根据一个或多个实施例，另外包括用超低静态电流LDO电压调节器产生所述低压降(LDO)线性电源电压。
根据一个或多个实施例，连接所述电源电压包括用开关启用信号使形成于集成电路LDO线性电压调节器上的并联负载开关闭合以将所述电源电压连接到所述待机核心。
根据一个或多个实施例，将所述低压降(LDO)线性电源电压连接到所述待机核心包括在所述待机模式期间用启用信号启用集成电路LDO线性电压调节器。
根据一个或多个实施例，另外包括在所述激活模式期间用停用信号停用集成电路LDO线性电压调节器。
根据一个或多个实施例，另外包括在将所述电源电压连接到所述待机核心之前，检测所述电源电压满足或超过最小电压阈值。
根据一个或多个实施例，另外包括：
在检测到所述多核低功率微控制器的激活模式后，将所述电源电压重新连接到所述主核心和待机核心，同时停用所述LDO线性电源电压，使得所述待机核心接收在所述激活模式期间跟踪所述电源电压的所述第一供电电压。
根据一个或多个实施例，连接所述电源电压包括将开关启用信号提供到包括输入反相器缓冲器控制电路的并联负载开关，所述输入反相器缓冲器控制电路连接到在所述电源电压和所述LDO线性电源电压之间并联连接的NMOS开关和PMOS开关的栅极端。
根据本发明的第二方面，提供一种多核心微控制器处理系统，包括：
第一电源，所述第一电源用于产生连接到所述多核心微控制器中的第一核心的第一电源电压；和
低压降(LDO)线性电源调节器，所述低压降(LDO)线性电源调节器包括：
LDO线性电源，所述LDO线性电源用于响应于第一启用信号而产生LDO电源电压，其中所述LDO电源电压作为供电电压连接到所述多核心微控制器中的待机核心；
负载开关，所述负载开关响应于第二启用信号而将所述第一电源电压作为所述供电电压连接到所述待机核心；和
数字控制接口，所述数字控制接口产生所述第一启用信号和第二启用信号，使得在激活模式期间，所述第一启用信号停用所述LDO线性电源调节器且所述第二启用信号使所述负载开关闭合以将所述第一电源电压作为所述供电电压连接到所述待机核心，并且使得在待机模式期间，所述第一启用信号启用所述LDO线性电源调节器且所述第二启用信号使所述负载开关断开以使所述第一电源电压与通到所述待机核心的所述供电电压断开连接。
根据一个或多个实施例，所述第一电源包括开关模式电源，所述开关模式电源包括脉宽调制器(PWM)控制器和降压转换器。
根据一个或多个实施例，所述LDO线性电源包括超低静态电流LDO电压电源，所述超低静态电流LDO电压电源包括驱动内部PMOS导通FET的误差放大器。
根据一个或多个实施例，所述LDO线性电源、负载开关和数字控制接口形成于单个集成电路LDO线性电源调节器中。
根据一个或多个实施例，所述负载开关包括在所述第一电源电压和所述LDO电源电压之间并联连接并且受所述第二启用信号控制的NMOS开关和PMOS开关。
根据一个或多个实施例，所述LDO线性电源调节器包括第一电压监测器电路，所述第一电压监测器电路被连接以在向所述数字控制接口通知能够产生通到所述负载开关的所述第二启用信号以用于将所述第一电源电压作为所述供电电压连接到所述待机核心之前，检测所述第一电源电压满足或超过最小电压阈值。
根据一个或多个实施例，所述LDO线性电源调节器包括第二电压监测器电路，所述第二电压监测器电路被连接以在向所述数字控制接口通知能够产生所述第一启用信号以启用所述LDO线性电源之前，检测所述第一电源电压处于或低于最大电压阈值。
根据本发明的第三方面，提供一种设备，包括：
开关模式电源，其包括开关调节器，所述开关调节器被配置成将电源电路的输入电压转换成连接到多核心微控制器中的第一核心的电源电压；和
低压降(LDO)线性电压调节器，所述低压降(LDO)线性电压调节器连接于所述开关模式电源与所述多核心微控制器中的待机核心之间，所述多核心微控制器包括：
误差放大器和内部导通FET，所述误差放大器和内部导通FET被配置成当所述电源电路处于待机操作模式中时，将所述电源电路的所述输入电压转换成待机低功率核心供电电压，并且当所述电源电路处于活动操作模式中时被停用；和
内部负载开关，所述内部负载开关在活动操作模式期间将所述电源电压连接到所述待机核心的待机供电电压节点，并且在待机操作模式期间使所述电源电压与所述待机核心的所述待机供电电压节点断开连接，使得在从所述待机操作模式转变到所述活动操作模式后，待机低功率核心供电电压维持于相对于所述电源电压的大约20mV-30mV内。
根据一个或多个实施例，所述LDO线性电压调节器包括数字控制，所述数字控制产生第一启用信号和第二启用信号，使得在活动操作模式期间，所述第一启用信号停用所述LDO线性电压调节器且所述第二启用信号使所述内部负载开关闭合以将所述电源电压作为所述供电电压连接到所述待机核心，并且使得在待机模式期间，所述第一启用信号启用所述LDO线性电压调节器且所述第二启用信号使所述内部负载开关断开以使所述电源电压与所述待机核心断开连接。
根据一个或多个实施例，所述内部负载开关包括在所述电源电压和所述待机核心的所述待机供电电压节点之间并联连接并且受所述第二启用信号控制的NMOS开关和PMOS开关。
根据一个或多个实施例，所述LDO线性电压调节器包括单个集成电路LDO线性电源调节器。
附图说明
当结合以下图式考虑以下详细描述时，可以理解本发明和其获得的众多目标、特征和优势，在图式中：
图1是示出根据本公开的选定实施例的用于低功率双核心微控制器的自适应待机电源的简化示意电路图；
图2A是示出根据本公开的选定实施例的双模式低压降(low dropout，LDO)线性电压调节器电路的简化示意电路图，该双模式低压降线性电压调节器电路在待机模式期间选择性地将LDO输出供电电压提供到待机核心供电电压节点，并且在激活模式期间停用LDO输出供电电压并将待机核心供电电压节点连接到主核心供电电压，从而提供跟踪开关模式；
图2B是根据本公开的选定实施例的可用于实施负载开关的选定PMOS和NMOS开关实施例的简化示意电路描述；
图3示出图2A中描绘的双模式LDO线性电压调节器电路的模式转变时序图波形；和
图4示出展示根据本公开的选定实施例的用于操作低功率双核心微控制器的自适应待机电源的控制逻辑的简化流程图。
具体实施方式
提供用于高性能多核心微控制器的自适应高效待机电源架构、方法、系统和设备，其用于在待机模式期间选择性地产生超低静态电流并为待机核心供应低压降电压并且用于在激活模式期间跟踪主核心供电电压，同时将待机核心供电电压维持于主核心供电电压的指定公差内，进而在待机模式与激活模式之间无缝转变。在选定实施例中，双模式低压降(LDO)线性电压调节器电路在待机模式期间在数字控制接口的控制下选择性地将LDO输出供电电压提供到待机核心。在待机模式中，数字控制接口控制并联负载开关使高电源与待机核心断开连接，使得LDO输出供电电压作为用于待机核心的供电电压被连接。在活动核心的活动或唤醒模式期间，数字控制接口控制并联负载开关引出来自主核心供电电压的待机核心供电电压并且停用LDO输出以为待机核心提供跟踪开关模式。在向微控制器发送成功进入待机模式的确认之前，数字控制接口检测活动核心处的供电电压何时足够低，进而确保活动核心中的泄漏在确认进入待机模式之前极低。借助所公开的LDO线性电压调节器电路、系统和方法，数字控制接口可用微控制器集成电路中的RTL控制逻辑实现，以当在切断(CAN待机)模式和激活模式中以无缝转变方式操作时实施适用于下一代深亚微米多核心汽车微控制器的高效双模电源。
为提供用于改进对本公开的选定实施例的理解的额外细节，现在参考图1，其为示出连接到低功率双核心微控制器120的自适应待机电源100的简化示意电路图。如所描绘，自适应待机电源100包括第一开关电源101-104和第二LDO电源114-115，第一开关电源101-104和第二LDO电源114-115被连接以将供电电压VSMPS、VLDO分别提供到如下文中所描述的微控制器120的主核心121和待机核心122的供电电压输入引脚VDD1、VDD2。为此目的，LDO线性电压调节器110设置有负载开关116以连接MCU 120的供电电压输入引脚VDD2以接收第一开关电源101-104在跟踪开关模式期间(例如，在激活模式期间)产生的供电电压VSMPS，并且连接MCU 120的供电电压输入引脚VDD2以接收第二LDO电源110在LDO模式期间(例如，在待机模式期间)产生的供电电压VLDO。因此，供电电压VLDO始终连接到供电电压输入引脚VDD2，但可启用或停用LDO导通FET 115，并且以互补方式停用或启用开关116，提供给供电电压输入引脚VDD2的供电电压从供电电压VLDO切换以跟踪开关模式电源电压(VSMPS)。
在操作中，第一开关电源101-104可被连接并且配置成(例如，响应于启动控制信号)从待机模式周期性地唤醒并且产生开关模式电源电压(VSMPS)以在激活模式期间提供给主核心供电电压输入引脚VDD1。虽然可使用任何适合的开关电源布置，但第一开关电源的选定实施例包括LDO预调节器101和开关模式电源(switched mode power supply，SMPS)脉宽调制器(pulse width modulator，PWM)控制器102，该LDO预调节器101和该开关模式电源脉宽调制器控制器102连接到电池电压源103以驱动DC/DC步降式降压转换器104。LDO预调节器101产生分别用于SMPS PWM控制器102和第二LDO电源114-115的偏压电压或供电电压VS1、VS2。在此布置中，第一开关电源101-104在输入电容器C1处产生供电电压VSMPS以用于连接到主核心121的供电电压输入引脚VDD1。在当不存在电压按比例缩放时的活动操作模式期间，第一开关电源101-104将主核心供电电压输入引脚VDD1驱动到第一电压电平(例如，0.8V)，并且在待机操作模式期间，第一开关电源101-104将主核心供电电压输入引脚VDD1驱动到第二电压电平(例如，0.0V)。然而，在当存在电压按比例缩放时的活动操作模式期间，第一开关电源101-104将主核心供电电压输入引脚VDD1驱动到第一电压电平(例如，0.72-0.76V)，并且在待机操作模式期间，第一开关电源101-104将主核心供电电压输入引脚VDD1驱动到第二电压电平(例如，0.0V)。因此，第一开关电源101-104在待机模式期间将主核心供电电压输入引脚VDD1驱动到0V。在此模式期间，数字控制113接着控制使用EN_LDO信号启用LDO并且使用EN_SW信号停用负载开关116，进而提供可用以如在下文中所描述在待机模式期间驱动待机核心122的供电电压。
在其中多核心控制器120的核心121、122具有具紧密的核心到核心差分电压公差要求的单独电源的情况下，无法用固定电源(例如，常规的连接电池的单输出低功率线性调节器)为低功率待机核心122供电。可替换的是，提供LDO线性电压调节器110以在激活模式期间连接待机核心供电电压输入引脚VDD2以便跟踪输入引脚VDD1处的主核心供电电压VSMPS，并且在待机模式期间连接待机核心供电电压输入引脚VDD2以接收LDO输出供电电压(VLDO)。为此目的，LDO线性电压调节器110包括第二LDO电源114-115，该第二LDO电源114-115可以用在反馈配置中被连接以产生LDO输出供电电压(VLDO)的线性放大器114和导通FET115实现。如所描绘，输入参考电压VREF连接到放大器114的反相输入。另外，来自导通FET115的LDO输出电压(VLDO)以反馈方式连接到放大器114的非反相输入，以当通过第一启用控制信号(EN_LDO)启用放大器114时，调节所产生的LDO输出电压。另外，LDO线性电压调节器110可包括数字控制113和并联负载开关116，该等数字控制113和并联负载开关116被连接以在待机模式期间选择性地为待机核心122提供LDO输出供电电压VLDO，但在激活模式期间为待机核心122提供主核心供电电压VSMPS。
为在激活模式和待机模式期间选择性地为待机核心122提供来自第一开关电源101-104和第二LDO电源114-115的供电电压，数字控制113在待机模式期间产生LDO启用信号(EN_LDO)以启动LDO放大器114和导通FET 115在输入电容器C2处产生LDO输出供电电压VLDO以用于连接到待机核心122的供电电压输入引脚VDD2。另外，数字控制113在待机模式中产生开关启用信号(EN_SW)以当从活动/跟踪模式转变到待机/LDO模式时，控制并联负载开关116将待机核心供电电压输入引脚VDD2与在主核心供电电压输入引脚VDD1处产生的主核心供电电压VSMPS断开连接。
当主核心121从待机/LDO模式转变到活动/跟踪模式时，数字控制113控制并联负载开关116将待机核心供电电压输入引脚VDD2连接到主核心供电电压VSMPS并且停用LDO放大器114以停止产生LDO输出供电电压VLDO，进而启用待机核心供电电压以跟踪第一开关电源101-104产生的主核心供电电压VSMPS。具体来说，数字控制113在检测到主核心供电电压VSMPS已达到预定阈值电压(例如，PGOOD)后首先启用开关启用信号(EN_SW)。在选定实施例中，连接电压监测器或比较器电路111以测量主核心121的供电电压输入引脚VDD1处的主核心供电电压VSMPS并且当达到预定阈值电压时产生输入到数字控制113的“PGOOD”信号。虽然可使用任何适合的电压监测电路，但电压监测器电路111的选定实施例可包括模/数转换器电路和/或比较器电路，该模/数转换器电路和/或比较器电路被连接以检测VLS_IN输入节点处提供的模拟电压是否满足或超过预定阈值电压Vth。响应于主核心供电电压VSMPS达到预定阈值电压，数字控制113提供启用的开关启用信号(EN_SW)以控制并联负载开关116将待机核心供电电压输入引脚VDD2连接到主核心供电电压输入引脚VDD1。另外，数字控制113在激活模式期间停用LDO启用信号(EN_LDO)以撤销启动LDO放大器114和导通FET 115以停止产生LDO输出供电电压VLDO。因此，在激活模式期间，待机核心供电电压输入引脚VDD2不再被LDO输出供电电压VLDO驱动，而是替代地被连接以跟踪主核心供电电压VSMPS。
当主核心121从活动/跟踪模式转变到待机/LDO模式时，数字控制113控制并联负载开关116将待机核心供电电压输入引脚VDD2与主核心供电电压VSMPS断开连接并且启用LDO放大器114以产生LDO输出供电电压VLDO，进而启用待机核心供电电压以接收第二LDO电源114-115产生的LDO输出供电电压VLDO。具体来说，数字控制113在检测到待机模式开始(例如，STANDBY_B＝0)后首先停用开关启用信号(EN_SW)并且启用第一启用控制信号(EN_LDO)，进而控制并联负载开关116将待机核心供电电压输入引脚VDD2与主核心供电电压输入引脚VDD1断开连接并且还同时启动LDO放大器114和导通FET 115以产生LDO输出供电电压VLDO。另外，数字控制113产生发送到MCU 120以指示进入待机模式的信号或标记。在选定实施例中，数字控制接口113检测主核心121处的供电电压在成功进入待机模式的确认发送到微控制器120之前何时足够低，进而确保主核心121中的泄漏在确认进入待机模式之前极低。为此目的，数字控制113可包括第二电压监测器或比较器电路112，该第二电压监测器或比较器电路112被连接以测量用于主核心121的供电电压输入引脚VDD1处的主核心供电电压VSMPS并且当主核心供电电压足够低到处于或低于最大阈值电压时产生输入到数字控制113的“VMAINCORE_LOW”信号。虽然可使用任何适合的电压监测电路，但电压监测器电路112的选定实施例可包括被连接以检测VLS_IN输入节点处提供的模拟电压是否处于或低于预定阈值电压Vth2的模/数转换器电路和/或比较器电路。响应于主核心供电电压VSMPS达到预定阈值电压Vth2，数字控制113为成功进入待机模式的确认提供信号或标记“VMAINCORE_LOW”。
如从前文可见，LDO线性电压调节器110操作以为双模式操作提供LDO或待机模式(用于将LDO输出供电电压VLDO供应到待机核心122)与跟踪开关模式(用于将活动供电电压VSMPS供应到待机核心122)之间的无缝转变。在待机模式中，数字控制113控制LDO放大器114和导通FET 115提供具有有限且最优功率耗散的超低静态电流以产生待机核心供电电压VLDO，该待机核心供电电压VLDO通过并联负载开关116与主核心供电电压VSMPS断开连接。然而，在服务激活模式的跟踪开关模式中，数字控制113控制并联负载开关116将待机核心供电电压输入引脚VDD2连接到主核心供电电压VSMPS，以便将待机核心供电电压维持在深亚微米双核心低功率MCU所需的主核心供电电压VSMPS的紧密公差内。在唤醒期间使用并联负载开关116将待机核心供电电压输入引脚VDD2连接到主核心供电电压输入引脚VDD1，在相对于较高性能激活模式核心121的供电电压的通常为20到30mV的小差异内的电压下为待机低功率核心122供电，进而提供待机模式与激活模式之间的无缝转变(且反之亦然)以避免可引起微控制器重置和系统故障的任何突然中断。另外，在激活模式期间撤销启动LDO放大器114和导通FET 115会减小功率耗散，为使用高电压电池(例如24V卡车车辆、48V轻度混合型车辆)以及甚至更大电池的机动车辆带来显著节电的益处。
为提供用于改进对本公开的选定实施例的理解的额外细节，现在参考图2A，其为示出双模式低压降(LDO)线性电压调节器电路210的简化示意电路图200，可在两个模式中从高电压汽车电池(例如，VHV_REG_IN＝60V)为该线性电压调节器电路210供电，进而为输出电压VDD2提供良好准确度。在第一操作或待机模式中，LDO线性电压调节器210使得LDO电源214、215能够产生提供给待机核心供电电压节点VDD2的输出电压VLDO，该待机核心供电电压节点VDD2通过负载开关216与主核心供电电压节点VLS_IN/VDD1断开连接。在第二操作或唤醒模式中，LDO线性电压调节器210停用LDO电源214、215以停止产生输出电压VLDO，且待机核心供电电压节点VDD2通过负载开关216连接到主核心供电电压节点VLS_IN/VDD1以提供跟踪开关模式。如所描绘，连接LDO线性电压调节器电路210以接收来自外部数字控制逻辑201的输入，以及来自电池VHV_REG_IN、主核心供电电压节点VLS_IN/VDD1和较低电压源Vdd_5V的电源输入。另外，LDO线性电压调节器电路210包括比较器211、数字控制电路/模块213、误差放大器214、PMOS导通FET开关215D、用于响应于放电信号而使输出电压VLDO放电的放电开关217、负载开关216，以及用于响应于开关启用信号(EN_SW)而选择性地产生用于待机核心供电电压节点VDD2的供电电压的电阻器分压器电路219。
在LDO线性电压调节器210中，误差放大器214、PMOS导通FET开关和缓冲电路215以及负载开关216与任何适合的配置连接，使得开关/缓冲电路215可关断且负载开关216可接通以使得待机核心供电电压节点VDD2在待机模式期间跟踪主核心供电电压节点VLS_IN/VDD1。举例来说，误差放大器214和PMOS导通FET开关和缓冲电路215可在反馈布置中与电阻器分压器电路219连接以在待机核心供电电压节点VDD2处跨电容器C2产生LDO输出供电电压VLDO。如下文更充分地描述，LDO线性电压调节器210操作以响应于开关启用信号(EN_SW)而产生LDO输出供电电压VLDO，该开关启用信号连接在误差放大器214与电阻器分压器电路219之间经由由215B和215E组成的缓冲器的PMOS导通FET 215D，并且停用或断开负载开关216。具体来说，误差放大器214连接到传输晶体管215的输入栅极。传输晶体管215D的源极连接连接到电池电压源(VHV_REG_IN)，且传输晶体管215D的漏极提供LDO输出供电电压VLDO。电容器C2可为内部电容器或在调节器电路外部，并且连接到LDO输出供电电压VLDO。电阻器分压器网络219也连接到LDO输出供电电压VLDO并且与电容器C2并联。电阻器分压器网络219的电阻器R1和R2之间的节点连接到误差放大器214的反相输入端并且将输出电压VLDO的按比例缩小版本提供到误差放大器214。误差放大器214还接收参考电压信号Vref。误差放大器214将参考电压信号Vref与输出电压信号VLDO的按比例缩小版本进行比较以产生误差放大信号，该误差放大信号提供给缓冲电路215。误差放大信号用以当启动时将LDO线性电压调节器210的输出维持在预定电压。
虽然传输晶体管215D可在功能上实现为PMOS导通FET，但应了解，额外缓冲和开关电路可与传输晶体管215D包括在一起。举例来说，M1(215B)NMOS和M2(215E)PMOS形成缓冲器以将误差放大器214与PMOS导通FET 215D隔离。这有助于提供更好的稳定性以及对来自在VHV_REG_IN处施加的电池电压的高电压保护。另外，开关215A、215B和215C有助于在待机操作模式期间闭合将误差放大器214输出连接到NMOS 215B的栅极的路径。如所描绘，NMOS215B的输入栅极经由受开关启用信号(EN_SW)控制的第一控制开关SW1 215A连接到误差放大器214的输出。另外，NMOS 215B的栅极经由受反相开关启用信号(EN_SW_B)控制的第二控制开关SW2 215C连接到地。NMOS 215B的漏极跨电阻器分压器电路219连接到比率化PMOS电流镜电路215D以响应于开关启用信号(EN_SW)而产生输出电压信号VLDO。
如上文所指示，误差放大器214在反馈配置中与PMOS导通FET 215D和电阻器分压器电路219连接以在待机核心供电电压节点VDD2处提供良好输出电压VLDO，同时在LDO线性电压调节器210的第一待机操作模式中消耗超低静态电流。然而，LDO线性电压调节器210可配置于第二跟踪操作模式中，在该第二跟踪操作模式中，停用LDO线性电压调节器210以停止产生输出电压VLDO，且待机核心供电电压节点VDD2通过负载开关216在开关启用信号(EN_SW)的控制下连接到主核心供电电压节点VLS_IN/VDD1。
如本文中所公开，负载开关216可在功能上实现为单个FET开关，但应了解，额外开关电路可包括在负载开关216中。举例来说，负载开关216可实现为连接到高达5.5V的较低电压源以为控制电路216A供电的并联负载开关。可并入并联PMOS和NMOS开关以允许用于从主核心源到待机核心源的跟踪能力的宽输入范围。举例来说，PMOS 216B用于高电压(例如，3.3V)且NMOS 216C用于低电压(例如，0.8V)。然而，应了解，取决于应用的要求，可使用并联PMOS和NMOS开关216B、216C中的任一个或两个。电路216A产生互补输出信号，以驱动通过恰当隔离并联连接的PMOS晶体管216B和NMOS晶体管216C(例如，作为用于提供反向电流保护的背靠背开关(back-to-back switch))，从而将待机核心供电电压节点VDD2连接到主核心供电电压节点VLS_IN/VDD1。在操作中，通过供应给控制电路216A的开关启用信号(EN_SW)控制负载开关216以在正常操作(激活模式)期间启动开关216以将高得多的功率递送到输出管脚VDD2，同时(例如，通过断开开关216A)停用低功率高电压LDO。
为提供用于改进对本公开的选定实施例的理解的额外细节，现在参考图2B，其为可用于实施图2A中所示的负载开关216中的并联连接的NMOS开关216C和PMOS开关216B的选定PMOS开关实施例250和NMOS开关实施例260的简化示意电路描述。如果共模电压非常低，那么将需要NMOS开关，且如果共模电压非常高，那么将需要PMOS开关。为了在输入上覆盖宽输入共模范围，将需要NMOS开关216C和PMOS开关216B两者。如将了解，可用不同开关配置实施NMOS开关216C和PMOS开关216B。举例来说，NMOS开关216C可通过NMOS开关配置251、252或253中的任一个或任何其它这类等效方式实施，以便确保不存在反向电流。另外，PMOS开关216B可通过PMOS开关配置261、262或263中的任一个或任何其它这类等效方式实施，以便确保不存在反向电流。当然，可通过以下操作使用不同组合：选择NMOS开关251、252或253中的一个和PMOS开关261、262或263中的一个实施负载开关216。使用这些开关251-253、261-263的组合中的任一个实施负载开关216保证具有恰当隔离的双向开关。
为控制LDO线性电压调节器210的操作模式以限制功率耗散并且提供输入供应跟踪特性，使用数字控制接口213指示电路210的配置。在第一配置中，LDO线性电压调节器210产生受限(例如，限为10mA)但足以支持低功率待机操作模式的超低静态电流。在第二配置中，在正常操作期间启动LDO线性电压调节器210、负载开关216以将高得多的功率递送到输出管脚VDD2，同时停用低功率高电压LDO。在选定实施例中，可通过I2C/SPI接口或外部数字控制模块201提供的OTP位编程数字控制接口213，使得LDO线性电压调节器210在待机模式(LDO模式)或激活模式(跟踪模式)中操作。虽然可使用任何适合的数字控制逻辑和/或电路，但数字控制接口213的选定实施例可包括处理从外部数字控制逻辑201接收的信号信息的电平移位器、锁存器和逻辑213A的块。另外，数字控制接口213可包括两者均通过内部5V预调节器213B供电的嵌入式欠压检测器213C和低功率带隙213D作为内部电压参考。如本文中所公开，电平移位器、锁存器和逻辑213A的块被结构化并且配置成控制嵌入式欠压检测器213C和低功率带隙213D。另外，实现逻辑电路213A以响应于检测到主核心供电电压VDD1已达到预定阈值电压Vth，产生开关启用信号(EN_SW)和LDO启用信号(EN_LDO)。
虽然可用任何适合的检测电路实施阈值电压评估功能，但LDO线性电压调节器210可包括提供电压监测功能的比较器211，该电压监测功能用于将主核心供电电压节点VLS_IN/VDD1与预定阈值电压Vth进行比较。在选定实施例中，比较器211可以通过用于产生数字电压值的模/数转换器电路、用于存储预定阈值电压Vth值的存储器存储装置或寄存器以及用于将数字电压值与预定阈值电压Vth值进行比较的比较器予以实现。可替换的是，比较器211可实现为用于将VLS_IN输入节点处提供的模拟电压与预定阈值电压Vth值进行比较的模拟比较电路。
为提供用于改进对本公开的选定实施例的理解的额外细节，现在参考图3，其示出从跟踪开关模式301转变到LDO模式302且再回到跟踪开关模式303的双模式LDO线性电压调节器电路的模式转变时序图波形300。一般来说，通过当待机核心供电电压跟踪开关模式电源电压VSMPS时具有对应于“活动状态”的第一值(例如，STANDBY_B＝1或STANDBY＝0)的“待机”信号定义跟踪开关模式301、303，而通过当待机核心供电电压连接到低功率高电压电源电压VLDO时具有第二值(例如，STANDBY_B＝0或STANDBY＝1)的“待机”信号定义LDO模式302。
在选定实施例中，在加电后的初始状态是“激活模式”，其中主核心和待机两者均由相同开关模式电源电压源供电，使得待机核心跟踪第一电源产生的供电电压VSMPS。在当STANDBY_B信号波形310被设置时的激活模式中，主核心供电电压VDD1 311被驱动到在指示主核心供电电压超过最小阈值电压的“PGOOD”信号波形312中反映的第一输出电压电平(例如，0.8V)。通过相同令牌，“STANDBY_GOOD”信号波形313具有指示主核心供电电压高于最大阈值电压，且因此不处于准备好转变到待机模式的低泄漏电流状态的第一或下限值。在当待机核心供电电压被连接以跟踪开关模式电源电压VSMPS时的激活模式期间，设置EN_SW控制信号314以接通负载开关，该负载开关将待机核心连接到开关模式电源电压VSMPS。同时，重置EN_LDO控制信号315以停用LDO电源。因此，如在VDD2波形316、317上可见，待机核心电源电压具有第一电压值。
在从“激活模式”转变到“待机模式”后，其中通过单独LDO电源电压源为待机核心供电，重置STANDBY_B信号波形310，此时，将主核心供电电压VDD1 311驱动到第二输出电压电平(例如，0.0V)，该第二输出电压电平致使当主核心供电电压311不再超过最小阈值电压时重置“PGOOD”信号波形312。一旦主核心供电电压311低于最大阈值电压，“STANDBY_GOOD”信号波形313便转变到第二或上限值，指示主核心供电电压低于最大阈值电压，且因此处于待机模式的低泄漏电流状态中。响应于从激活模式切换到待机模式(例如，当STANDBY_B信号波形310从“高”转变为“低”时)，重置EN_SW控制信号314以使负载开关关断，进而使待机核心与开关模式电源电压VSMPS断开连接。同时，设置EN_LDO控制信号315以启用LDO电源。因此，待机核心电源电压具有受LDO电源驱动的第二电压值。在其中不存在按比例缩放的实施例中，如在VDD2波形316上可见，待机核心电源电压VDD2的第二电压值与当处于活动/跟踪模式中时大体相同。然而，在其中存在按比例缩放的实施例中，如在VDD2波形317上可见，基于按比例缩放向上(或向下)调整待机核心电源电压VDD2的第二电压值。
在从“LDO/待机模式”转变回到“跟踪/激活模式”后，待机核心与LDO电源电压源断开连接并且被重新连接以跟踪供电电压VSMPS。此模式切换当STANDBY_B信号波形310被设置时发生，此时，主核心供电电压VDD1 311被驱动回到输出电压电平(例如，0.8V)，该输出电压电平致使当主核心供电电压311超过最小阈值电压时重置“PGOOD”信号波形312。且一旦主核心供电电压311高于最大阈值电压，“STANDBY_GOOD”信号波形313便转变到第一或下限值，以指示主核心供电电压高于最大阈值电压。响应于从LDO/待机模式切换到跟踪/激活模式(例如，当STANDBY_B信号波形310从“低”转变为“高”时)，设置EN_SW控制信号314以使负载开关接通，进而将待机核心连接到开关模式电源电压VSMPS。同时，重置EN_LDO控制信号315以停用LDO电源。因此，待机核心电源电压返回到受供电电压VSMPS驱动的第一电压值。
为提供用于改进对本公开的选定实施例的理解的额外细节，现在参考图4，其展示根据本公开的选定实施例的用于操作低功率双核心微控制器的自适应待机电源的控制逻辑的简化流程图400。在示例实施例中，图4中示出的处理可由微控制器或其它基于处理器的功能性执行，该其它基于处理器的功能性例如编程有RTL代码的电力管理单元，该RTL代码被连接以检测开关功率模式供电电压相对于上限和下限电压阈值的操作状态，以便选择性地启动高电压低功率低压降(LDO)线性调节器并将其连接到待机核心。
在步骤402处，电力管理单元处的控制逻辑和/或硬件被配置成例如当系统启动或初始开始操作时，开始该过程。在步骤404处，电力管理单元处的控制逻辑和/或硬件被配置成开始系统监测以检测SMPS是否处于唤醒或激活模式中。虽然可使用任何适合的检测方法，但在选定实施例中，可参考低功率MCU提供的唤醒信号(例如，STANDBY_B＝1)检测唤醒或激活模式。如果为否(检测步骤404的否定结果)，那么系统继续等待直到检测到唤醒/激活模式为止。然而，当检测到唤醒信号(检测步骤404的肯定结果)时，系统进入跟踪开关模式。
在步骤406处，电力管理单元处的控制逻辑和/或硬件被配置成对照指定的最小电压阈值来评估主核心电源输出电压，以检测是否提供良好供电电压电平。如将了解，专用电压监测电路和/或软件可用于实施用于对照最小电压阈值(例如，Vth1)测量主核心电源输出电压以当达到或超过最小电压阈值时产生良好供电电压电平信号(例如，PGOOD)的比较器功能。
在步骤408处，主核心电源输出电压连接到待机核心电源。虽然可使用任何适合的连接机制，但在本公开的选定实施例中，可做出与受开关启用信号控制的并联负载开关的连接，该开关启用信号响应于良好供电电压电平信号而以数字方式产生。
当使主核心电源输出电压连接到待机核心电源时，在步骤410处高电压低功率低LDO线性调节器停用或以其它方式与待机核心电源断开连接。因此，通过主核心电源输出电压为待机核心供电。虽然可使用任何适合的机制停用LDO调节器，但在本公开的选定实施例中，可通过用响应于良好供电电压电平信号而以数字方式产生的启用信号停用线性放大器和/或导通FET，停用LDO调节器。
在步骤412处，电力管理单元处的控制逻辑和/或硬件被配置成开始系统监测以检测SMP是否处于待机模式中。虽然可使用任何适合的检测方法，但在选定实施例中，可参考低功率MCU提供的待机信号(例如，STANDBY_B＝0)检测待机模式。如果为否(检测步骤412的否定结果)，那么系统继续等待直到检测到待机模式为止。然而，当检测到待机信号(检测步骤412的肯定结果)时，系统进入待机或LDO模式。
在步骤413处，电力管理单元处的控制逻辑和/或硬件被配置成对照指定的最大电压阈值来评估主核心电源输出电压，以检测主核心电源输出电压是否低于最大电压阈值。如将了解，专用电压监测电路和/或软件可用于实施用于对照最大电压阈值(例如，Vth2)测量主核心电源输出电压以产生低电压电平信号(例如，STANDBY_GOOD)的比较器功能。
在步骤414处，启用高电压低功率低LDO线性调节器以用于连接到待机核心电源。因此，通过LDO线性调节器为待机核心供电。虽然可使用任何适合的机制来启用LDO调节器，但在本公开的选定实施例中，可通过用响应于低电压电平信号而以数字方式产生的启用信号启用线性放大器和/或导通FET来启用LDO调节器。
当启用LDO线性调节器时，在步骤416处，使主核心电源输出电压与待机核心电源断开连接。虽然可使用任何适合的断开连接机制，但在本公开的选定实施例中，可用受开关启用信号控制的并联负载开关实施该断开连接，该开关启用信号响应于低电压电平信号而以数字方式产生。随后，系统回转到步骤404以检测SMPS何时返回到唤醒或激活模式，且重复步骤404-416。
如本文中所公开，低功率多核心集成电路微控制器的电源控制器方法、系统和设备可以利用用于高性能激活模式主核心的第一电压源和用于待机核心的第二LDO电源予以实施，所述第一电压源和第二LDO电源通过受控制逻辑和/或计算机程序产品以数字方式控制的并联负载开关选择性地连接到待机核心。虽然在用数字控制逻辑监测来自降压转换器SMSP电路的第一电压源的上下文中描述实施例，但所提议的电源控制步骤和/或功能性可应用于监测用于高性能激活模式主核心的任何适合的电压源并且通过在激活模式期间跟踪第一电压源以将待机核心供电电压维持于主核心供电电压的指定公差内，在待机模式期间选择性地产生用于待机核心的第二LDO电压源，进而在待机模式和激活模式之间无缝转变。
根据需要，上述的一些实施例可使用各种不同的数据处理系统来实现。举例来说，虽然图1和2以及其论述描述示例性自适应待机电源架构，但呈现此架构仅为了在论述本发明的各种方面时提供有用的参考。当然，出于论述的目的，该架构的描述已被简化，并且其只是可根据本发明使用的合适架构的许多不同类型中的一种。本领域的技术人员应认识到，逻辑块之间的边界仅为说明性的，且替代实施例可合并逻辑块或电路元件，或在各种逻辑块或电路元件上施加功能性的替代分解。因此，应理解，在本文中所描绘的架构仅仅是示例性的，并且实际上，可实施实现相同功能性的许多其它架构。从抽象角度但仍具有明确意义来说，实现相同功能的任何组件布置实际上“相关联”，从而实现所期望的功能。因此，本文中被组合以实现特定功能性的任何两个组件都可以被视为彼此“相关联”，以便实现所要的功能性，而不管架构或中间组件如何。同样，如此相关联的任何两个组件还可以被视为彼此“可操作地连接”或“可操作地耦合”来实现所期望的功能。此外，本领域的技术人员将认识到，上述操作的功能性之间的边界仅为说明性的。多个操作的功能性可以组合成单一操作，且/或单一操作的功能性可分布在另外的操作中。此外，替代性实施例可包括特定操作的多个示例，并且操作的次序可以在不同其它实施例中进行更改。
现在应了解，本文中提供用于将双电源连接到多核低功率微控制器中的高性能主核心和待机核心的电源系统、设备和方法。双电源可包括第一电源(用于用包括脉宽调制器(PWM)控制器和降压转换器的开关模式电源产生高电源电压)和用于产生LDO线性电源电压的第二超低静态电流低压降(LDO)电压调节器。在所公开的方法中，在多核低功率微控制器的激活模式期间，将高电源电压连接到多核低功率微控制器中的高性能主核心和待机核心，使得待机核心接收在激活模式期间跟踪高电源电压的第一供电电压。在选定实施例中，在激活模式期间，通过用开关启用信号使形成于集成电路LDO线性电压调节器上的并联负载开关闭合，将高电源电压连接到待机核心。在激活模式期间，可用停用信号停用集成电路LDO线性电压调节器。在将高电源电压连接到待机核心之前，可测量高电源电压以检测该高电源电压是否满足或超过最小电压阈值。在随后检测到多核低功率微控制器的待机模式后，使高电源电压与待机核心断开连接并且在多核低功率微控制器的待机模式期间，将低压降(LDO)线性电源电压连接到待机核心，使得在待机模式期间，待机核心接收LDO线性电源电压作为第二供电电压。在选定实施例中，通过在待机模式期间用启用信号启用集成电路LDO线性电压调节器，将低压降(LDO)线性电源电压连接到待机核心。在检测到在待机模式之后发生的多核低功率微控制器的激活模式后，高电源电压可重新连接到高性能主核心和待机核心，同时停用LDO线性电源电压，使得待机核心接收在激活模式期间跟踪高电源电压的第一供电电压。在选定实施例中，通过将开关启用信号提供到包括输入反相器缓冲器控制电路的并联负载开关(重新)连接高电源电压，该输入反相器缓冲器控制电路连接到在电源电压和LDO线性电源电压之间并联连接的NMOS开关和PMOS开关的栅极端。
在另一形式中，提供用于将自适应待机功率提供到包括第一电源和低压降(LDO)线性电源调节器的多核心微控制器的方法、处理系统和电路。所公开的第一电源产生用以连接到多核心微控制器中的第一核心的第一电源电压。在选定实施例中，用具有脉宽调制器(PWM)控制器和降压转换器的开关模式电源实现第一电源。所公开的LDO线性电源调节器包括用于响应于第一启用信号二产生LDO电源电压的LDO线性电源，其中该LDO电源电压作为供电电压连接到多核心微控制器中的待机核心。在选定实施例中，LDO线性电源实现为包括驱动内部PMOS导通FET的误差放大器的超低静态电流LDO电压电源。所公开的LDO线性电源调节器还包括响应于第二启用信号将第一高电源电压作为供电电压连接到待机核心的负载开关。在选定实施例中，用在第一高电源电压和LDO电源电压之间并联连接并且受第二启用信号控制的NMOS开关和PMOS开关实现负载开关。另外，所公开的LDO线性电源调节器包括数字控制接口，该数字控制接口产生第一启用信号和第二启用信号，使得在激活模式期间，第一启用信号停用LDO线性电源调节器且第二启用信号使负载开关闭合以将第一电源电压作为供电电压连接到待机核心，并且使得在待机模式期间，第一启用信号启用LDO线性电源调节器且第二启用信号使负载开关断开以使第一高电源电压与通到待机核心的供电电压断开连接。在选定实施例中，LDO线性电源、负载开关和数字控制接口形成于单个集成电路LDO线性电源调节器中。在选定实施例中，LDO线性电源调节器还可包括第一电压监测器电路，该第一电压监测器电路被连接以在向数字控制接口通知可产生通到负载开关的第二启用信号以用于将第一高电源电压作为供电电压连接到待机核心之前，检测第一高电源电压满足或超过最小电压阈值。在其它实施例中，LDO线性电源调节器包括第二电压监测器电路，该第二电压监测器电路被连接以在向数字控制接口通知可产生第一启用信号以启用LDO线性电源之前，检测第一高电源电压处于或低于最大电压阈值。
在又一形式中，提供用于多核心微控制器的电源电路或设备。所公开的电源电路包括开关模式电源，该开关模式电源包括开关调节器，该开关调节器被配置成将电源电路的输入电压转换成高电源电压以连接到多核心微控制器中的第一核心。所公开的电源电路还包括连接于开关模式电源与多核心微控制器中的待机核心之间的低压降(LDO)线性电压调节器。在LDO线性电压调节器中，误差放大器和内部导通FET被配置成当电源电路处于待机操作模式中时，将电源电路的输入电压转换成用于待机核心的待机低功率核心供电电压，并且当电源电路处于活动操作模式中时被停用。另外，LDO线性电压调节器包括内部负载开关，该内部负载开关在活动操作模式期间将高电源电压连接到待机核心的待机供电电压节点，并且在待机操作模式期间使高电源电压与待机核心的待机供电电压节点断开连接，使得在从待机操作模式转变到活动操作模式后，待机低功率核心供电电压维持于相对于高电源电压的大约20mV-30mV内。在内部负载开关的选定实施例中，NMOS开关和PMOS开关在高电源电压和待机核心的待机供电电压节点之间并联连接并且受第二启用信号控制。在选定实施例中，LDO线性电压调节器还包括数字控制，该数字控制产生第一启用信号和第二启用信号，使得在活动操作模式期间，第一启用信号停用LDO线性电压调节器且第二启用信号使内部负载开关闭合以将高电源电压作为供电电压连接到待机核心，并且使得在待机模式期间，第一启用信号启用LDO线性电压调节器且第二启用信号使内部负载开关断开以使高电源电压与待机核心断开连接。在选定实施例中，LDO线性电压调节器是单个集成电路LDO线性电源调节器。
已参考附图详细地描述了本发明的各个说明性实施例以展示依据自适应待机电源和相关联操作方法的示例性表示，但本公开不必受限于示出适用于多种电力控制器的本发明的发明性方面的示例实施例。因此，虽然在前述描述中阐述了各种细节，但应了解，可在没有这些具体细节的情况下实践本发明，并且可以对本文中所描述的本发明做出许多具体的实施决策以实现电路设计者的具体目标，例如符合工艺技术或相关设计限制，这种限制随不同的实施而不同。虽然此类研发的工作可能是复杂且耗时的，然而它对于受益于本公开的本领域的普通技术人员来说不过是常规的任务日常工作。例如，以方框图形式而非具体地示出了选定的方面，以便避免限制或混淆本发明。另外，本文中提供的详细描述的一些部分根据计算机存储器内的数据的算法或操作而予以呈现。此类描述和表示由本领域的技术人员使用以描述和传达他们的工作的本质给其它本领域的技术人员。虽然本文中所公开的所描述示例性实施例是针对一种示例性多通道直接存储器存取硬件引擎，但本发明不必限于在本文中示出的示例实施例，且本文中所公开的电路和方法的各种实施例可以其它装置和软件组件予以实施。因此，上述公开的具体实施例仅为示意性并且不应该视为对本发明的限制，因为本发明可以不同的但是等效的方式来修改和实施，这些方式对于得益于本文中的教示内容的本领域技术人员来说是显而易见的。相应地，前述描述并不意图将本发明限制于特定形式阐述，而是相反，其意图覆盖如可以包括于如由所附权利要求书限定的本发明的精神和范围内的此类替代方案、修改和等效物，使得本领域的技术人员理解在不背离本发明的精神和范围的情况下，可以最广泛形式做出各种改变、替代和变化。
上文关于特定实施例描述了益处、其它优点和问题的解决方案。然而，这些益处、优点、问题的解决方案以及可使任何益处、优点或解决方案发生或变得更明显的任何元素不应被理解为任何或所有权利要求的关键、必要或基本的特征。如本文所使用，术语“包括”或其任何其它变化形式意图涵盖非排它性的包括，使得包括一列元件的过程、方法、制品或设备不仅包括那些元件，而且可以包括并未明确地列出的或并非此类过程、方法、制品或设备固有的其它元件。

Claims (10)

1.一种用于供应电力的方法，其特征在于，包括：
在多核低功率微控制器的激活模式期间，将电源电压连接到所述多核低功率微控制器中的主核心和待机核心，使得所述待机核心接收在所述激活模式期间跟踪所述电源电压的第一供电电压；和
在检测到所述多核低功率微控制器的待机模式后，使所述电源电压与所述待机核心断开连接并且在所述多核低功率微控制器的所述待机模式期间，将低压降(LDO)线性电源电压连接到所述待机核心，使得在所述待机模式期间，所述待机核心接收所述LDO线性电源电压作为第二供电电压。
2.根据权利要求1所述的方法，其特征在于，另外包括用包括脉宽调制器(PWM)控制器和降压转换器的开关模式电源产生所述电源电压。
3.根据权利要求1所述的方法，其特征在于，另外包括用超低静态电流LDO电压调节器产生所述低压降(LDO)线性电源电压。
4.根据权利要求1所述的方法，其特征在于，连接所述电源电压包括用开关启用信号使形成于集成电路LDO线性电压调节器上的并联负载开关闭合以将所述电源电压连接到所述待机核心。
5.根据权利要求1所述的方法，其特征在于，将所述低压降(LDO)线性电源电压连接到所述待机核心包括在所述待机模式期间用启用信号启用集成电路LDO线性电压调节器。
6.根据权利要求1所述的方法，其特征在于，另外包括在所述激活模式期间用停用信号停用集成电路LDO线性电压调节器。
7.根据权利要求1所述的方法，其特征在于，另外包括在将所述电源电压连接到所述待机核心之前，检测所述电源电压满足或超过最小电压阈值。
8.根据权利要求1所述的方法，其特征在于，另外包括：
在检测到所述多核低功率微控制器的激活模式后，将所述电源电压重新连接到所述主核心和待机核心，同时停用所述LDO线性电源电压，使得所述待机核心接收在所述激活模式期间跟踪所述电源电压的所述第一供电电压。
9.一种多核心微控制器处理系统，其特征在于，包括：
第一电源，所述第一电源用于产生连接到所述多核心微控制器中的第一核心的第一电源电压；和
低压降(LDO)线性电源调节器，所述低压降(LDO)线性电源调节器包括：
LDO线性电源，所述LDO线性电源用于响应于第一启用信号而产生LDO电源电压，其中所述LDO电源电压作为供电电压连接到所述多核心微控制器中的待机核心；
负载开关，所述负载开关响应于第二启用信号而将所述第一电源电压作为所述供电电压连接到所述待机核心；和
数字控制接口，所述数字控制接口产生所述第一启用信号和第二启用信号，使得在激活模式期间，所述第一启用信号停用所述LDO线性电源调节器且所述第二启用信号使所述负载开关闭合以将所述第一电源电压作为所述供电电压连接到所述待机核心，并且使得在待机模式期间，所述第一启用信号启用所述LDO线性电源调节器且所述第二启用信号使所述负载开关断开以使所述第一电源电压与通到所述待机核心的所述供电电压断开连接。
10.一种设备，其特征在于，包括：
开关模式电源，其包括开关调节器，所述开关调节器被配置成将电源电路的输入电压转换成连接到多核心微控制器中的第一核心的电源电压；和
低压降(LDO)线性电压调节器，所述低压降(LDO)线性电压调节器连接于所述开关模式电源与所述多核心微控制器中的待机核心之间，所述多核心微控制器包括：
误差放大器和内部导通FET，所述误差放大器和内部导通FET被配置成当所述电源电路处于待机操作模式中时，将所述电源电路的所述输入电压转换成待机低功率核心供电电压，并且当所述电源电路处于活动操作模式中时被停用；和
内部负载开关，所述内部负载开关在活动操作模式期间将所述电源电压连接到所述待机核心的待机供电电压节点，并且在待机操作模式期间使所述电源电压与所述待机核心的所述待机供电电压节点断开连接，使得在从所述待机操作模式转变到所述活动操作模式后，待机低功率核心供电电压维持于相对于所述电源电压的大约20mV-30mV内。
CN202010288041.0A 2019-04-16 2020-04-14 用于下一代低功率汽车系统的自适应高效待机电源方案 Pending CN111835199A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/385,508 US11177729B2 (en) 2019-04-16 2019-04-16 Adaptive and efficient standby power supply scheme for next generation low power automotive systems
US16/385,508 2019-04-16

Publications (1)

Publication Number Publication Date
CN111835199A true CN111835199A (zh) 2020-10-27

Family

ID=70110151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010288041.0A Pending CN111835199A (zh) 2019-04-16 2020-04-14 用于下一代低功率汽车系统的自适应高效待机电源方案

Country Status (3)

Country Link
US (1) US11177729B2 (zh)
EP (1) EP3726341B1 (zh)
CN (1) CN111835199A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022127291A1 (zh) * 2020-12-18 2022-06-23 苏州浪潮智能科技有限公司 一种供电方法、系统、设备以及介质

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10795391B2 (en) * 2015-09-04 2020-10-06 Texas Instruments Incorporated Voltage regulator wake-up
US10714152B1 (en) * 2019-05-29 2020-07-14 Advanced Micro Devices, Inc. Voltage regulation system for memory bit cells
US11703897B2 (en) * 2020-03-05 2023-07-18 Stmicroelectronics S.R.L. LDO overshoot protection in a cascaded architecture
DE102021132146A1 (de) 2021-02-09 2022-08-11 Samsung Electronics Co., Ltd. Ein-Chip-System
CN113497477B (zh) * 2021-06-25 2022-11-01 际络科技(上海)有限公司 一种自动驾驶的双电源供电控制系统及方法
US11758302B2 (en) * 2021-09-03 2023-09-12 Sony Semiconductor Solutions Corporation Imaging device, imaging method, and electronic apparatus

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY108974A (en) 1992-05-29 1996-11-30 Thomson Consumer Electronics Inc Tracking run/standby power supplies
US7207054B1 (en) 1999-11-17 2007-04-17 Allegro Microsystems, Inc. Low noise block supply and control voltage regulator
JP3763830B2 (ja) * 2003-10-23 2006-04-05 ローム株式会社 電源装置
WO2005085969A1 (en) * 2004-02-05 2005-09-15 Monolithic Power Systems Inc. A dc/dc voltage regulator with automatic current sensing selectability for linear and switch mode operation utilizing a single voltage reference
US7148670B2 (en) * 2005-01-18 2006-12-12 Micrel, Inc. Dual mode buck regulator with improved transition between LDO and PWM operation
KR20110051862A (ko) 2009-11-11 2011-05-18 삼성전자주식회사 대기모드에서 ｈｄｍｉ를 통한 네트워크 통신장치 및 방법
US8552703B2 (en) * 2011-03-04 2013-10-08 Intersil Americas Inc. Method and apparatus for low standby current switching regulator
US9766678B2 (en) * 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
US9369036B2 (en) * 2013-08-23 2016-06-14 Broadcom Corporation Power bootstrapping for lowering quiescent current
KR102275497B1 (ko) * 2014-10-20 2021-07-09 삼성전자주식회사 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기
US9785222B2 (en) * 2014-12-22 2017-10-10 Qualcomm Incorporated Hybrid parallel regulator and power supply combination for improved efficiency and droop response with direct current driven output stage attached directly to the load
US20170308153A1 (en) 2016-04-25 2017-10-26 Mediatek Inc. Power delivery system for multicore processor chip
FR3082070A1 (fr) * 2018-05-29 2019-12-06 STMicroelecronics (Rousset) SAS Circuit electronique d'alimentation
FR3082071A1 (fr) * 2018-05-29 2019-12-06 Stmicroelectronics S.R.L Circuit electronique d'alimentation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022127291A1 (zh) * 2020-12-18 2022-06-23 苏州浪潮智能科技有限公司 一种供电方法、系统、设备以及介质

Also Published As

Publication number Publication date
EP3726341B1 (en) 2022-12-14
EP3726341A1 (en) 2020-10-21
US11177729B2 (en) 2021-11-16
US20200333873A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
EP3726341B1 (en) Adaptive and efficient standby power supply scheme for next generation low power automotive systems
US10418850B2 (en) Power management system
US7928715B2 (en) Switching regulator
TWI431452B (zh) 低壓降穩壓器、直流對直流轉換器以及低壓降穩壓方法
US7453287B2 (en) Switching power-supply circuit and semiconductor integrated circuit
US7598807B2 (en) Differential amplifier circuit, voltage regulator using the differential amplifier circuit, and method for controlling the differential amplifier circuit
EP2897271B1 (en) Power converter system and method of operating thereof
US20120139495A1 (en) Electrochemical cell balancing circuits and methods
US9430008B2 (en) Apparatus and method for optimizing use of NVDC chargers
US8305057B2 (en) Power supply and over voltage protection apparatus and over voltage protection method
US11797034B2 (en) Low-dropout voltage regulation circuit
US11029716B1 (en) Providing low power charge pump for integrated circuit
JP4889398B2 (ja) 定電圧電源回路
US20080258800A1 (en) Voltage converter and semiconductor integrated circuit
US20070024260A1 (en) DC power supply and integrated circuit device
US9806612B2 (en) Systems and methods of energy saving in a battery charging system
US20060170403A1 (en) Voltage regulator with reduced power consumption in standby operating mode
KR20050039577A (ko) 안정한 변환 전압을 공급 가능한 전원 장치
KR20080026586A (ko) 강압형 스위칭 레귤레이터, 그 제어 회로, 및 그것을이용한 전자기기
EP2955602B1 (en) Power supply control device and method
US7795848B2 (en) Method and circuit for generating output voltages from input voltage
WO2020060701A1 (en) Regulation/bypass automation for ldo with multiple supply voltages
KR20060093000A (ko) 전류원으로부터의 전류를 제어하기 위한 전류 제어 회로 및방법
KR101492717B1 (ko) 전압 생성 회로
JP4716895B2 (ja) Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータ制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination