CN111834520A - 一种表面均匀性优化的压电单晶薄膜制备方法 - Google Patents

一种表面均匀性优化的压电单晶薄膜制备方法 Download PDF

Info

Publication number
CN111834520A
CN111834520A CN202010603852.5A CN202010603852A CN111834520A CN 111834520 A CN111834520 A CN 111834520A CN 202010603852 A CN202010603852 A CN 202010603852A CN 111834520 A CN111834520 A CN 111834520A
Authority
CN
China
Prior art keywords
single crystal
piezoelectric single
film
wafer
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010603852.5A
Other languages
English (en)
Other versions
CN111834520B (zh
Inventor
欧欣
李忠旭
黄凯
赵晓蒙
李文琴
鄢有泉
陈阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinsi polymer semiconductor Co.,Ltd.
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202010603852.5A priority Critical patent/CN111834520B/zh
Publication of CN111834520A publication Critical patent/CN111834520A/zh
Application granted granted Critical
Publication of CN111834520B publication Critical patent/CN111834520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种表面均匀性优化的压电单晶薄膜制备方法，利用键合技术将压电单晶晶片其中注入的一面与支撑材料绑定，其键合温度高于后续退火剥离温度，将得到的键合晶圆在低于键合温度的条件下进行退火处理，一段时间后实现压电薄膜的剥离与转移，然后对转移后的压电薄膜进行后处理，得到薄膜均匀性优化后的晶圆级压电薄膜。相对于现有技术，本发明提出的表面均匀性优化的压电单晶薄膜制备方法，利用高温键合工艺使压电衬底与支撑衬底在高温下键合，在低于键合温度的条件下实现衬底间在张应力的条件下实现薄膜的剥离与转移，最终得到薄膜均匀性优化后的晶圆级压电薄膜。

Description

一种表面均匀性优化的压电单晶薄膜制备方法
技术领域
本发明涉及半导体材料技术领域，尤其涉及一种表面均匀性优化的压电单晶薄膜制备方法。
背景技术
离子注入技术又是近30年来在国际上蓬勃发展和广泛应用的一种材料表面改性技术。其基本原理是：用能量为100keV量级的离子束入射到材料中去，离子束与材料中的原子或分子将发生一系列物理的和化学的相互作用，入射离子逐渐损失能量，最后停留在材料中，并引起材料表面成分、结构和性能发生变化，从而优化材料表面性能，或获得某些新的优异性能。此项技术由于其独特而突出的优点，已经在半导体材料掺杂，金属、陶瓷、高分子聚合物等的表面改性上获得了极为广泛的应用，取得了巨大的经济效益和社会效益。硅片键合技术是指通过化学和物理作用将硅片与硅片、硅片与玻璃或其它材料紧密地结合起来的方法。
离子束剥离技术是键合技术与离子注入的结合，通过在材料中进行离子注入，利用键合技术将注入的材料与支撑材料绑定，在加热等方式下实现离子在材料中的聚集进而实现注入材料薄膜的转移。
当前，作为常用的材料异质集成方法——离子束剥离技术可以制备高质量的单晶薄膜，且其厚度均匀可控，已经被广泛用于绝缘体上硅(SOI)的制备。由于离子束剥离技术的灵活性极大，可以规避衬底材料的晶型、晶格常数和热膨胀系数等参数与目标薄膜的差异，为单片集成技术提供材料平台。
通常情况下，注入的离子会促使所注入材料的薄膜厚度较为均匀的转移至支撑衬底上。然而，在采用离子束剥离技术制备压电薄膜的过程中，由于压电材料的各向异性以及与支撑衬底间的热膨胀系数差，在加热剥离时会出现较大的热应力，与制备SOI时相比，这种应力会影响到注入离子的聚集及剥离，即造成转移的目标压电薄膜出现极大的不均匀性，而较大的厚度不均匀性，即与预期薄膜厚度的较大偏差将直接影响利用转移的薄膜制备相关声学、电学、光学器件的良率，致使制备的薄膜无法使用。
有鉴于此，有必要提供一种表面均匀性优化的压电单晶薄膜制备方法，以解决上述技术问题。
发明内容
本发明的目的在于提供一种表面均匀性优化的压电单晶薄膜制备方法，利用高温键合工艺使压电衬底与支撑衬底在高温下键合，在低于键合温度的条件下实现衬底间在张应力的条件下实现薄膜的剥离与转移，最终得到薄膜均匀性优化后的晶圆级压电薄膜。
本发明是通过以下技术方案实现的：
本发明提供一种表面均匀性优化的压电单晶薄膜制备方法，包括以下步骤：
提供具有注入面的压电单晶晶片；
对所述压电单晶晶片的所述注入面进行离子注入；
在预设键合温度下，将所述压电单晶晶片的所述注入面与支撑衬底键合，得到第一晶圆；
在预设退火温度下，将所述第一晶圆进行退火处理，所述退火处理用于压电单晶薄膜的剥离与转移，得到具有压电单晶薄膜和支撑衬底的第二晶圆；
将所述第二晶圆进行后处理，得到表面均匀性优化的压电单晶薄膜；
其中，所述预设键合温度大于所述预设退火温度。
进一步地，所述后处理包括后退火处理或表面处理中的一种或两种。
进一步地，所述表面处理为CMP工艺、离子辐照或腐蚀中的其中一种。
进一步地，所述预设键合温度的范围为100℃～250℃，所述预设退火温度的范围为100℃～250℃，所述退火处理的时长范围为0.5h～100h。
进一步地，所述预设键合温度的范围为220℃～250℃，所述预设退火温度的范围为180℃～200℃，所述退火处理的时长范围为1h～3h。
进一步地，所述预设键合温度与所述预设退火温度的差值大于或等于50℃且小于或等于100℃。
进一步地，所述压电单晶晶片具有一个或两个注入面。
进一步地，所述压电单晶晶片具有两个注入面，所述将所述压电单晶晶片的所述注入面与支撑衬底键合具体为，将所述压电单晶晶片的其中一个注入面与所述支撑衬底键合。
进一步地，所述对所述压电单晶晶片的所述注入面进行离子注入中，具体为，对所述压电单晶晶片的所述注入面注入H离子或He离子。
进一步地，所述支撑衬底为硅衬底和/或蓝宝石衬底。
实施本发明，具有如下有益效果：
1、本发明提出了一种表面均匀性优化的压电单晶薄膜制备方法，利用高温键合工艺使压电衬底与支撑衬底在高温下键合，在低于键合温度的条件下实现衬底间在张应力的条件下实现薄膜的剥离与转移，最终得到薄膜均匀性优化后的晶圆级压电薄膜；
2、本方法通过与后处理工艺结合，由于压电单晶薄膜是在张应力下剥离得到的，其整体呈现边缘薄中间厚的特点，通过后处理工艺使其中间厚的区域研磨速率更高，从而使其的表面均匀性得到优化；
3、采用本方法中预设键合温度和预设退火温度范围条件，在同样优化压电单晶薄膜表面均匀性的条件下，所需退火时间长度更短。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1是本发明实施例提供的表面均匀性优化的压电单晶薄膜制备方法流程示意图。
图2是本发明实施例提供的采用传统工艺制备得到的压电薄膜示意图。
图3是本发明实施例提供的采用传统工艺制备的键合衬底的受应力仿真结果。
图4是本发明实施例提供的表面均匀性优化的压电单晶薄膜制备方法中键合衬底的张应力仿真结果。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合实施例对本发明作进一步地详细描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的在于提供一种表面均匀性优化的压电单晶薄膜制备方法，利用高温键合工艺使压电衬底与支撑衬底在高温下键合，在低于键合温度的条件下实现衬底间在张应力的条件下实现薄膜的剥离与转移，最终得到薄膜均匀性优化后的晶圆级压电薄膜。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例1：
本发明提供了一种表面均匀性优化的压电单晶薄膜制备方法，参阅图1，该表面均匀性优化的压电单晶薄膜制备方法包括以下步骤：
S1.提供具有注入面的压电单晶晶片；
S2.对所述压电单晶晶片的所述注入面进行离子注入；
S3.在预设键合温度下，将所述压电单晶晶片的所述注入面与支撑衬底键合，得到第一晶圆；
S4.在预设退火温度下，将所述第一晶圆进行退火处理，所述退火处理用于压电单晶薄膜的剥离与转移，得到具有压电单晶薄膜和支撑衬底的第二晶圆；
S5.将所述第二晶圆进行后处理，得到表面均匀性优化的压电单晶薄膜。
其中，所述预设键合温度大于所述预设退火温度。
将其在高于退火剥离温度的键合温度下进行键合处理，并将键合后得到的第一晶圆在低于键合温度的条件下进行退火处理，能够促使压电单晶薄膜在张应力下剥离，得到的压电单晶薄膜与传统的不同，其整体厚度呈现边缘薄中间厚的特点，而通过后处理将其中间厚的区域物理及化学较之于边缘区域更强烈，最后得到表面均匀性优化的压电单晶薄膜。
进一步地，后处理包括后退火处理或表面处理中的一种或两种。后处理主要是对压电单晶薄膜和支撑衬底进行。其中表面处理具体为CMP工艺、离子辐照或腐蚀中的其中一种。表面处理旨在改善压电单晶薄膜的表面粗糙度。
进一步地，预设键合温度的范围为100℃～250℃，预设退火温度的范围为100℃～250℃，退火处理的时长范围为0.5h～100h。优选地，预设键合温度范围为220℃～250℃，预设退火温度的范围为180℃～200℃，退火处理的时长范围为1h～3h。预设键合温度也不宜过大，当注入的离子的剂量合适时，预设键合温度过大会导致出现快速注入离子的聚集现象，影响衬底间的键合；预设退火温度也不宜过高，否则会难以实现离子的聚集以得到压电薄膜的转移。其中，本实施例中，预设键合温度为250℃，预设退火温度为200℃，退火时长为1h，通过CMP工艺进行表面处理。通过上述温度条件进行键合和退火后，促使压电单晶薄膜在张应力下剥离，得到的压电单晶薄膜与传统的不同，其整体厚度呈现边缘薄中间厚的特点，而通过CMP工艺将其中间厚的区域物理及化学较之于边缘区域更强烈，使其在相同条件下，中间较厚区域的压电薄膜的研磨速率更高，最后得到表面均匀性优化后的压电单晶薄膜。
进一步地，压电单晶晶片具有一个或两个注入面。当所述压电单晶晶片具有两个注入面时，在步骤S2中，具体为，将所述压电单晶晶片的其中一个注入面与所述支撑衬底键合。采用对两个面进行离子注入，有利于减小材料形状的改变。所述对所述压电单晶晶片的所述注入面进行离子注入中，具体为，对压电单晶晶片的注入面注入H离子或He离子。支撑衬底为硅衬底和/或蓝宝石衬底。
实施例2：
本实施例与实施例1的不同之处在于，预设键合温度与预设退火温度不同。本发明利用高温键合工艺使压电衬底与支撑衬底在高温下键合，在低于键合温度的条件下实现衬底间在张应力的条件下实现薄膜的剥离与转移，最终得到薄膜均匀性优化后的晶圆级压电薄膜。预设键合温度的范围为100℃～250℃，预设退火温度的范围为100℃～250℃，退火处理的时长范围为0.5h～100h。优选地，预设键合温度范围为220℃～250℃，预设退火温度的范围为180℃～200℃，退火处理的时长范围为1h～3h。预设键合温度也不宜过大，当注入的离子的剂量合适时，预设键合温度过大会导致出现快速注入离子的聚集现象，影响衬底间的键合；预设退火温度也不宜过高，否则会难以实现离子的聚集以得到压电薄膜的转移。
其中，压电单晶晶片具有一个或两个注入面。当所述压电单晶晶片具有两个注入面时，在步骤S2中，具体为，将所述压电单晶晶片的其中一个注入面与所述支撑衬底键合。采用对两个面进行离子注入，有利于减小材料形状的改变。所述对所述压电单晶晶片的所述注入面进行离子注入中，具体为，对压电单晶晶片的注入面注入H离子或He离子。支撑衬底为硅衬底和/或蓝宝石衬底。
利用键合技术将压电单晶晶片其中注入的一面与支撑材料绑定，其键合温度高于后续退火剥离温度，将得到的键合晶圆在低于键合温度的条件下进行退火处理，一段时间后实现压电薄膜的剥离与转移，然后对转移后的压电薄膜进行后处理。后处理包括后退火处理或表面处理中的一种或两种。后处理主要是对压电单晶薄膜和支撑衬底进行。其中表面处理具体为CMP工艺、离子辐照或腐蚀中的其中一种。表面处理旨在改善压电单晶薄膜的表面粗糙度。
其中，本实施例中，预设键合温度为250℃，预设退火温度为180℃，退火时长为3h，通过CMP工艺进行表面处理。通过上述温度条件进行键合和退火后，促使压电单晶薄膜在张应力下剥离，得到的压电单晶薄膜与传统的不同，其整体厚度呈现边缘薄中间厚的特点，而通过CMP工艺将其中间厚的区域物理及化学较之于边缘区域更强烈，使其在相同条件下，中间较厚区域的压电薄膜的研磨速率更高，最后得到表面均匀性改善的压电单晶薄膜。通过在预设键合温度范围为220℃～250℃，且预设退火温度的范围为180℃～200℃中确定预设键合温度和预设退火温度，在同样优化压电单晶薄膜表面均匀性的条件下，可采用更短的退火时间进行退火处理。
实施例3：
本实施例与上述实施例的不同之处在于，预设键合温度与预设退火温度不同。本发明利用高温键合工艺使压电衬底与支撑衬底在高温下键合，在低于键合温度的条件下实现衬底间在张应力的条件下实现薄膜的剥离与转移，最终得到薄膜均匀性优化后的晶圆级压电薄膜。预设键合温度与预设退火温度的差值大于或等于50℃且小于或等于100℃。
压电单晶晶片具有一个或两个注入面。当所述压电单晶晶片具有两个注入面时，在步骤S2中，具体为，将所述压电单晶晶片的其中一个注入面与所述支撑衬底键合。采用对两个面进行离子注入，有利于减小材料形状的改变。所述对所述压电单晶晶片的所述注入面进行离子注入中，具体为，对压电单晶晶片的注入面注入H离子或He离子。支撑衬底为硅衬底和/或蓝宝石衬底。利用键合技术将压电单晶晶片其中注入的一面与支撑材料绑定，其键合温度高于后续退火剥离温度，将得到的键合晶圆在低于键合温度的条件下进行退火处理，一段时间后实现压电薄膜的剥离与转移，然后对转移后的压电薄膜进行后处理。
其中，后处理包括后退火处理或表面处理中的一种或两种。后处理主要是对压电单晶薄膜和支撑衬底进行。其中表面处理具体为CMP工艺、离子辐照或腐蚀中的其中一种。表面处理旨在改善压电单晶薄膜的表面粗糙度。
本实施例中，预设键合温度为250℃，预设退火温度为150℃，退火时长为100h。通过上述温度条件进行键合和退火后，促使压电单晶薄膜在张应力下剥离，得到的压电单晶薄膜与传统的不同，其整体厚度呈现边缘薄中间厚的特点，通过后处理工艺使其中间厚的区域物理及化学较之于边缘区域更强烈，最后得到表面均匀性较好的压电单晶薄膜。
根据上述三个实施例，得到表1。
表1三组实施例对照表
实施例 预设键合温度/℃ 预设退火温度/℃ 退火时长/h 制样结果
1 250 200 1 均匀性优化
2 250 180 3 均匀性改善
3 250 150 100 均匀性较好
本发明的工作原理为：
本发明利用键合技术将压电单晶晶片其中注入的一面与支撑材料绑定，其键合温度高于后续退火剥离温度，将得到的键合晶圆在低于键合温度的条件下进行退火处理，一段时间后实现压电薄膜的剥离与转移，然后对转移后的压电薄膜进行后处理，得到薄膜均匀性优化后的晶圆级压电薄膜。通过利用高温键合工艺使压电衬底与支撑衬底在高温下键合，在低于键合温度的条件下实现衬底间在张应力的条件下实现薄膜的剥离与转移，最终得到薄膜均匀性优化后的晶圆级压电薄膜。
利用传统工艺进行制备时，其中键合温度为25℃，剥离温度为150℃，得到的键合衬底出现的应力仿真结果如图3所示，即根据传统工艺进行制备，离子束加热剥离时出现较大的压应力，使得转移的晶圆级压电薄膜表面出现厚度相差极大的现象，具体为薄膜整体为两边厚、中间薄，如图2所示，压电单晶材料层的压应力得到的压电薄膜厚度均匀性较差。
采用本发明提出的方法进行制备时，其中键合温度为220℃，剥离温度为150℃，键合衬底相应的应力仿真结果如图4所示，可以得到通过本发明提出的方法制备得到的键合衬底受到的力变为张应力，压电单晶材料层的张应力有利于得到厚度均匀性更好的压电薄膜。当压电单晶薄膜在张应力下剥离，得到的压电单晶薄膜与传统的不同，其整体厚度呈现边缘薄中间厚的特点，通过后处理工艺使其中间厚的区域物理及化学较之于边缘区域更强烈，最后得到表面均匀性较好的压电单晶薄膜。
本发明的上述实施例，具有如下有益效果：
1、本发明提出了一种表面均匀性优化的压电单晶薄膜制备方法，利用高温键合工艺使压电衬底与支撑衬底在高温下键合，在低于键合温度的条件下实现衬底间在张应力的条件下实现薄膜的剥离与转移，最终得到薄膜均匀性优化后的晶圆级压电薄膜；
2、本方法通过与后处理工艺结合，由于压电单晶薄膜是在张应力下剥离得到的，其整体呈现边缘薄中间厚的特点，通过后处理工艺使其中间厚的区域研磨速率更高，从而使其的表面均匀性得到优化；
3、采用本方法中预设键合温度和预设退火温度范围条件，在同样优化压电单晶薄膜表面均匀性的条件下，所需退火时间长度更短。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种表面均匀性优化的压电单晶薄膜制备方法，其特征在于，包括以下步骤：
提供具有注入面的压电单晶晶片；
对所述压电单晶晶片的所述注入面进行离子注入；
在预设键合温度下，将所述压电单晶晶片的所述注入面与支撑衬底键合，得到第一晶圆；
在预设退火温度下，将所述第一晶圆进行退火处理，所述退火处理用于压电单晶薄膜的剥离与转移，得到具有压电单晶薄膜和支撑衬底的第二晶圆；
将所述第二晶圆进行后处理，得到表面均匀性优化的压电单晶薄膜；
其中，所述预设键合温度大于所述预设退火温度。
2.根据权利要求1所述的一种表面均匀性优化的压电单晶薄膜制备方法，其特征在于，所述后处理包括后退火处理或表面处理中的一种或两种。
3.根据权利要求2所述的一种表面均匀性优化的压电单晶薄膜制备方法，其特征在于，所述表面处理为CMP工艺、离子辐照或腐蚀中的其中一种。
4.根据权利要求1所述的一种表面均匀性优化的压电单晶薄膜制备方法，其特征在于，所述预设键合温度的范围为100℃～250℃，所述预设退火温度的范围为100℃～250℃，所述退火处理的时长范围为0.5h～100h。
5.根据权利要求4所述的一种表面均匀性优化的压电单晶薄膜制备方法，其特征在于，所述预设键合温度的范围为220℃～250℃，所述预设退火温度的范围为180℃～200℃，所述退火处理的时长范围为1h～3h。
6.根据权利要求1所述的一种表面均匀性优化的压电单晶薄膜制备方法，其特征在于，所述预设键合温度与所述预设退火温度的差值大于或等于50℃且小于或等于100℃。
7.根据权利要求1所述的一种表面均匀性优化的压电单晶薄膜制备方法，其特征在于，所述压电单晶晶片具有一个或两个注入面。
8.根据权利要求7所述的一种表面均匀性优化的压电单晶薄膜制备方法，其特征在于，所述压电单晶晶片具有两个注入面，所述将所述压电单晶晶片的所述注入面与支撑衬底键合具体为，将所述压电单晶晶片的其中一个注入面与所述支撑衬底键合。
9.根据权利要求1所述的一种表面均匀性优化的压电单晶薄膜制备方法，其特征在于，所述对所述压电单晶晶片的所述注入面进行离子注入中，具体为，对所述压电单晶晶片的所述注入面注入H离子或He离子。
10.根据权利要求1所述的一种表面均匀性优化的压电单晶薄膜制备方法，其特征在于，所述支撑衬底为硅衬底和/或蓝宝石衬底。
CN202010603852.5A 2020-06-29 2020-06-29 一种表面均匀性优化的压电单晶薄膜制备方法 Active CN111834520B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010603852.5A CN111834520B (zh) 2020-06-29 2020-06-29 一种表面均匀性优化的压电单晶薄膜制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010603852.5A CN111834520B (zh) 2020-06-29 2020-06-29 一种表面均匀性优化的压电单晶薄膜制备方法

Publications (2)

Publication Number Publication Date
CN111834520A true CN111834520A (zh) 2020-10-27
CN111834520B CN111834520B (zh) 2021-08-27

Family

ID=72899066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010603852.5A Active CN111834520B (zh) 2020-06-29 2020-06-29 一种表面均匀性优化的压电单晶薄膜制备方法

Country Status (1)

Country Link
CN (1) CN111834520B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5391721A (en) * 1977-01-10 1978-08-11 Matsushita Electric Ind Co Ltd Production of piezoelectric type microphone
US20040253795A1 (en) * 2003-06-11 2004-12-16 Muriel Martinez Methods of producing a heterogeneous semiconductor structure
CN1950938A (zh) * 2004-03-05 2007-04-18 S.O.I.Tec绝缘体上硅技术公司 智能剥离分开后的热处理
CN108336219A (zh) * 2018-03-15 2018-07-27 中国科学院上海微系统与信息技术研究所 一种薄膜异质结构的制备方法
CN108493334A (zh) * 2018-03-15 2018-09-04 中国科学院上海微系统与信息技术研究所 一种薄膜异质结构的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5391721A (en) * 1977-01-10 1978-08-11 Matsushita Electric Ind Co Ltd Production of piezoelectric type microphone
US20040253795A1 (en) * 2003-06-11 2004-12-16 Muriel Martinez Methods of producing a heterogeneous semiconductor structure
CN1950938A (zh) * 2004-03-05 2007-04-18 S.O.I.Tec绝缘体上硅技术公司 智能剥离分开后的热处理
CN108336219A (zh) * 2018-03-15 2018-07-27 中国科学院上海微系统与信息技术研究所 一种薄膜异质结构的制备方法
CN108493334A (zh) * 2018-03-15 2018-09-04 中国科学院上海微系统与信息技术研究所 一种薄膜异质结构的制备方法

Also Published As

Publication number Publication date
CN111834520B (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
CN108493334B (zh) 一种薄膜异质结构的制备方法
CN108702141B (zh) 复合基板及复合基板的制造方法
CN108365083B (zh) 用于声表面波器件的复合压电衬底的制造方法
CN110534474B (zh) 衬底上薄膜的制备方法
CN101207009B (zh) Soi基板的制造方法
CN102443851B (zh) 一种薄膜材料的剥离方法
CN110828298A (zh) 单晶薄膜复合基板及其制造方法
CN107615448A (zh) 具备氧化物单晶薄膜的复合晶片的制造方法
CN109166792B (zh) 基于应力补偿制备柔性单晶薄膜的方法及柔性单晶薄膜
CN105870048A (zh) 用于转移有用层的方法
CN104868050A (zh) 在与原始基板的热膨胀系数不同的基底上制造薄膜的方法
CN113394338A (zh) 一种异质单晶薄膜的制备方法及异质单晶薄膜
CN101188190A (zh) Soq基板以及soq基板的制造方法
EP3696869A1 (en) Nano-scale single crystal thin film
CN102652347A (zh) 贴合晶片的制造方法
US20140162053A1 (en) Bonded substrate structure using siloxane-based monomer and method of manufacturing the same
CN102084478A (zh) 制造包括注入离子步骤以稳定粘接键合界面的结构的方法
JP7345245B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
CN111834520B (zh) 一种表面均匀性优化的压电单晶薄膜制备方法
CN116761494A (zh) 一种复合压电衬底及其制备方法
CN103952766A (zh) 一种利用离子注入制备磷酸钛氧钾薄膜的方法
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
CN111834519B (zh) 一种提高单晶压电薄膜厚度均匀性的方法
CN114420833A (zh) 一种基于分阶段热处理的薄膜制备方法及其复合薄膜
CN105264641A (zh) 贴合晶圆的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220221

Address after: 201800 J, floor 3, building 8, No. 55, Huiyuan Road, Jiading District, Shanghai

Patentee after: Shanghai Xinsi polymer semiconductor Co.,Ltd.

Address before: 200050 No. 865, Changning Road, Shanghai, Changning District

Patentee before: SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES

TR01 Transfer of patent right