CN111834367A - 包括补偿电容器的设备及相关方法、存储器装置和电子系统 - Google Patents

包括补偿电容器的设备及相关方法、存储器装置和电子系统 Download PDF

Info

Publication number
CN111834367A
CN111834367A CN202010295447.1A CN202010295447A CN111834367A CN 111834367 A CN111834367 A CN 111834367A CN 202010295447 A CN202010295447 A CN 202010295447A CN 111834367 A CN111834367 A CN 111834367A
Authority
CN
China
Prior art keywords
interlayer insulating
over
insulating material
interconnect
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010295447.1A
Other languages
English (en)
Other versions
CN111834367B (zh
Inventor
杉岡繁
河北敬三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111834367A publication Critical patent/CN111834367A/zh
Application granted granted Critical
Publication of CN111834367B publication Critical patent/CN111834367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及包括补偿电容器的设备及相关方法、存储器装置及电子系统。一种设备，包括彼此间隔开的第一互连线和第二互连线、在所述第一互连线和所述第二互连线上方的层间绝缘材料、在所述层间绝缘材料中并且彼此间隔开的第一触点和第二触点、在所述层间绝缘材料上方并且彼此间隔开的第三互连线和第四互连线、以及在电容器区域中的补偿电容器。所述第三互连线通过所述第一触点与所述第一互连线耦接，并且所述第四互连线通过所述第二触点与所述第二互连线耦接。所述补偿电容器包括所述层间绝缘材料上方的下电极、所述下电极上方的介电材料、以及所述介电材料上方的上电极。所述下电极包括与所述第二触点接触的边缘部分。所述第三互连线在所述介电材料上方伸长，并且被配置为提供伸长部分作为所述补偿电容器的所述上电极。公开了相关方法、存储器装置及电子系统。

Description

包括补偿电容器的设备及相关方法、存储器装置和电子系统
优先权声明
本申请案主张2019年4月22日提交的名称为“包括补偿电容器的设备及相关方法、存储器装置及电子系统(Apparatus Comprising Compensation Capacitors and RelatedMethods,Memory Devices,and Electronic Systems)”的第16/390,728号美国专利申请案的申请日的权益。
技术领域
本文所公开的实施例涉及半导体装置及半导体装置制造。更具体地，本公开的实施例涉及包括集成的重分布层和补偿电容器的设备，并且涉及相关的方法、存储器装置和电子系统。
背景技术
半导体装置设计者通常希望通过减小个别特征的尺寸及通过减小相邻特征之间的间隔距离来增加半导体装置内的特征(例如，组件)的集成水平或密度。另外，半导体装置设计者通常希望设计不仅紧凑而且提供性能优点以及简化设计的结构。减小半导体装置特征的尺寸和间距不断增加了对用于形成半导体装置特征的方法的需求。
相对常见的半导体装置是存储器装置，其可包含具有以栅格图案布置的多个存储器单元的存储器阵列。一种类型的存储器单元是动态随机存取存储器(DRAM)装置，其是易失性存储器装置，除非DRAM装置由外部电源周期性地刷新，否则其可能随时间失去所存储的状态。在最简单的设计配置中，DRAM单元包含一个存取装置(例如，晶体管)和一个存储装置(例如，电容器)。存储器装置的现代应用可利用布置成行和列的阵列的大量DRAM单位单元。可通过沿阵列的行和列布置的数字线和字线对DRAM单元进行电存取。高数据可靠性、存储器存取的高速度、减小的芯片尺寸和减小的功耗是DRAM装置的期望性能特性。
在DRAM装置中，电源线从外部电源向DRAM装置的组件(例如，晶体管、电容器等)提供电力。电源线通常作为金属层布置在整个DRAM装置中。当电力从电源传输时，所使用的金属的电阻率耗散电力并生成热量。电力沿电源线行进得越远，电力耗散和热量生成增加。为了减少电力耗散和热量生成的后果，在DRAM装置中使用了所谓的“集成”或“线上”重分布层(iRDL)。iRDL由低电阻率金属形成，并且向DRAM装置中的某些位置提供电力。iRDL可以定位为DRAM装置的最上面的材料，并且通过接触插塞电连接到DRAM装置的下导电材料，所述接触插塞在iRDL中的电源线和下方的导电材料之间提供导电通路。例如，iRDL可以用作金属4(M4)材料，其提供到金属3(M3)材料的导电通路。iRDL可以位于DRAM装置的专用部分以防止对控制信号或其它布线的干扰(例如噪声)。然而，在专用部分中形成iRDL导致DRAM装置的芯片尺寸和功耗增大。
金属氧化物半导体(MOS)电容器或容器电容器已经在DRAM装置中用作所谓的“补偿电容器”作为噪声对策。然而，减小DRAM装置的尺寸的趋势已导致可用于MOS电容器或容器电容器的占用面积减小。为了根据常规技术形成MOS或容器电容器，材料在小开口中沉积。开口的小尺寸对用于形成包含这些电容器的DRAM装置的方法提出了越来越高的要求。
发明内容
公开了一种设备。所述设备包括彼此间隔开的第一互连线和第二互连线，在第一和第二互连线上方的层间绝缘材料，在层间绝缘材料中并且彼此间隔开的第一触点和第二触点，在层间绝缘材料上方并且彼此间隔开的第三互连线和第四互连线，以及在电容器区域中的补偿电容器。第三互连线通过第一触点与第一互连线耦接，第四互连线通过第二触点与第二互连线耦接。补偿电容器包括在层间绝缘材料上的下电极、在下电极上的介电材料和在介电材料上的上电极。下电极包括与第二触点接触的边缘部分。第三互连线在补偿电容器的介电材料上伸长，以提供伸长部分作为补偿电容器的上电极。
公开了另一种设备。所述设备包括：在基底材料上的第一互连线和第二互连线，第一互连线和第二互连线被层间绝缘材料分离；在层间绝缘材料的侧壁上并由层间绝缘材料分离的第一触点和第二触点；在层间绝缘材料上方并被配置为iRDL的第三互连线和第四互连线，以及补偿电容器。补偿电容器包括层间绝缘材料上方的下电极、下电极上方的介电材料、以及介电材料上方的上电极。下电极包括与第二触点接触的边缘部分。补偿电容器的介电材料上的第三互连线的一部分被配置为补偿电容器的上电极。
公开了一种形成设备的方法。权利要求的方法包括在基层材料上的层间绝缘材料上方形成下电极，其包括第一互连线和第二互连线。在下电极上方形成图案化介电材料，并且在层间绝缘材料中形成沟槽以暴露第一互连线和第二互连线。在图案化介电材料上方和沟槽中形成导电材料。去除所述导电材料的一部分以在图案化介电材料上形成上电极，所述下电极、所述图案化介电材料和所述上电极包括补偿电容器。
本发明公开一种存储器装置，包括存储器阵列，所述存储器阵列包括存储器单元及可操作地耦接到所述存储器阵列的控制逻辑组件。存储器单元中的至少一个包括彼此间隔开的第一互连线和第二互连线。层间绝缘材料位于第一互连线和第二互连线上方。所述第一触点和所述第二触点在所述层间绝缘材料中并且彼此间隔开。第三互连线和第四互连线位于所述层间绝缘材料上方并且彼此间隔开，所述第三互连线通过所述第一触点与所述第一互连线耦接，并且所述第四互连线通过所述第二触点与所述第二互连线耦接。电容器区域中的补偿电容器包括层间绝缘材料上方的下电极、下电极上方的介电材料和介电材料上方的上电极。下电极包括与第二触点接触的边缘部分。第三互连线在补偿电容器的介电材料上方伸长，其被配置为提供伸长部分作为补偿电容器的上电极。
本发明公开一种电子系统，包括可操作地耦接到输入装置和输出装置的处理器装置和可操作地耦接到所述处理器装置的存储器装置。所述存储器装置包括存储器单元，所述存储器单元中的至少一个包括由层间绝缘材料分离的第一互连线和第二互连线，在所述层间绝缘材料中且由所述层间绝缘材料分离的第一触点和第二触点，在所述层间绝缘材料上方且彼此分离的第三互连线和第四互连线，所述第三互连线通过所述第一触点与所述第一互连线耦接，并且所述第四互连线通过所述第二触点与所述第二互连线耦接。补偿电容器在第三互连线和第四互连线之间，并且包括层间绝缘材料上方的下电极、下电极上方的介电材料和介电材料上方的上电极，下电极包括与第二触点相接触的边缘部分。第三互连线被配置为提供伸长部分作为补偿电容器的上电极。
附图说明
图1-5是示出根据本公开的实施例的半导体装置的截面图；
图6-12是示出根据本公开的实施例形成图1的半导体装置的各个阶段的截面图；
图13-18是示出根据本公开的实施例形成图3的半导体装置的各个阶段的截面图；
图19-22是示出根据本公开的实施例形成图4的半导体装置的各个阶段的截面图；
图23是示出根据本公开的另一实施例的半导体装置的截面图；
图24-28是示出根据本公开的实施例形成图23的半导体装置的各个阶段的截面图；
图29是示出根据本公开的实施例的包含一或多个半导体装置的存储器装置的示意性框图；以及
图30是示出根据本公开的实施例的包含一或多个半导体装置的系统的示意性框图。
具体实施方式
公开了一种在半导体装置的布线区域中包含电容器(例如，补偿电容器)的半导体装置(例如，设备)。通过在布线区域中的布线结构中包含补偿电容器，在不增加半导体装置的占用面积的情况下以期望的小尺寸形成补偿电容器。所述半导体装置是多级布线结构，并包含位于半导体装置的所谓的“集成”或“线上”重分布层(iRDL)和下方布线结构之间的补偿电容器。在组装过程之前在半导体装置中形成iRDL。补偿电容器降低了与高频信号相关的噪声，并通过将补偿电容器设置在iRDL和另一个布线结构之间而形成期望的小尺寸。
以下描述提供特定细节，诸如材料类型、材料厚度和工艺条件，以便提供本文所述实施例的全面描述。然而，所属领域的技术人员将了解，可在不使用这些特定细节的情况下实践本文所公开的实施例。实际上，可结合半导体工业中所采用的常规制造技术来实践这些实施例。此外，本文提供的描述并未形成对半导体装置的完整描述或者用于制造半导体装置的完整工艺流程，并且下面描述的结构并未形成完整的半导体装置。下面仅详细描述理解本文描述的实施例所必需的那些处理动作和结构。可通过常规技术执行形成完整半导体装置的额外动作。
本文所述的材料可通过常规技术形成，包含(但不限于)旋涂、毯覆式涂布、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强ALD或物理气相沉积(PVD)。或者，材料可以原位生长。取决于要形成的具体材料，本领域普通技术人员可以选择用于沉积或生长材料的技术。材料的去除可以通过任何合适的技术完成，包含但不限于，蚀刻、研磨平面化(例如，化学-机械平面化)或其它已知的方法，除非上下文另有说明。
本文给出的附图仅用于说明目的，并不意味着是任何特定材料、组件、结构、装置或系统的实际视图。作为例如制造技术和/或公差的结果，可以预期附图中所示的形状的变化。因此，本文描述的实施例不应被解释为限于所示的特定形状或区域，而是包含例如由制造引起的形状偏差。例如，图示或描述为框形的区域可以具有大致和/或非线性特征，图示或描述为圆形的区域可以包含一些大致和/或线性特征。此外，所示的锐角可以是圆形的，反之亦然。因此，图中所示的区域本质上是示意性的，并且它们的形状不旨在说明区域的精确形状并且不限制本权利要求的范围。附图不必按比例绘制。另外，各图之间共同的元件可以保持相同的数字标记。
如本文使用的，单数形式“一”、“一个”和“所述”旨在也包含复数形式，除非上下文另外清楚地指出。
如本文所使用，关于特定参数的数值的“约”或“大约”包含所述数值，并且所属领域的技术人员将了解，与所述数值的偏差程度在所述特定参数的可接受公差内。例如，数字的“约”或“大约”可以包含数值的90.0％至110.0％范围内的另外的数值，诸如在数值的95.0％至105.0％的范围内，在数值的97.5％至102.5％的范围内，在数值的99.0％至101.0％的范围内，在数值的99.5％至100.5％的范围内，或在数值的99.9％到100.1％的范围内。
如本文所使用，空间相对术语，诸如“下方”、“下侧”、“下部”、“底部”、“上方”、“上侧”，“顶部”、“前”、“后”、“左”、“右”等，为了便于描述，可以用来描述图中所示的一个元件或特征与另一个元件或特征的关系。除非另外指明，否则空间相对术语旨在涵盖除了图中描绘的定向之外的材料的不同定向。例如，如果将附图中的材料颠倒，则描述为在其它元件或特征的“下方”或“下侧”或“下部”或“底部”的元件将定向为在另一元件或特征的“上方”或“顶部”。因此，术语“低于”可以包含高于和低于的定向，这取决于使用所述术语的上下文，这对于本领域普通技术人员来说是明显的。材料可以以其它方式定向(例如，旋转90度、反转、翻转)并且本文使用的空间上相对的描述符号被相应地解释。
如本文所使用的，术语“补偿电容器”意指且包含被配置和定位成减少或防止振荡和噪声并稳定输出电压的电容器。补偿电容器在高频处提供负反馈以防止振荡。补偿电容器位于在iRDL和下方的布线结构之间的电容器区域中。
如本文所使用的，术语“被配置为”指的是至少一个结构和至少一个设备中的一或多个的尺寸、形状、材料成分和布置，以便于以预定的方式操作所述结构和所述设备中的一或多个。
如本文所使用的，术语“触点”意指且包含促进至少两个结构之间的导电通路的连接。例如，在具有双位存储器单元结构的DRAM装置中，在数字线与形成于衬底中或衬底上方的存取器件(例如，晶体管)之间提供数字线触点，且在存取器件与可存储电荷的存储节点(例如，电容器)之间形成存储节点触点。
如本文中所使用，术语“可选择性蚀刻”意指且包含相对于暴露于相同蚀刻化学和/或工艺条件的另一种材料，材料响应于暴露于给定蚀刻化学和/或工艺条件表现出更大蚀刻速率。例如，所述材料的蚀刻速率比另一种材料的蚀刻速率至少大约五倍，诸如，其蚀刻速率比另一种材料的蚀刻速率大约十倍、约二十倍或约四十倍。所属领域的技术人员可选择用于选择性蚀刻所需材料的蚀刻化学品和蚀刻条件。
如本文所使用，术语“半导体装置”包含(但不限于)存储器装置，以及可并入或可不并入存储器的其它半导体装置，诸如逻辑装置、处理器装置或射频(RF)装置。此外，除了诸如包含处理器和存储器的所谓的“片上系统”(SoC)或包含逻辑和存储器的半导体装置的其它功能之外，半导体装置还可以包含存储器。
如本文所使用，关于给定参数、性质或条件的术语“基本上”意指且包含本领域普通技术人员将理解给定参数、性质或条件满足一定程度的变化，诸如在可接受的制造公差内的程度。例如，取决于基本上满足的特定参数、性质或条件，所述参数、性质或条件可以是至少90.0％满足，至少95.0％满足，至少99.0％满足，或甚至至少99.9％满足。
如本文所使用，术语“衬底”意指且包含在其上形成额外材料的材料(例如，基底材料)或构造。衬底可以是半导体衬底，支撑结构上的基础半导体材料，金属电极或其上形成有一或多个材料、层、结构或区域的半导体衬底。半导体衬底上的材料可以包含但不限于半导体材料、绝缘材料、导电材料等。衬底可以是常规的硅衬底或包括半导体材料层的其它体衬底。如本文中所使用，术语“体衬底”意指且不仅包含硅晶片，而且包含绝缘体上硅(“SOI”)衬底，诸如蓝宝石上硅(“SOS”)衬底及玻璃上硅(“SOG”)衬底、基础半导体基底上的硅外延层及其它半导体或光电子材料，诸如硅锗、锗、砷化镓、氮化镓和磷化铟。衬底可以是掺杂的或未掺杂的。
如本文所使用，术语“竖直”、“纵向”、“水平”和“横向”是指结构的主平面，并且不一定由地球重力场定义。“水平”或“横向”方向是基本上平行于结构的主平面的方向，而“竖直”或“纵向”方向是基本上垂直于结构的主平面的方向。结构的主平面由与结构的其它表面相比具有相对大的面积的结构的表面限定。
如图1所示，半导体装置100包含在基底材料(未示出)上方的第一和第二布线结构105A和105B(例如第一和第二互连线135A、135B)、绝缘材料110、层间绝缘材料115、补偿电容器120、以及具有通过开口125彼此分开的第三和第四互连线135C和135D的iRDL 130。布线结构105A和105B分别通过导电触点140A和140B电连接到互连线135C和135D(例如，iRDL130)。在一些实施例中，触点140A和140B与iRDL130同时形成。补偿电容器120设置在互连线135C和135D之间的层间绝缘材料115上的电容器区域145中。补偿电容器120包含电容器区域145上方的下电极150，下电极150上方的图案化介电材料155′和图案化介电材料155′上方的上电极160。iRDL 130的互连线135在介电材料155′上方伸长以用作上电极160。iRDL130可以定位为半导体装置100的最上面的材料，并且通过例如接触插塞电连接到半导体装置100的下方的导电材料(例如布线结构105)，所述接触插塞在iRDL 130和下方的导电材料之间提供导电通路。除了下边缘165在电容器区域145外部与触点140B接触之外，下电极150基本上位于电容器区域145中。图案化介电材料155′与层间绝缘材料115的基本上所有的顶表面接触。介电材料的下边缘170也与触点140B接触。因此，每个形成为iRDL130的互连线135C和135D分别通过触点135C和135D耦接到上电极160和下电极165。
多级布线结构105可以存在于半导体装置100中，其中iRDL 130位于例如下方布线结构105A、105B之上。虽然图1示出了两级布线结构105(即，布线结构105A/105B，iRDL130)，但是另外的布线结构(例如，105C、105D、105E)可以在布线结构105A/105B下方，如图2所示。在所述示例中，在图2中标识了四层布线结构(105A/105B、105C、105D、105E)、层间绝缘材料115和触点140。布线结构105的每层包含通过诸如层间绝缘材料115或绝缘材料110的绝缘材料与布线结构105的其它层的导电材料隔离的导电材料。布线结构105的每层通过触点140电耦接到布线结构105的另一层。附加的布线结构105B、105C可以位于布线结构105A和iRDL 130的下方。导电材料可以是高导电率金属材料、中等导电率金属材料或低导电率金属材料，这取决于半导体装置100的期望性能特性(例如，电容)。导电材料可以是金属、金属合金、含金属材料、导电掺杂半导体材料或其组合。导电材料可包含但不限于铝、铜、金、铱、氧化铱、钼、氮化钼、镍、铂、钌、氧化钌、氮化钌钛、银、钽、氮化钽、硅化钽、钛、氮化钛、硅化钛、氮化钛铝、氮化钛硅、钨、氮化钨、其合金、其组合或导电地掺杂的硅。
仅作为示例，最低级处的最低(金属0)布线结构105E可以是低导电率金属(例如，钨)，第一级处的中间(金属1)布线结构105D可以是高导电率金属(例如，铜)。第二级处的中间(金属2)布线结构105C可为高导电率金属(例如，铜)，且第三级处的中间(金属3)布线结构105A/105B可为中等导电率金属(例如，铝)。此外，iRDL 130设置在最高级处。iRDL 130可以包含铝并且可以以足够的宽度和足够的厚度形成以实现低电阻率。
层间绝缘材料115可以是介电材料，包含但不限于氧化硅或氮化硅。层间绝缘材料115的厚度可足以使导电材料彼此电隔离。
补偿电容器120的下电极150由导电的下电极材料形成，诸如上述材料之一。在一些实施例中，下电极150由氮化钛形成。介电材料155具有大于或等于约20的介电常数。介电材料155例如可以是高k介电材料，包含但不限于氧化铪(HfOx，诸如HfO2)；氧化锌(ZrOx，诸如ZrO2)；氧化铝(AlOx，诸如Al2O3)；非晶ZrOx，非晶AlOx，ZrOx和AlOx的叠层结构；聚倍半硅氧烷(PSQ)；钛酸锶钡(BST)；锆钛酸铅(PZT)；锆钛酸铅镧(PLZT)；钽钪酸铅(PST)；钽酸锶铋(SBT)；钽酸铋钡(BBT)；钛酸钡(BT)；钛酸锶(ST)；五氧化二钽(Ta2O5)中的一或多种。所述叠层结构可以包含交替的非晶AlOx和结晶ZrOx材料，在结晶非晶ZrOx材料的两个厚层之间的非晶AlOx材料的薄层，或者在非晶AlOx材料的薄层上方的结晶非晶ZrOx材料的厚层。上电极160由导电的上电极材料形成，诸如上述材料之一。在一些实施例中，上电极160被形成为iRDL 130的一部分并且包含钛-铝-氮化钛(Ti-Al-TiN)的组合。形成上电极160的导电材料也形成iRDL130。
如图1所示，半导体装置100包含第一布线结构105A和与第一布线结构105A间隔开的第二布线结构105B，以及第一触点140A和与第一触点140A间隔开的第二触点140B。第一和第二布线结构105A、105B(例如，第一和第二互连线135A、135B)在层间绝缘材料115中并且通过层间绝缘材料115彼此分开。第一和第二布线结构105A、105B可以由彼此相同的导电材料或不同的导电材料形成。层间绝缘材料115位于第一和第二布线结构105A、105B上方和之间。第一触点140A和第二触点140B位于第一和第二触点140A、140B和第一和第二互连线135A、135B之间的层间绝缘材料115的侧壁上。第一和第二触点140A、140B可以由彼此相同的导电材料或不同的导电材料形成。第一触点140A和第二触点140B可以被配置为例如接触插塞。第一触点140A和第二触点140B在层间绝缘材料115中，并且可操作地将布线结构105A、105B耦接到补偿电容器120。下电极150的下边缘165和图案化介电材料155′的下边缘170与第二触点140B接触。
半导体装置100的第三互连线135C和第四互连线135D彼此间隔开，并且位于层间绝缘材料115上方。第三互连线135C通过第一触点140A耦接到第一互连线135A，第四互连线135D通过第二触点140B耦接到第二互连线135B。第三和第四互连线135C、135D可以由彼此相同的导电材料形成，或者由不同的导电材料形成。第三和第四互连线135C、135D形成iRDL130。第三互连线135C的一部分在补偿电容器120的图案化介电材料155′上方伸长，并且用作补偿电容器120的上电极160。上电极160通过开口125与iRDL 130的第四互连线135D隔开(例如不接触)。第三互连线135C的导电材料可以与第一触点140A的导电材料相同，并且第四互连线135D的导电材料可以与第二触点140B的导电材料相同。第三互连线135C的导电材料可以与第一触点140A的导电材料相同。
为了增加补偿电容器120的表面积，下电极150、图案化介电材料155′和上电极160可以包含在层间绝缘材料115中的电容器沟槽中。图3示出了具有较高表面积补偿电容器120′的半导体装置100′。由于补偿电容器120′的表面积增加，半导体装置100′可以具有增加的电容。半导体装置100′包含第一和第二布线结构105A、105B(例如，第一和第二互连线135A、135B)、绝缘材料110、层间绝缘材料115、补偿电容器120(下电极150、图案化介电材料155′、上电极160)、iRDL 130(第三和第四互连线135C、135D)，第一和第二互连线105A/135A、105B/135B、第一和第二触点140A、140B、开口125、以及布线结构105B、105C，如以上关于图1和2所述。
图4示出了其中图案化介电材料155′仅位于电容器区域145中并且与电容器区域145相邻的半导体装置100″。除了在电容器区域145之外的层间绝缘材料115的部分上方不存在图案化介电材料155′之外，半导体装置100″类似于半导体装置100。半导体装置100″包含第一和第二布线结构(互连线)105A/135A和105B/135B、绝缘材料110、层间绝缘材料115、补偿电容器120(下电极150、图案化介电材料155′、上电极160)、iRDL 130(第三和第四互连线135C、135D)、第一和第二互连线135A、135B、第一和第二触点140A、140B、开口125、以及布线结构105B、105C，如上文关于图1和2描述的。
如图5所示，半导体装置100″′还可以包含包含在层间绝缘材料115中的电容器沟槽中的下电极150、图案化介电材料155′和上电极160，除了图案化介电材料155′仅存在于电容器区域145中并邻近电容器区域145之外，类似于图3。半导体装置100″′包含布线结构105A、绝缘材料110、层间绝缘材料115、补偿电容器120(下电极150、图案化介电材料155′、上电极160)、iRDL 130(第三和第四互连线135C、135D)、第一和第二互连线135A、135B(例如布线结构105A、105)、第一和第二触点140A、140B和开口125，如上关于图1和2描述的。
为了形成半导体装置100，如图6所示，在包含绝缘材料110上的布线结构(互连线)135A和135B的结构600上方形成层间绝缘材料115。可以通过常规技术形成包含绝缘材料110上的布线结构105A、105B(例如，第一和第二互连线135A、135B)的结构600。布线结构105A、105B例如可以是触点(例如，接合焊盘)。可通过常规技术在结构600上形成层间绝缘材料115。层间绝缘材料115可以形成在结构600上方，其厚度足以使布线结构105A和105B与其上的iRDL电隔离。在一些实施例中，层间绝缘材料115可以形成为约1μm至约10μm的厚度，诸如约1μm至约9μm，约1μm至约8μm，约1μm至约7μm，约1μm至约6μm，约4μm至约10μm，约5μm至约10μm，或约5μm至约10μm。在一些实施例中，层间绝缘材料115可以形成为约6μm的厚度。在形成层间绝缘材料115之后，可对层间绝缘材料115的顶表面进行研磨平面化动作，例如化学机械平面化(CMP)动作。
如图7所示，在层间绝缘材料115上形成下电极材料605。下电极材料605可以是上述导电材料之一，并且形成在层间绝缘材料115的基本上所有的顶面上并与之接触。下电极材料605可以形成为足以使所述材料用作下电极150的厚度。可以通过常规技术在层间绝缘材料115上形成下电极材料605。可以对下电极材料605图案化以在电容器区域145中的层间绝缘材料115上形成下电极150，如图8所示。下电极150的一端可以与第二互连线135B的位置重叠(例如在其上方延伸)，并且下电极150的另一端可以朝向第一互连线135A的位置延伸，但是与第一互连线135A的位置间隔开。下电极材料605可通过常规光刻技术图案化以形成下电极150。举例来说，可在下电极材料605上方形成光致抗蚀剂材料(未图示)并通过常规技术图案化，其中光致抗蚀剂材料中的图案随后转移到下电极材料605。例如，可以使用干法蚀刻工艺来形成下电极150。
如图9所示，可以通过常规技术在层间绝缘材料115的顶表面上以及在下电极150的顶表面和侧壁上方形成介电材料155。介电材料155可以共形地形成在层间绝缘材料115和下电极150上方。介电材料155的厚度可小于或等于约10nm，诸如从约1nm至小于或等于约10nm，从约1nm至小于或等于约1nm等于约5nm，从约5nm至小于或等于约10nm，从约2nm至小于或等于约10nm，从约3nm至小于或等于约10nm，从约4nm至小于或等于约10nm，从约5nm至小于或等于约10nm，从约6nm至小于或等于约10nm，从约7nm至小于或等于约10nm，从约8nm至小于或等于约10nm，或从约9nm至小于或等于约10nm。在一些实施例中，介电材料155可以是高k介电材料并且厚度小于或等于约10nm。
去除覆盖布线结构105的介电材料155和层间绝缘材料115的部分(例如，第一和第二互连线135A、135B)，以暴露第一和第二互连线135A、135B的顶表面以及层间绝缘材料115的侧壁，如图10所示。通过常规光刻技术移除介电材料155和层间绝缘材料115以形成由层间绝缘材料115的侧壁界定的沟槽610。在介电材料155上方形成光致抗蚀剂材料(未示出)并通过常规技术对其进行图案化，其中光致抗蚀剂材料中的图案随后被转移到介电材料155和层间绝缘材料115。例如，干法蚀刻工艺可用于形成图案化介电材料155′和沟槽610。
如图11所示，用于iRDL 130的导电材料615形成在沟槽610中并在图案化介电材料155′上方。导电材料615可以共形地形成在图案化介电材料155′的顶表面上方，层间绝缘材料115的暴露侧壁上方，以及布线结构105的顶表面上方。覆盖图案化介电材料155′和下电极150的导电材料615可以形成补偿电容器120的电极(例如，上电极160)，如图1所示。虽然图1将导电材料615示出为单一材料，但导电材料615可包含多种材料，诸如Ti-Al-TiN，其中钛形成于图案化介电材料155′的顶表面上，层间绝缘材料115的暴露侧壁上方以及布线结构105的顶表面上方。铝可以形成在钛上方，并且氮化钛可以形成在铝上方，形成iRDL 130。
然后，对iRDL 130进行图案化，使得可以去除与电容器区域145相邻的导电材料615的一部分，从而形成开口125并暴露下面的图案化介电材料155′的部分，如图1和12所示。可通过常规光刻技术(例如通过干式蚀刻工艺)来形成开口125。开口125限定补偿电容器120的上电极160的一个边界。电容器区域145中的导电材料615的侧壁可以限定上电极160，如图1所示。下电极150、图案化介电材料155′和上电极160形成补偿电容器120，补偿电容器120通过第一和第二触点140A、140B以及第三和第四互连线135C、135D将iRDL 130连接到布线结构105A、105B。因此，在层间绝缘材料115上的电容器区域145中形成补偿电容器120。位于图案化介电材料155′上方的导电材料615的剩余部分形成第三和第四互连线135C、135D(即iRDL 130)，并且位于层间绝缘材料115的侧壁上的导电材料615的剩余部分形成第一和第二触点140A、140B。在对包含开口125的iRDL 130进行图案化之后，可以在装置的整个表面上形成诸如氮化硅(SiN)或氮氧化硅(SiON)的钝化材料618以及诸如聚酰亚胺的绝缘材料620，如图12所示。部分钝化材料618和绝缘材料620被选择性地去除以暴露导电材料615(例如，iRDL 130)的相应部分，这些部分中的每个部分用作焊盘630。在使用和操作中，接地(GND)电压可施加到结合焊盘630并通过第四互连线135D和iRDL 130的触点140B传送到补偿电容器120的下电极150和第二互连线135B。另外，电源(VDD)电压可以被施加到另一个结合焊盘(图12中未示出)，所述另一个接合焊盘被耦接到iRDL 130的第三互连线135C并且被传送到电容器120的上电极160以及第一互连线135C和触点140A。随后的过程动作可以通过常规技术进行，本文不对其进行详细描述。
为了形成具有较大表面积补偿电容器120′的半导体装置100′，在层间绝缘材料115的电容器区域145中形成电容器沟槽1300，如图13所示。在包含布线结构105A和绝缘材料110的结构600上方的电容器区域145中形成电容器沟槽1300，这基本上如上面关于图6描述的。电容器沟槽1300由层间绝缘材料115的侧壁限定，并通过传统的光刻技术形成在相邻布线结构105之间的电容器区域145中。例如，可以在层间绝缘材料115上方形成光致抗蚀剂材料(未示出)并通过常规技术对其进行图案化，随后将光致抗蚀剂材料中的图案转移到层间绝缘材料115。例如，可以使用干法蚀刻工艺来形成电容器沟槽1300。下电极材料605可形成在电容器沟槽1300的侧壁上和层间绝缘材料115的顶表面上方，并通过常规光刻技术对其进行图案化，以在电容器沟槽1300中形成下电极150，如图14所示。在电容器沟槽1300中的下电极150上方和层间绝缘材料115的顶表面上方形成介电材料155，如图15所示。
如图16所示，可以去除覆盖布线结构105的介电材料155和层间绝缘材料115的部分，以暴露布线结构105的顶表面和层间绝缘材料115的侧壁。介电材料155和层间绝缘材料115的去除基本上如上文结合图10所描述的进行。通过常规光刻技术去除介电材料155和层间绝缘材料115，以在层间绝缘材料115中形成图案化介电材料155′和沟槽610。通过常规光刻技术(例如，通过干式蚀刻工艺)形成沟槽610。
如图17所示，在沟槽610中并在图案化的介电材料155′上方形成导电材料615。导电材料615可以共形地形成在图案化介电材料155′的顶表面上方，层间绝缘材料115的侧壁上方，以及布线结构105的顶表面上方。虽然图17示出的导电材料615是单一材料，但是导电材料615可以包含多种材料，诸如Ti-Al-TiN。
然后对iRDL 130进行图案化，从而可以去除iRDL 130的一部分，从而形成开口125并暴露图案化介电材料155′的下方部分，如图3所示。可通过常规光刻技术(例如通过干式蚀刻工艺)来形成开口125。开口125限定补偿电容器120的上电极160的一个边界。下电极150、图案化介电材料155′和上电极160形成补偿电容器120，补偿电容器120通过第一和第二触点140A、140B以及第三和第四互连线135C、135D将iRDL 130连接到布线结构105A/135A、105B/135B。因此，在层间绝缘材料115上的电容器区域145中形成补偿电容器120。位于图案化介电材料155′上方的iRDL 130的剩余部分形成第三和第四互连线135C、135D，并且位于层间绝缘材料115的侧壁上的iRDL 130的剩余部分形成第一和第二触点140A、140B。
在对包含开口125的iRDL 130进行图案化之后，可以在装置的整个表面上形成钝化材料618(诸如SiN或SiON)和绝缘材料620(诸如聚酰亚胺)，如图18所示。部分钝化材料618和绝缘材料620被选择性地去除以暴露导电材料615(例如，iRDL 130)的相应部分，这些部分中的每个部分用作焊盘630。在使用和操作中，GND电压可以施加到结合焊盘630，并通过第四互连线135D和iRDL 130的触点140B传送到补偿电容器120的下电极150和第二互连线135B。另外，VDD电压可以被施加到另一个接合焊盘(图18中未示出)，所述另一个接合焊盘被耦接到iRDL 130的第三互连线135C并且被传送到电容器120的上电极160以及第一互连线135C和触点140A。随后的过程动作可以通过常规技术进行，本文不对其进行详细描述。
为了形成半导体装置100″，如图19所示，在结构600上方的层间绝缘材料115上方形成下电极材料和介电材料155，并进行图案化。可在层间绝缘材料115上方形成下电极材料并对其进行图案化以在电容器区域145中形成下电极150，如上文关于图6和7所描述。介电材料可形成于电容器区域145中的下电极150上方并通过常规技术图案化，如上文关于图9、10和11所描述，以形成图案化介电材料155′。图案化介电材料155′可以在布线结构105之间延伸，并且下电极150可以位于图案化介电材料155′下方。去除覆盖布线结构105的图案化介电材料155′和层间绝缘材料115的部分，以暴露布线结构135A、135B的顶表面和层间绝缘材料115的侧壁，如图20所示，并形成沟槽610。在图20中，图案化介电材料155′仅存在于电容器区域145中且邻近于电容器区域145。除了在电容器区域145外部的层间绝缘材料115的部分上不存在图案化介电材料155′之外，半导体装置100″类似于半导体装置100。半导体装置100″包含布线结构105A、105B(第一与第二互连线135A、135B)、绝缘材料110、层间绝缘材料115、补偿电容器120(下电极150、图案化介电材料155′、上电极160)、iRDL 130(第三与第四互连线135C、135D)、第一与第二触点140A、140B、以及开口125，如以上关于图1和2所描述的。
如图21所示，用于iRDL 130的导电材料615形成在沟槽610中、在层间绝缘材料115上方，以及在图案化介电材料155′上方。导电材料615可以共形地形成在图案化介电材料155′的顶表面上方，在层间绝缘材料115的顶表面和侧壁上方，以及在布线结构105的顶表面上方。虽然图21示出的导电材料615是单一材料，但是导电材料615可以包含多种材料，诸如Ti-Al-TiN。
然后，对iRDL 130进行图案化，从而可以去除与电容器区域145相邻的iRDL 130的导电材料615的一部分，形成开口125，并暴露图案化介电材料155′的下方部分，如图4所示。可通过常规光刻技术(例如通过干式蚀刻工艺)来形成开口125。开口125限定补偿电容器120的上电极160的一个边界。电容器区域145中的导电材料615的侧壁可以限定上电极160，如图4所示。下电极150、图案化介电材料155′和上电极160形成补偿电容器120，补偿电容器120通过第一和第二触点140A、140B以及第三和第四互连线135C、135D将iRDL 130连接到布线结构105A、105B。因此，在层间绝缘材料115上的电容器区域145中形成补偿电容器120。位于图案化介电材料155′上方的导电材料615的剩余部分形成第三和第四互连线135C、135D(即iRDL 130)，并且位于层间绝缘材料115的侧壁上的导电材料615的剩余部分形成第一和第二触点140A、140B。
在对包含开口125的iRDL 130进行图案化之后，可以在装置的整个表面上形成钝化材料618(诸如SiN或SiON)和绝缘材料620(诸如聚酰亚胺)，如图22所示。部分钝化材料618和绝缘材料620被选择性地去除以暴露导电材料615(例如，iRDL 130)的相应部分，这些部分中的每个部分用作焊盘630。在使用和操作中，GND电压可以施加到结合焊盘630，并通过第四互连线135D和iRDL 130的触点140B传送到补偿电容器120的下电极150和第二互连线135B。另外，VDD电压可以被施加到另一个接合焊盘(图22中未示出)，所述另一个接合焊盘被耦接到iRDL 130的第三互连线135C并且被传送到电容器120的上电极160以及第一互连线135C和触点140A。随后的过程动作可以通过常规技术进行，本文不对其进行详细描述。
为了形成半导体装置100″′(参见图5)，电容器沟槽1300形成在层间绝缘材料115中，如关于图13所描述的，且下电极150和图案化介电材料155′形成在电容器沟槽1300中，如关于图14和15所描述。在层间绝缘材料115中形成沟槽610，如关于图16所描述，不同的是电容器区域145外部的介电材料155被去除以形成图案化介电材料155′。因此，如关于图19和20所描述，图案化介电材料155′仅存在于电容器区域145中且邻近于电容器区域145。层间绝缘材料115中的开口125可以通过传统的光刻技术形成，例如通过干法刻蚀工艺。然后，钝化材料618和绝缘材料620以及焊盘可以如关于图18所描述的那样形成。随后可以进行附加的处理动作以形成包含半导体装置100″′的完整的半导体装置。随后的过程动作可以通过常规技术进行，本文不对其进行详细描述。
当在电容器区域145中形成补偿电容器120时，半导体装置100、100′、100″的下电极材料605和介电材料155形成在层间绝缘材料115上方并且被图案化以形成期望尺寸的下电极150和图案化介电材料155′。因为补偿电容器120的下电极材料605和介电材料155被图案化为期望尺寸，而不是形成在期望尺寸的小开口中，所以与常规技术相比，根据本公开的实施例的方法通过较不复杂且更可靠的工艺来制造半导体装置100、100′、100″。因此，根据本发明实施例的方法使得能够在存储器装置(例如，DRAM装置)中以小尺寸形成补偿电容器120。因此，通过简单且可靠的工艺形成半导体装置100、100′、100″、100″′的补偿电容器120，而不增加补偿电容器120的占用面积。
半导体装置100″′示出于图23并且包含独立于iRDL设置的接触插塞2300。半导体装置100″′包含布线结构105(135A、135B)、层间绝缘材料115、补偿电容器120、接触插塞2300和基底材料(未示出)上的第二导电材料2320。第二导电材料2320形成为iRDL。接触插塞2300将补偿电容器120电连接到布线结构105。补偿电容器120位于布线结构105和层间绝缘材料115上的电容器区域145中的接触插塞2300上方。补偿电容器120可以包含下电极150、下电极150上方的图案化介电材料155′，图案化介电材料155′上方的图案化CMP蚀刻停止材料2305′，以及图案化CMP蚀刻停止材料2305′上方的上电极160。电容器区域145中的第二导电材料2320的一部分用作补偿电容器120的上电极160。第二导电材料2320的另一部分通过接触插塞2300耦接到下电极150。在半导体装置100″″中可以存在多级布线结构105，其中第二导电材料2320是最上面的布线结构105。虽然图23示出两级布线结构105A、105B，但额外布线结构105C、105D可位于布线结构105A、105B下方，如图2所示。每层布线结构105包含通过层间绝缘材料115与布线结构105的其它层的金属材料隔离的金属材料。布线结构105的每层通过接触插塞2300电耦接到布线结构105的另一层。
为了形成半导体装置100″″，在结构600上的层间绝缘材料115上方形成下电极材料605，并对其进行图案化，如关于图6和7所描述的。结构600包含绝缘材料110中的布线结构105A、105B，如关于图1和2所描述的。可图案化下电极材料605以在电容器区域145中形成下电极150，如关于图6和7所描述的。可通过常规技术在层间绝缘材料115的顶部表面上方以及在下电极150的顶部表面和侧壁上方形成介电材料155，如关于图9所描述的。在介电材料155上方形成CMP蚀刻停止材料2305，如图24所示。可通过常规技术形成CMP蚀刻终止材料2305。CMP蚀刻停止材料2305可以是氧化硅、氮化硅或相对于导电材料615可选择性蚀刻的其它材料。
去除覆盖布线结构105的CMP蚀刻停止材料2305、介电材料155和层间绝缘材料115的部分，以暴露布线结构105(135A、135B)的顶表面和层间绝缘材料115的侧壁，如图25所示。通过常规光刻技术去除CMP蚀刻停止材料2305、介电材料155和层间绝缘材料115，以在层间绝缘材料115中形成图案化介电材料155′、图案化CMP蚀刻停止材料2305′和沟槽610。沟槽610可例如通过常规光刻技术(例如，通过干式蚀刻工艺)形成，如关于图10所描述的。
在沟槽610中形成衬垫2310，并且在衬垫2310上形成第一导电材料2315，如图26所示。衬垫2310和第一导电材料2315可以通过常规技术形成。在CMP蚀刻停止材料2305上方形成的多余的第一导电材料2315可以被去除，例如通过研磨平坦化动作。在一些实施例中，衬垫2310由TiN形成，并且第一导电材料2315是钨。
用于iRDL的第二导电材料2320共形地形成在CMP刻蚀停止材料2305′的顶表面上方，如图27所示。覆盖介电材料155′和下电极150的第二导电材料2320可以形成补偿电容器120的电极(例如，上电极160)。虽然图27示出上电极160为单一材料，但上电极160可包含多种材料，例如Ti-Al-TiN。
然后，对第二导电材料2320进行图案化，使得可以去除第二导电材料2320与电容器区域145相邻的部分，从而形成开口125，并暴露图案化介电材料155′下方的部分，如图23所示。可通过常规光刻技术(例如通过干式蚀刻工艺)来形成开口125。开口125限定补偿电容器120的上电极160的一个边界。如图23所示，电容器区域145中的第二导电材料2320的侧壁可以限定上电极160。下电极150、图案化的介电材料155′和上电极160形成补偿电容器120，补偿电容器120通过接触插塞2300连接到布线结构105(135A、135B)。因此，在层间绝缘材料115的电容器区域145中形成补偿电容器120。
可以在装置的整个表面上形成钝化材料618(诸如SiN或SiON)和绝缘材料620(诸如聚酰亚胺)，如图28所示。部分钝化材料618和绝缘材料620被选择性地去除，以暴露第二导电材料2320(例如，iRDL 130)的相应部分，这些部分中的每个部分都用作焊盘630。在使用和操作中，可以将接地(GND)电压施加到焊盘630，并通过第一导电材料2315和第二导电材料2320传送到补偿电容器120的下电极150和第二互连线135B。另外，可将电源(VDD)电压施加到耦接到第一导电材料2315且传送到电容器120的上电极160的另一个接合焊盘(图28中未示出)。随后可以进行附加的处理动作以形成包含半导体装置100″″的完整的半导体装置。随后的过程动作可以通过常规技术进行，本文不对其进行详细描述。
因此，公开了一种设备。所述设备包括彼此间隔开的第一互连线和第二互连线，在第一和第二互连线上方的层间绝缘材料，在层间绝缘材料中并且彼此间隔开的第一触点和第二触点，在层间绝缘材料上方并且彼此间隔开的第三互连线和第四互连线，以及在电容器区域中的补偿电容器。第三互连线通过第一触点与第一互连线耦接，第四互连线通过第二触点与第二互连线耦接。补偿电容器包括在层间绝缘材料上的下电极、在下电极上的介电材料和在介电材料上的上电极。下电极包括与第二触点接触的边缘部分。第三互连线在补偿电容器的介电材料上伸长，以提供伸长部分作为补偿电容器的上电极。
因此，公开了另一种设备。所述设备包括：在基底材料上的第一互连线和第二互连线，第一互连线和第二互连线被层间绝缘材料分离；在层间绝缘材料的侧壁上并由层间绝缘材料分离的第一触点和第二触点；在层间绝缘材料上方并被配置为iRDL的第三互连线和第四互连线，以及补偿电容器。补偿电容器包括层间绝缘材料上方的下电极、下电极上方的介电材料、以及介电材料上方的上电极。下电极包括与第二触点接触的边缘部分。补偿电容器的介电材料上的第三互连线的一部分被配置为补偿电容器的上电极。
因此，公开了一种形成设备的方法。权利要求的方法包括在基层材料上的层间绝缘材料上方形成下电极，其包括第一互连线和第二互连线。在下电极上方形成图案化介电材料，并且在层间绝缘材料中形成沟槽以暴露第一互连线和第二互连线。在图案化介电材料上方和沟槽中形成导电材料。去除所述导电材料的一部分以在图案化介电材料上形成上电极，所述下电极、所述图案化介电材料和所述上电极包括补偿电容器。
根据本公开的实施例的半导体装置100、100′、100″、100″′、100″″可以用在包含存储单元的存储器阵列2905的存储器装置2900中。存储器装置2900(例如，DRAM装置)示意性地示于图29的功能框图中。所述存储装置2900包含存储单元的存储器阵列2905，所述存储单元包含一或多个半导体装置100、100′、100″、100″′、100″″及控制逻辑组件2910。控制逻辑组件2910可被配置为在操作上与存储器阵列2905相互作用，以便对存储器阵列2905内的任何或所有存储器单元进行读取、写入或重新刷新。
因此，本发明公开一种包括存储器阵列的存储器装置，所述存储器阵列包括存储器单元和可操作地耦接到所述存储器阵列的控制逻辑组件。存储器单元中的至少一个包括彼此间隔开的第一互连线和第二互连线。层间绝缘材料位于第一互连线和第二互连线上方。所述第一触点和所述第二触点在所述层间绝缘材料中并且彼此间隔开。第三互连线和第四互连线位于所述层间绝缘材料上方并且彼此间隔开，所述第三互连线通过所述第一触点与所述第一互连线耦接，并且所述第四互连线通过所述第二触点与所述第二互连线耦接。电容器区域中的补偿电容器包括层间绝缘材料上方的下电极、下电极上方的介电材料和介电材料上方的上电极。下电极包括与第二触点接触的边缘部分。第三互连线在补偿电容器的介电材料上方伸长，其被配置为提供伸长部分作为补偿电容器的上电极。
还公开了系统3000，如图30所示，其包括半导体装置100、100′、100″、100″′、100″″。图30是根据本文所述的一或多个实施例实现的系统3000的简化框图。系统3000可以包例如计算机或计算机硬件组件、服务器或其它网络硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如音乐)播放器、Wi-Fi或启用蜂窝的平板电脑(例如
Figure BDA0002452017420000181
或
Figure BDA0002452017420000182
平板电脑)、电子书、导航装置等。系统3000包含至少一个存储装置3002，其包含包含一或多个半导体装置100、100′、100″、100″′、100″″的存储器单元，如上所述。系统3000还可以包含至少一个处理器装置3004(通常称为“处理器”)。处理器装置3004可以，任选地，包含一或多个如前所述的半导体装置100、100′、100″、100″′、100″″。系统3000还可以包含用于由用户将信息输入到电子系统3000中的一或多个输入装置3006，例如鼠标或其它指点装置、键盘、触摸板、按钮或控制面板。电子系统3000还可以包含用于向用户输出信息(例如视频或音频输出)的一或多个输出装置3008，例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置3006和输出装置3008可以包括单个触摸屏装置，其可以用于向电子系统3000输入信息和向用户输出视觉信息。一或多个输入装置3006和输出装置3008可以与存储器装置3002和处理器装置3004中的至少一个进行电通信。系统3000还可以包含一或多个存储装置3010。
因此，本发明公开一种电子系统，其包括可操作地耦接到输入装置和输出装置的处理器装置和可操作地耦接到所述处理器装置的存储器装置。所述存储器装置包括存储器单元，所述存储器单元中的至少一个包括由层间绝缘材料分离的第一互连线和第二互连线，在所述层间绝缘材料中且由所述层间绝缘材料分离的第一触点和第二触点，在所述层间绝缘材料上方且彼此分离的第三互连线和第四互连线，所述第三互连线通过所述第一触点与所述第一互连线耦接，并且所述第四互连线通过所述第二触点与所述第二互连线耦接。补偿电容器在第三互连线和第四互连线之间，并且包括层间绝缘材料上方的下电极、下电极上方的介电材料和介电材料上方的上电极，下电极包括与第二触点相接触的边缘部分。第三互连线被配置为提供伸长部分作为补偿电容器的上电极。
实施例1.一种设备，包括：彼此间隔开的第一互连线和第二互连线。层间绝缘材料 位于所述第一互连线和所述第二互连线上方。第一触点和第二触点在所述层间绝缘材料中 并且彼此间隔开。第三互连线和第四互连线位于所述层间绝缘材料上方并且彼此间隔开。 所述第三互连线通过所述第一触点与所述第一互连线耦接，并且所述第四互连线通过所述 第二触点与所述第二互连线耦接。补偿电容器位于电容器区域中，所述补偿电容器包括所 述层间绝缘材料上方的下电极、所述下电极上方的介电材料和所述介电材料上方的上电 极。下电极包括与第二触点接触的边缘部分。所述第三互连线在所述补偿电容器的所述介 电材料上方伸长，以提供伸长部分作为所述补偿电容器的所述上电极。
实施例2.根据实施例1所述的设备，其中所述第三互连线和所述第一触点包括相 同的材料，并且所述第四互连线和所述第二触点包括相同的材料。
实施例3.根据实施例1所述的设备，其中所述第一触点包括第一触点插塞，并且所 述第一触点插塞包括与所述第三互连线不同的材料，并且所述第二触点包括第二触点插 塞，并且所述第二触点插塞包括与所述第四互连线不同的材料。
实施例4.根据实施例1所述的设备，其中所述补偿电容器的所述介电材料包括高k 介电材料。
实施例5.根据实施例1所述的设备，其中所述下电极、所述介电材料和所述上电极 中的每个形成于所述层间绝缘材料中的一或多个沟槽中。
实施例6.根据实施例1所述的设备，其中所述第三互连线和所述第四互连线中的 每个被配置为集成的重分布层(iRDL)。
实施例7.根据实施例6所述的设备，还包括在其上形成所述第一互连线和所述第 二互连线的第一附加层间绝缘材料。第五互连线在所述第一附加层间绝缘材料上方并且在 第二附加层间绝缘材料上方。第六互连线在所述第二附加层间绝缘材料下方。
实施例8.根据实施例7所述的设备，其中所述第一互连线和所述第二互连线上方 的所述层间绝缘材料比所述第一附加层间绝缘材料和所述第二附加层间绝缘材料中的每 个都厚。
实施例9.一种设备，包括在基底材料上的第一互连线和第二互连线，所述第一互 连线和所述第二互连线由层间绝缘材料分离。第一触点和第二触点在所述层间绝缘材料的 侧壁上并且被所述层间绝缘材料分离。第三互连线和第四互连线位于所述层间绝缘材料上 方，并且被配置为集成重分布层(iRDL)。包括下电极的补偿电容器位于所述层间绝缘材料 上方，介电材料位于所述下电极上方，并且上电极位于所述介电材料上方。下电极包括与第 二触点接触的边缘部分。所述第三互连线的一部分在所述补偿电容器的介电材料上方，并 且被配置为所述补偿电容器的所述上电极。
实施例10.根据实施例9所述的设备，其中所述iRDL与所述补偿电容器横向相邻。
实施例11.根据实施例9所述的设备，其中所述补偿电容器与所述第三互连线和所 述第四互连线横向相邻。
实施例12.根据实施例9所述的设备，其中所述补偿电容器形成于所述层间绝缘材 料中的沟槽中。
实施例13.根据实施例9所述的设备，其中所述介电材料在所述第一互连线与所述 第二互连线之间的基本上所有距离上延伸。
实施例14.一种形成设备的方法包括：在包括第一互连线和第二互连线的基底材 料上方的层间绝缘材料上方形成下电极。在所述下电极上方形成图案化介电材料。在所述 层间绝缘材料中形成沟槽以暴露所述第一互连线和所述第二互连线。在图案化介电材料上 方和沟槽中形成导电材料。去除
所述导电材料的一部分以在
所述图案化介电材料的上方形成上电极，所述下电极、所述图案化介电材料以及
所述上电极包括补偿电容器。
实施例15.根据实施例14所述的方法，其中在所述图案化介电材料上和所述沟槽 中形成导电材料包括：在所述层间绝缘材料的侧壁上和所述图案化介电材料上方共形地形 成所述导电材料。
实施例16.根据实施例14所述的方法，其中在所述图案化介电材料上方和所述沟 槽中形成所述导电材料包括：形成第三互连线、第四互连线、第一触点和第二触点，所述第 三互连线通过所述第一触点与所述第一互连线耦接，并且所述第四互连线通过所述第二触 点与所述第二互连线耦接。
实施例17.根据实施例16所述的方法，其中形成第三互连线、第四互连线、第一触 点和第二触点包括：形成被配置为集成重分布层的所述第三互连线和所述第四互连线。
实施例18.根据实施例14所述的方法，其中去除所述导电材料的一部分以在所述 图案化介电材料上形成上电极包括：形成包括所述上电极、所述图案化介电材料和所述上 电极的补偿电容器。
实施例19.一种存储器装置，包括存储器阵列，所述存储器阵列包括存储器单元。 所述存储器单元中的至少一个包括彼此间隔开的第一互连线和第二互连线。层间绝缘材料 位于第一互连线和第二互连线上方。所述第一触点和所述第二触点在所述层间绝缘材料中 并且彼此间隔开。第三互连线和第四互连线在所述层间绝缘材料上方并且彼此间隔开。所 述第三互连线通过所述第一触点与所述第一互连线耦接，且所述第四互连线通过所述第二 触点与所述第二互连线耦接。补偿电容器在电容器区域中，并且所述补偿电容器包括所述 层间绝缘材料上方的下电极、所述下电极上方的介电材料和所述介电材料上方的上电极。 下电极包括与第二触点接触的边缘部分。所述第三互连线在所述补偿电容器的所述介电材 料上方伸长，且被配置为提供伸长部分作为所述补偿电容器的所述上电极。控制逻辑组件 可操作地耦接到所述存储器阵列。
实施例20.根据实施例19所述的存储器装置，其中所述介电材料在所述层间绝缘 材料的基本所有水平表面上。
实施例21.根据实施例19所述的存储器装置，其中所述介电材料仅在所述下电极 上。
实施例22.一种电子系统包括可操作地耦接到输入装置和输出装置的处理器装置 以及可操作地耦接到所述处理器装置的存储器装置。所述存储装置包括存储器单元，并且 至少一个存储器单元包括由层间绝缘材料分离的第一互连线和第二互连线。第一触点和第 二触点在所述层间绝缘材料中且被所述层间绝缘材料分离。第三互连线和第四互连线在所 述层间绝缘材料上方并且彼此分离。所述第三互连线通过所述第一触点与所述第一互连线 耦接，并且所述第四互连线通过所述第二触点与所述第二互连线耦接。补偿电容器位于所 述第三互连线和所述第四互连线之间。所述补偿电容器包括所述层间绝缘材料上方的下电 极、所述下电极上方的介电材料、以及所述介电材料上方的上电极。所述下电极包括与所述 第二触点接触的边缘部分，其中所述第三互连线被配置为提供伸长部分作为所述补偿电容 器的所述上电极。
虽然已经结合附图描述了某些说明性实施例，但是本领域普通技术人员将认识并理解，本公开所涵盖的实施例不限于在此明确示出和描述的那些实施例。相反，可对本文中所描述的实施例进行许多添加、删除和修改，而不脱离本公开所涵盖的实施例(诸如如下文所要求的实施例，包括合法等效物)的范围。此外，一个公开的实施例的特征可以与另一个公开的实施例的特征组合，同时仍然包括在本发明的范围内。

Claims (22)

1.一种设备，包括：
彼此间隔开的第一互连线和第二互连线；
层间绝缘材料，其位于所述第一互连线和所述第二互连线上方；
第一触点和第二触点，其在所述层间绝缘材料中并且彼此间隔开；
第三互连线和第四互连线，其在所述层间绝缘材料上方并且彼此间隔开，所述第三互连线通过所述第一触点与所述第一互连线耦接，并且所述第四互连线通过所述第二触点与所述第二互连线耦接；以及
在电容器区域中的补偿电容器，所述补偿电容器包括在所述层间绝缘材料上方的下电极、在所述下电极上方的介电材料、以及在所述介电材料上方的上电极，所述下电极包括与所述第二触点接触的边缘部分，
其中所述第三互连线在所述补偿电容器的所述介电材料上方伸长，以提供伸长部分作为所述补偿电容器的所述上电极。
2.根据权利要求1所述的设备，其中所述第三互连线和所述第一触点包括相同的材料，并且所述第四互连线和所述第二触点包括相同的材料。
3.根据权利要求1所述的设备，其中所述第一触点包括第一触点插塞并且所述第一触点插塞包括与所述第三互连线不同的材料，并且所述第二触点包括第二触点插塞并且所述第二触点插塞包括与所述第四互连线不同的材料。
4.根据权利要求1所述的设备，其中所述补偿电容器的所述介电材料包括高k介电材料。
5.根据权利要求1所述的设备，其中所述下电极、所述介电材料和所述上电极中的每个被形成在所述层间绝缘材料中的一或多个沟槽中。
6.根据权利要求1所述的设备，其中所述第三互连线和所述第四互连线中的每个被配置为集成重分布层iRDL。
7.根据权利要求6所述的设备，还包括：
第一附加层间绝缘材料，在其上形成所述第一互连线和所述第二互连线；
第五互连线，其在所述第一附加层间绝缘材料下方；
第二附加层间绝缘材料，在其上形成所述第五互连线；以及
第六互连线，其在所述第二附加层间绝缘材料下方。
8.根据权利要求7所述的设备，其中在所述第一互连线和所述第二互连线上方的所述层间绝缘材料比所述第一附加层间绝缘材料和所述第二附加层间绝缘材料中的每个都厚。
9.一种设备，包括：
在基底材料上的第一互连线和第二互连线，所述第一互连线和所述第二互连线由层间绝缘材料分离开；
第一触点和第二触点，其在所述层间绝缘材料的侧壁上并由所述层间绝缘材料分离开；
第三互连线和第四互连线，其位于所述层间绝缘材料上方并且被配置为集成重分布层iRDL；以及
补偿电容器，其包括在所述层间绝缘材料上方的下电极、在所述下电极上方的介电材料、以及在所述介电材料上方的上电极，所述下电极包括与所述第二触点接触的边缘部分，在所述补偿电容器的所述介电材料上方的所述第三互连线的一部分被配置为所述补偿电容器的所述上电极。
10.根据权利要求9所述的设备，其中所述iRDL与所述补偿电容器横向相邻。
11.根据权利要求9所述的设备，其中所述补偿电容器与所述第三互连线和所述第四互连线横向相邻。
12.根据权利要求9所述的设备，其中所述补偿电容器形成在所述层间绝缘材料中的沟槽中。
13.根据权利要求9所述的设备，其中所述介电材料在所述第一互连线与所述第二互连线之间的基本上全部距离上延伸。
14.一种形成设备的方法，包括：
在其上包括第一互连线和第二互连线的基底材料上方的层间绝缘材料上方形成下电极；
在所述下电极上方形成图案化介电材料；
在所述层间绝缘材料中形成沟槽以暴露所述第一互连线和所述第二互连线；
在所述图案化介电材料上方和所述沟槽中形成导电材料；以及
去除所述导电材料的一部分以在所述图案化介电材料上方形成上电极，所述下电极、所述图案化介电材料和所述上电极包括补偿电容器。
15.根据权利要求14所述的方法，其中在所述图案化介电材料上方和所述沟槽中形成导电材料包括：在所述层间绝缘材料的侧壁上和所述图案化介电材料上方共形地形成所述导电材料。
16.根据权利要求14所述的方法，其中在所述图案化介电材料上方和所述沟槽中形成导电材料包括：形成第三互连线、第四互连线、第一触点和第二触点，所述第三互连线通过所述第一触点与所述第一互连线耦接，并且所述第四互连线通过所述第二触点与所述第二互连线耦接。
17.根据权利要求16所述的方法，其中形成第三互连线、第四互连线、第一触点和第二触点包括：形成被配置为集成重分布层的所述第三互连线和所述第四互连线。
18.根据权利要求14所述的方法，其中去除所述导电材料的一部分以在所述图案化介电材料上方形成上电极包括：形成包括所述上电极、所述图案化介电材料和所述上电极的补偿电容器。
19.一种存储器装置，包括：
包括存储器单元的存储器阵列，所述存储器单元中的至少一个包括：
彼此间隔开的第一互连线和第二互连线；
层间绝缘材料，其位于所述第一互连线和所述第二互连线上方；
第一触点和第二触点，其在所述层间绝缘材料中并且彼此间隔开；
第三互连线和第四互连线，其在所述层间绝缘材料上方并且彼此间隔开，所述第三互连线通过所述第一触点与所述第一互连线耦接，并且所述第四互连线通过所述第二触点与所述第二互连线耦接；以及
在电容器区域中的补偿电容器，所述补偿电容器包括在所述层间绝缘材料上方的下电极、在所述下电极上方的介电材料、以及在所述介电材料上方的上电极，所述下电极包括与所述第二触点接触的边缘部分，
其中所述第三互连线在所述补偿电容器的所述介电材料上方伸长，并且被配置为提供伸长部分作为所述补偿电容器的所述上电极；以及
可操作地耦接到所述存储器阵列的控制逻辑部件。
20.根据权利要求19所述的存储器装置，其中所述介电材料位于所述层间绝缘材料的基本所有水平表面上。
21.根据权利要求19所述的存储器装置，其中所述介电材料仅在所述下电极上。
22.一种电子系统，包括：
可操作地耦接到输入装置和输出装置的处理器装置；以及
存储器装置，其被可操作地耦接到所述处理器装置并且包括存储器单元，所述存储器单元中的至少一个包括：
由层间绝缘材料分离开的第一互连线和第二互连线；
第一触点和第二触点，其在所述层间绝缘材料中并由所述层间绝缘材料分离开；
第三互连线和第四互连线，其在所述层间绝缘材料上方并且彼此分离，所述第三互连线通过所述第一触点与所述第一互连线耦接，并且所述第四互连线通过所述第二触点与所述第二互连线耦接；以及
在所述第三互连线和所述第四互连线之间的补偿电容器，所述补偿电容器包括在所述层间绝缘材料上方的下电极、在所述下电极上方的介电材料、以及在所述介电材料上方的上电极，所述下电极包括与所述第二触点接触的边缘部分，其中所述第三互连线被配置为提供伸长部分作为所述补偿电容器的所述上电极。
CN202010295447.1A 2019-04-22 2020-04-15 包括补偿电容器的设备及相关方法、存储器装置和电子系统 Active CN111834367B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/390,728 2019-04-22
US16/390,728 US11158640B2 (en) 2019-04-22 2019-04-22 Apparatus comprising compensation capacitors and related memory devices and electronic systems

Publications (2)

Publication Number Publication Date
CN111834367A true CN111834367A (zh) 2020-10-27
CN111834367B CN111834367B (zh) 2024-05-24

Family

ID=72829545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010295447.1A Active CN111834367B (zh) 2019-04-22 2020-04-15 包括补偿电容器的设备及相关方法、存储器装置和电子系统

Country Status (2)

Country Link
US (2) US11158640B2 (zh)
CN (1) CN111834367B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11895825B2 (en) * 2021-05-07 2024-02-06 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including integrated capacitor and vertical channel transistor and methods of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947252A (zh) * 2004-04-26 2007-04-11 微米技术有限公司 存储器阵列、形成存储器阵列的方法和形成位线接触的方法
US20100224960A1 (en) * 2009-03-04 2010-09-09 Kevin John Fischer Embedded capacitor device and methods of fabrication

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US7180370B2 (en) 2004-09-01 2007-02-20 Micron Technology, Inc. CMOS amplifiers with frequency compensating capacitors
US8248880B2 (en) 2010-03-29 2012-08-21 Micron Technology, Inc. Voltage regulators, amplifiers, memory devices and methods
JP2012049237A (ja) * 2010-08-25 2012-03-08 Elpida Memory Inc 半導体装置
JP2013048188A (ja) 2011-08-29 2013-03-07 Elpida Memory Inc 半導体装置の製造方法
DE112013005257T5 (de) 2012-11-02 2015-09-24 Ps5 Luxco S.A.R.L. Halbleitervorrichtungsherstellungsverfahren und Halbleitervorrichtung
JP6096013B2 (ja) * 2013-03-15 2017-03-15 旭化成エレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US20140374877A1 (en) * 2013-06-21 2014-12-25 Altera Corporation Integrated Circuits With On-Die Decoupling Capacitors
US9577025B2 (en) 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device
US10319675B2 (en) 2016-01-13 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor embedded with nanocrystals
US9991331B2 (en) 2016-09-26 2018-06-05 Micron Technology, Inc. Apparatuses and methods for semiconductor circuit layout
US10020252B2 (en) 2016-11-04 2018-07-10 Micron Technology, Inc. Wiring with external terminal
US10141932B1 (en) 2017-08-04 2018-11-27 Micron Technology, Inc. Wiring with external terminal
US10304497B2 (en) 2017-08-17 2019-05-28 Micron Technology, Inc. Power supply wiring in a semiconductor memory device
US10566519B2 (en) * 2017-08-18 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a flat bottom electrode via (BEVA) top surface for memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947252A (zh) * 2004-04-26 2007-04-11 微米技术有限公司 存储器阵列、形成存储器阵列的方法和形成位线接触的方法
US20100224960A1 (en) * 2009-03-04 2010-09-09 Kevin John Fischer Embedded capacitor device and methods of fabrication

Also Published As

Publication number Publication date
US20220020750A1 (en) 2022-01-20
US11637105B2 (en) 2023-04-25
CN111834367B (zh) 2024-05-24
US11158640B2 (en) 2021-10-26
US20200335504A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
US11848309B2 (en) Microelectronic devices, related electronic systems, and methods of forming microelectronic devices
US11723213B2 (en) Method and structures pertaining to improved ferroelectric random-access memory (FeRAM)
US12114509B2 (en) FeRAM decoupling capacitor
US11049864B2 (en) Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods
US20170263610A9 (en) Semiconductor devices and methods of manufacturing the same
US11527542B2 (en) System-on-chip with ferroelectric random access memory and tunable capacitor
US11810901B2 (en) Microelectronic devices, related memory devices and electronic systems, and methods of forming microelectronic devices
US20240170427A1 (en) Memory devices and related electronic systems
US6696720B2 (en) Semiconductor device having stacked capacitor and protection element
US20230389284A1 (en) Microelectronic devices, related electronic systems, and methods of forming microelectronic devices
US11637105B2 (en) Apparatus comprising compensation capacitors
CN117133739A (zh) 微电子装置、相关电子系统及形成微电子装置的方法
US11810838B2 (en) Microelectronic devices, and related electronic systems and methods of forming microelectronic devices
US20230387055A1 (en) Microelectronic devices, related electronic systems, and methods of forming microelectronic devices
KR101095724B1 (ko) 저장 캐패시터를 포함하는 반도체 장치 및 그의 형성 방법
CN115224046A (zh) 半导体器件和制造方法
CN115700914A (zh) 集成电路
US20230387072A1 (en) Microelectronic devices, related electronic systems, and methods of forming microelectronic devices
US20240357833A1 (en) METHOD AND STRUCTURES PERTAINING TO IMPROVED FERROELECTRIC RANDOM-ACCESS MEMORY (FeRAM)
US20230337440A1 (en) METHOD AND STRUCTURES PERTAINING TO IMPROVED FERROELECTRIC RANDOM-ACCESS MEMORY (FeRAM)
US20170236825A1 (en) Semiconductor integrated circuit device with reservoir capacitors and method of manufacturing the same
US20220359550A1 (en) System-on-Chip with Ferroelectric Random Access Memory and Tunable Capacitor
US20230411352A1 (en) Microelectronic devices, related electronic systems, and methods of forming microelectronic devices
JP2001094071A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant