CN111834366A - 半导体结构 - Google Patents

半导体结构 Download PDF

Info

Publication number
CN111834366A
CN111834366A CN201911300391.8A CN201911300391A CN111834366A CN 111834366 A CN111834366 A CN 111834366A CN 201911300391 A CN201911300391 A CN 201911300391A CN 111834366 A CN111834366 A CN 111834366A
Authority
CN
China
Prior art keywords
doped region
semiconductor structure
disposed
bit line
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911300391.8A
Other languages
English (en)
Other versions
CN111834366B (zh
Inventor
谢承宪
黄竞加
丁振伦
吕增富
廖伟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN111834366A publication Critical patent/CN111834366A/zh
Application granted granted Critical
Publication of CN111834366B publication Critical patent/CN111834366B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开提供一种半导体结构。该半导体结构包括一基底、一栅极结构、一电容器以及一位元线。该基底具有一表面、一第一掺杂区以及一第二掺杂区，其中该第一掺杂区与该第二掺杂区配置在该表面下。该栅极结构配置在该第一掺杂区与该第二掺杂区之间。该电容器配置在该第一掺杂区上，并电性连接该第一掺杂区。该位元线配置在该第二掺杂区上，并电性连接该第二掺杂区，其中该位元线具有一导电部以及一隔离部，该隔离部围绕该导电部，且该隔离部包含铁电材料。

Description

半导体结构
技术领域
本公开主张2019/04/18申请的美国正式申请案第16/388,314号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开涉及一种半导体结构。特别涉及一种在一存储器胞中的一位元线结构。
背景技术
对于许多现代应用，半导体装置是不可或缺的。在半导体装置之中，如动态随机存取存储器(dynamic random access memory，DRAM)装置的存储器装置，已被认为是一个重要角色。该存储器装置具有许多存储器胞(memory cells)，是纵横地行列设置在基底(substrate)上，其中每一存储器胞的形成是可由一电容器所存储，并可由一位元线(bitline)而可存取，而所述的位元线是在基底上的一表面延伸。
随着电子科技的进步，存储器装置的容量持续地增加。换言之，是提升设置在基底上的存储器胞的一密度，并缩小每一存储器胞的一尺寸。因此，寄生电容(parasiticcapacitance)是存在存储器中的各元件之间。而寄生电容对于存储器装置的效能有不利的影响。
因此，有需要持续地改善半导体装置的结构上的架构。
上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开的一实施例提供一种半导体结构。该半导体结构包括一基底，具有一表面、一第一掺杂区以及一第二掺杂区，其中该第一掺杂区与该第二掺杂区配置在该表面下；一栅极结构，配置在该第一掺杂区与该第二掺杂区之间；一电容器，配置在该第一掺杂区上，并电性连接该第一掺杂区；以及一位元线，配置在该第二掺杂区上，并电性连接该第二掺杂区；其中该位元线具有一导电部以及一隔离部，该隔离部围绕该导电部设置，且该隔离部包含铁电材料。
依据本公开的一些实施例，该铁电材料接触该导电部。
依据本公开的一些实施例，该导电部与该隔离部平行地延伸。
依据本公开的一些实施例，该隔离部还具有一孔洞(void)以及一氮化物层(nitride layer)，该氮化物层围绕该导电部设置。
依据本公开的一些实施例，该铁电材料配置在该孔洞与该氮化物层上。
依据本公开的一些实施例，该氮化物层围绕该孔洞设置。
依据本公开的一些实施例，该铁电材料完全地围绕该导电部。
依据本公开的一些实施例，该隔离部配置在该电容器与该导电部之间。
依据本公开的一些实施例，该电容器与该位元线之间的一距离为10nm。
依据本公开的一些实施例，该电容器电性连接该位元线并可存取的经过该位元线。
依据本公开的一些实施例，该铁电材料包含锆钛酸铅(lead zirconatetitanate，PbZr/TiO3)、钛酸钡(barium titanate，BaTiO3)或是钛酸铅(lead titanate，PbTiO3)。
依据本公开的一些实施例，该导电部包含钛(titanium，Ti)或钨(tungsten，W)。
依据本公开的一些实施例，该半导体结构还包括一介电层，配置在该基底上，并围绕该栅极结构、该电容器以及该位元线。
本公开的另一实施例提供一种半导体装置。该半导体装置包括一基底，具有一表面、一第一掺杂区以及一第二掺杂区，其中该第一掺杂区与该第二掺杂区配置在该表面下；一晶体管(transistor)，配置在该第一掺杂区与该第二掺杂区之间；一字元线(wordline)，配置在该晶体管上，并电性连接该晶体管；一电容器(capacitor)，配置在该第一掺杂区上，并电性连接该第一掺杂区；以及一位元线(bit line)，配置在该第二掺杂区上，并电性连接该第二掺杂区；其中该位元线包含铁电材料(ferroelectric material)。
依据本公开的一些实施例，该铁电材料配置在该位元线的一周围(periphery)。
依据本公开的一些实施例，该铁电材料与电容器之间的一距离为10nm。
依据本公开的一些实施例，该位元线还包含一导电材料，该铁电材料围绕该导电材料设置。
依据本公开的一些实施例，该导电材料的一宽度是大致地大于该铁电材料的一宽度。
依据本公开的一些实施例，该半导体结构还包括一第一介电层以及一第二介电层，该第一介电层配置在该基底上，并围绕该晶体管设置，而该第二介电层配置在该第一介电层上，并围绕该字元线、该电容器以及该位元线设置。
依据本公开的一些实施例，该铁电材料延伸穿经该第一介电层或是该第二介电层。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的保护范围标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离本公开保护范围所界定的本公开的构思和范围。
附图说明
参阅实施方式与相关申请文件合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1为依据本公开一些实施例的一种半导体结构的剖视示意图。
图2为依据本公开一些实施例的该半导体结构中示出另一实施例的一位元线的剖视示意图。
图3为依据本公开一些实施例的该半导体结构中示出另一实施例的一位元线的剖视示意图。
图4至图13为依据本公开一些实施例该半导体装置于各制备阶段的结构示意图。
附图标记说明：
100 半导体结构
101 基底
101a 表面
101b 掺杂区
101c 掺杂区
102 栅极结构
103 字元线
104 电容器
104a 第一导电插塞
105 位元线
105a 导电部
105b 绝缘部
105b-1 铁电材料
105b-2 氮化物层
105b-3 孔洞
105c 第二导电插塞
105d 线部
106 介电层
107 开口
108 间隙
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了详细说明之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于详细说明的内容，而是由相关申请文件定义。
本文中使用的术语仅是为了实现描述特定实施例的目的，而非意欲限制本发明。如本文中所使用，单数形式“一(a)”、“一(an)”，及“该(the)”意欲亦包括复数形式，除非上下文中另作明确指示。将进一步理解，当术语“包括(comprises)”及/或“包括(comprising)”用于本说明书中时，该等术语规定所陈述的特征、整数、步骤、操作、元件，及/或组件的存在，但不排除存在或增添一或更多个其他特征、整数、步骤、操作、元件、组件，及/或上述各者的群组。
在一存储器装置中，许多存储器胞为纵横地行列设置，其中每一存储器胞是架构来存储一位元的信息。所述存储器胞包括一晶体管，是架构来控制一存储操作(storageoperation)。所述晶体管是由一字元线(word line)所控制。而电容器是可存取的经过一位元线。位元线与字元线是在一基底的一表面上延伸。
随着不间断的科技进步，在存储器装置的整体尺寸持续变得越来越小的同时，增加存储器装置的功能与容量。因此，在电容器与字元线之间的非预期的寄生电容变得显著。举例来说，其降低存储器装置的一操作速度(operational speed)。因此，对存储器装置的整体性能有不利的影响。
在本公开中，公开一种半导体结构。该半导体结构包括一基底，具有一表面、一第一掺杂区以及一第二掺杂区，其中该第一掺杂区与该第二掺杂区配置在该表面下；一栅极结构，配置在该第一掺杂区与该第二掺杂区之间；一电容器，配置在该第一掺杂区上，并电性连接该第一掺杂区；以及一位元线，配置在该第二掺杂区上，并电性连接该第二掺杂区；其中该位元线具有一导电部以及一隔离部，该隔离部围绕该导电部设置，且该隔离部包含铁电材料。该位元线包含铁电材料，而所述铁电材料是可具有一暂态负电容(transientnegative capacitance)。据此，是可降低在电容器与位元线之间的一非预期寄生电容。
图1为依据本公开一些实施例的一种半导体结构100的剖视示意图。在一些实施例中，半导体结构100为一存储器装置的一部分。在一些实施例中，半导体结构100为一存储器胞的一部分，且许多存储器胞设置在存储器装置中。在一些实施例中，存储器装置为一动态随机存取存储器(dynamic random access memory，DRAM)装置。
在一些实施例中，半导体结构100具有一基底101。在一些实施例中，基底101为一半导体基底。在一些实施例中，基底101包含半导体材料，例如硅(silicon)、锗(germanium)、镓(gallium)、砷(arsenic)，或是其组合。在一些实施例中，基底101包含有材料，例如陶瓷(ceramic)、玻璃(glass)，或是其类似物。在一些实施例中，基底101为一绝缘层上硅(silicon on insulator，SOI)基底，其中一绝缘层配置在一硅基底上。在一些实施例中，基底101是与在其上的一预定功能电路一起制造。
在一些实施例中，基底101具有一表面101a。在一些实施例中，许多主动区(activeregions)界定并配置在基底101上。在一些实施例中，主动区配置在基底101的表面101a上，或是最接近基底101的表面101a设置。在一些实施例中，主动区具有许多掺杂区(dopedregions)101b、101c。在一些实施例中，每一掺杂区101b、101c包含相同形态的掺杂物(dopants)。在一些实施例中，每一掺杂区101b、101c具有一些掺杂物的形态，其是不同于包含在另一掺杂区101b、101c中的掺杂物的形态。
在一些实施例中，掺杂区101b、101c包括一第一掺杂区101b以及一第二掺杂区101c。在一些实施例中，第一掺杂区101b与第二掺杂区101c配置在基底101的表面101a之上或之下。在一些实施例中，第一掺杂区101b与第二掺杂区101c包含相同形态的掺杂物。在一些实施例中，第一掺杂区101b与第二掺杂区101c包含N种形态掺杂物。在一些实施例中，第一掺杂区101b与第二掺杂区101c为相同导电形态。
在一些实施例中，栅极结构(gate structure)102配置在第一掺杂区101b与第二掺杂区101c之间。在一些实施例中，栅极结构102为一晶体管(transistor)，其是架构来控制一电容器(capacitor)104(将于后详述)的可使用性(accessibility)。在一些实施例中，一字元线(word line)103配置在栅极结构102上，并电性连接栅极结构102，以使字元线103控制栅极结构102。在一些实施例中，字元线103包括一插塞部(plug portion)以及一线部(line portion)，插塞部朝向栅极结构102延伸并接触栅极结构102，线部是在基底101上延伸。
在一些实施例中，栅极结构102包括一栅极介电质(gate dielectric)、一栅极(gate electrode)以及一栅极间隙子(gate spacer)，栅极配置在栅极介电质上，栅极间隙子围绕栅极介电质与栅极。在一些实施例中，栅极介电质为一栅极氧化层(gate oxide)，包含氧化物、氧化硅、高介电常数(k)氧化物，或其类似物。在一些实施例中，栅极为一金属电极，包含多晶硅(polysilicon)、钨(tungsten)，或其类似物。在一些实施例中，栅极间隙子为一绝缘体(insulator)，包含氮化物(nitride)、低介电常数(k)介电质，或其类似物。
在一些实施例中，电容器104配置在第一掺杂区101b上，并电性连接第一掺杂区101b。在一些实施例中，电容器104为一存储电容器(storage capacitor)，其是架构来以一位元格式(bit format)存储信息。在一些实施例中，一信号是通过字元线103传送到栅极结构102，以致于可以存取电容器104。在一些实施例中，是可通过一位元线105(将于后详述)存取电容器104。在一些实施例中，电容器104是电性连接位元线105，并可通过位元线105进行存取。
在一些实施例中，电容器104包括一本体部(body portion)以及一隔离层(insulating layer)，隔离层围绕本体部设置。在一些实施例中，本体部包含多晶硅或任何其他适合材料，且隔离层包含氮化物、氧化物，或其类似物。在一些实施例中，隔离层为一氧化氮(nitride-oxide，NO)层或一氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)层。
在一些实施例中，一第一导电插塞(first conductive plug)104a配置在电容器104与第一掺杂区101b之间，并将电容器104电性连接到第一掺杂区101b。在一些实施例中，第一导电插塞104a包含导电材料，例如铜、铝、钨，或其类似物。
在一些实施例中，位元线105配置在第二掺杂区101c上，并电性连接第二掺杂区101c。在一些实施例中，若是栅极结构102被允许通过字元线103存取电容器104的话，则是可通过位元线105存取电容器104。在一些实施例中，一信号是传送到位元线105，以致于可读取存储在电容器104的信息，或者是可将信息写入并存储入电容器104。
在一些实施例中，位元线105至少一部分包含铁电材料(ferroelectricmaterial)。在一些实施例中，位元线105包括一导电部(conductive portion)105a以及一绝缘部(insulating portion)105b，绝缘部105b围绕导电部105a设置。在一些实施例中，导电部105a是与导电部105b平行地延伸。在一些实施例中，导电部105a是至少部分地接触绝缘部105b。在一些实施例中，绝缘部105b是全部地包围导电部105a。在一些实施例中，铁电材料配置在位元线105的一周围(periphery)。在一些实施例中，导电部105a的一宽度是大致地大于绝缘部105b的一宽度。
在一些实施例中，导电部105a包含钛(Ti)、钨(W)或任何其他适合材料。在一些实施例中，绝缘部105b包含铁电材料，例如锆钛酸铅(lead zirconate titanate，PbZr/TiO3)、钛酸钡(barium titanate，BaTiO3)或是钛酸铅(lead titanate，PbTiO3)。在一些实施例中，绝缘部105b包含的材料，具有暂态负电容(transient negative capacitance，NC)。
在一些实施例中，铁电材料是接触导电部105a。在一些实施例中，铁电材料是完全地包围导电部105a。在一些实施例中，位元线105配置在邻近电容器104处。在一些实施例中，绝缘部105b配置在电容器104与导电部105a之间。在一些实施例中，铁电材料配置在导电部105a与电容器104之间。在一些实施例中，电容器104与位元线105之间的一距离，是约为10nm。
在一些实施例中，一第二导电插塞105c配置在位元线105与第二掺杂区101c之间，并将位元线105电性连接到第二掺杂区101c。在一些实施例中，第二导电插塞105c包含导电材料，例如铜、铝、钨，或其类似物。
在一些实施例中，位元线105具有一线部105d，是在基底101上延伸，并大致地正交于导电部105a与绝缘部105b。在一些实施例中，位元线105是大致地正交于字元线103。在一些实施例中，位元线105是电性绝缘字元线103。在一些实施例中，位元线105是成列(in arow)设置，而字元线103是成行(in a column)设置。
在一些实施例中，一介电层(dielectric layer)106配置在基底101上，并围绕栅极结构102、字元线103、电容器104以及位元线105设置。在一些实施例中，介电层106具有许多相互叠置在上的介电材料层。在一些实施例中，介电层106包含氧化物、氧化硅，或其类似物。
在一些实施例中，介电层106具有一第一介电层以及一第二介电层，第一介电层配置在基底101上，并围绕栅极结构102设置，而第二介电层配置在第一介电层上，并围绕字元线103、电容器104以及位元线105设置。在一些实施例中，第一导电插塞104a与第二导电插塞105c是穿经第一介电层而延伸。
图2为依据本公开一些实施例的该半导体结构100中示出另一实施例的一位元线105的剖视示意图。在一些实施例中，位元线105具有导电部105a及绝缘部105b。在一些实施例中，绝缘部105b包含铁电材料105b-1以及一氮化物层(nitride layer)105b-2，氮化物层105b-2围绕铁电材料105b-1设置。
在一些实施例中，铁电材料105b-1是与氮化物层105b-2平行地延伸。在一些实施例中，氮化物层105b-2是完全地包围铁电材料105b-1。在一些实施例中，铁电材料105b-1配置在位元线105的一周围(periphery)。在一些实施例中，铁电材料105b-1是接触氮化物层105b-2，但并未接触导电部105a。在一些实施例中，氮化物层105b-2包含氮化物、氮化硅或是任何其他适合材料。在一些实施例中，铁电材料105b-1的一宽度，是大致地大于或等于氮化物层105b-2的一宽度。
图3为依据本公开一些实施例的该半导体结构100中示出另一实施例的一位元线105的剖视示意图。在一些实施例中，位元线105具有导电部105a及绝缘部105b。在一些实施例中，绝缘部105b具有铁电材料105b-1、氮化物层105b-2以及一孔洞(void)105b-3。在一些实施例中，铁电材料105b-1配置在位元线105的一周围(periphery)。在一些实施例中，铁电材料105b-1与电容器104之间的一距离，是约为10nm。在一些实施例中，铁电材料105b-1、氮化物层105b-2以及孔洞105b-3围绕导电部105a设置。在一些实施例中，氮化物层105b-2围绕孔洞105b-3设置，且铁电材料105b-1配置在氮化物层105b-2与孔洞105b-3上。
在一些实施例中，铁电材料105b-1围绕导电部105a设置。在一些实施例中，氮化物层105b-2与孔洞105b-3围绕导电部105a设置。在一些实施例中，孔洞105b-3为一气隙(airgap)，其是在孔洞105b-3中具有任意形态的气体。在一些实施例中，孔洞105b-3填满大气中的空气(atmospheric air)。在一些实施例中，在孔洞105b-3中不存在固态材料(solidmaterial)。
在本公开中，亦公开一种半导体结构的制备方法。在一些实施例中，一半导体结构100是可由如图4至图13来形成。如图所示许多步骤、描述以及图示，并不意味来限制步骤的顺序。
如图4所示，形成并提供一基底101、一栅极结构102、一字元线103以及一电容器104。在一些实施例中，基底101、栅极结构102、字元线103以及电容器104所形成的架构，是如上所述或者是如图1至图3所示。在一些实施例中，提供基底101，之后，栅极结构102、字元线103以及电容器104形成在基底101上。在一些实施例中，基底101的第一掺杂区101b与第二掺杂区101c是以植入法(implantation)或任何其他适合操作所形成。
在一些实施例中，栅极结构102是以栅极介电质与栅极的沉积所形成，例如化学气相沉积(chemical vapor deposition，CVD)、等离子体增强型化学气相沉积(plasmaenhanced CVD，PECVD)或任何其他适合操作。在一些实施例中，字元线103、第一导电插塞104a以及第二导电插塞105c是以微影(photolithography)、蚀刻(etching)、电镀(electroplating)或任何其他适合操作所形成。
在一些实施例中，移除介电层106的一部分，以形成如图4所示的一开口(opening)107。在一些实施例中，介电层106的一部分的移除方法包括蚀刻或任何其他适合操作。
在一些实施例中，位元线105是以不同操作所形成。在一些实施例中，位元线105是以如图5至图6所示的方法形成。在一些实施例中，铁电材料是沿着开口107的一侧壁配置，以形成位元线105的绝缘部105b。在一些实施例中，导电部105a是以将一导电材料沉积在开口107中的方法所形成，其中绝缘部105b围绕导电材料设置。在一些实施例中，导电部105a与绝缘部105b所形成的架构是如上所述或是如图1所示。在一些实施例中，铁电材料与导电材料是以电镀、喷溅(sputtering)或任何其他适合操作所配置。在一些实施例中，是形成在图1所示的半导体结构100。
在一些实施例中，形成如图7至图10所示的位元线105。在一些实施例中，氮化物层105b-2是沿着如图7所示的开口107的一侧壁所配置，且之后，铁电材料105b-1配置在如图8所示的开口107与氮化物层105b-2中。在一些实施例中，氮化物层105b-2是以沉积法或任何其他适合操作所配置。在一些实施例中，氮化物层105b-2还配置在开口107中，且如图9所示，铁电材料105b-1围绕氮化物层105b-2设置。在一些实施例中，形成绝缘部105b，且其所形成的架构是如上所述或如图2所示。
在一些实施例中，导电部105a是以将一导电材料沉积在开口107中所形成，且如图10所示，绝缘部105b围绕导电部105a设置。在一些实施例中，氮化物层105b-2围绕导电材料设置。在一些实施例中，导电部105a的结构是如上所示或是如图2所示。在一些实施例中，导电材料是以电镀、喷溅或任何其他适合操作所配置。在一些实施例中，形成如图2所示的半导体结构100。
在一些实施例中，形成如图11至图13所示的位元线105。在一些实施例中，氮化物层105b-2配置在开口107中，并移除氮化物层105b-2的一部分，其造成形成一间隙(gap)108，且如图12所示，形成孔洞105b-3。在一些实施例中，铁电材料105b-1密封间隙108，以形成孔洞105b-3。在一些实施例中，铁电材料105b-1、氮化物层105b-2以及孔洞105b-3所形成的架构，是如上所述或是如图3所示。
在一些实施例中，导电部105a是以将一导电材料沉积在开口107中所形成，且如图13所示，绝缘部105b围绕导电部105a设置。在一些实施例中，铁电材料105b-1、氮化物层105b-2以及孔洞105b-3围绕导电材料设置。在一些实施例中，形成一线部105d以覆盖导电部105a与绝缘部105b。在一些实施例中，形成如图3所示的半导体结构100。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离本公开相关申请文件所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本公开的保护范围内。

Claims (20)

1.一种半导体结构，包括：
一基底，具有一表面、一第一掺杂区以及一第二掺杂区，其中该第一掺杂区与该第二掺杂区配置在该表面下；
一栅极结构，配置在该第一掺杂区与该第二掺杂区之间；
一电容器，配置在该第一掺杂区上，并电性连接该第一掺杂区；以及
一位元线，配置在该第二掺杂区上，并电性连接该第二掺杂区；
其中该位元线具有一导电部以及一隔离部，该隔离部围绕该导电部设置，且该隔离部包含铁电材料。
2.如权利要求1所述的半导体结构，其中该铁电材料接触该导电部。
3.如权利要求1所述的半导体结构，其中该导电部与该隔离部平行地延伸。
4.如权利要求1所述的半导体结构，其中该隔离部还具有一孔洞以及一氮化物层，该氮化物层围绕该导电部设置。
5.如权利要求4所述的半导体结构，其中该铁电材料配置在该孔洞与该氮化物层上。
6.如权利要求4所述的半导体结构，其中该氮化物层围绕该孔洞设置。
7.如权利要求1所述的半导体结构，其中该铁电材料完全地围绕该导电部。
8.如权利要求1所述的半导体结构，其中该隔离部配置在该电容器与该导电部之间。
9.如权利要求1所述的半导体结构，其中该电容器与该位元线之间的一距离为10nm。
10.如权利要求1所述的半导体结构，其中该电容器电性连接该位元线并可存取的经过该位元线。
11.如权利要求1所述的半导体结构，其中该铁电材料包含锆钛酸铅PbZr/TiO3、钛酸钡BaTiO3或是钛酸铅PbTiO3。
12.如权利要求1所述的半导体结构，其中该导电部包含钛或钨。
13.如权利要求1所述的半导体结构，还包括一介电层，配置在该基底上，并围绕该栅极结构、该电容器以及该位元线。
14.一种半导体结构，包括：
一基底，具有一表面、一第一掺杂区以及一第二掺杂区，其中该第一掺杂区与该第二掺杂区配置在该表面下；
一晶体管，配置在该第一掺杂区与该第二掺杂区之间；
一字元线，配置在该晶体管上，并电性连接该晶体管；
一电容器，配置在该第一掺杂区上，并电性连接该第一掺杂区；以及
一位元线，配置在该第二掺杂区上，并电性连接该第二掺杂区；
其中该位元线包含铁电材料。
15.如权利要求14所述的半导体结构，其中该铁电材料配置在该位元线的一周围。
16.如权利要求14所述的半导体结构，其中该铁电材料与电容器之间的一距离为10nm。
17.如权利要求14所述的半导体结构，其中该位元线还包含一导电材料，该铁电材料围绕该导电材料设置。
18.如权利要求17所述的半导体结构，其中该导电材料的一宽度是大致地大于该铁电材料的一宽度。
19.如权利要求14所述的半导体结构，还包括一第一介电层以及一第二介电层，该第一介电层配置在该基底上，并围绕该晶体管设置，而该第二介电层配置在该第一介电层上，并围绕该字元线、该电容器以及该位元线设置。
20.如权利要求19所述的半导体结构，其中该铁电材料延伸穿经该第一介电层或是该第二介电层。
CN201911300391.8A 2019-04-18 2019-12-17 半导体结构 Active CN111834366B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/388,314 US10763212B1 (en) 2019-04-18 2019-04-18 Semiconductor structure
US16/388,314 2019-04-18

Publications (2)

Publication Number Publication Date
CN111834366A true CN111834366A (zh) 2020-10-27
CN111834366B CN111834366B (zh) 2023-12-08

Family

ID=72241680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911300391.8A Active CN111834366B (zh) 2019-04-18 2019-12-17 半导体结构

Country Status (3)

Country Link
US (1) US10763212B1 (zh)
CN (1) CN111834366B (zh)
TW (1) TWI732255B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227926B2 (en) * 2020-06-01 2022-01-18 Nanya Technology Corporation Semiconductor device and method for fabricating the same
US11469234B2 (en) * 2020-11-13 2022-10-11 Nanya Technology Corporation Semiconductor device having reduced contact resistance between access transistors and conductive features and method of manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200828570A (en) * 2006-12-25 2008-07-01 Ind Tech Res Inst Electronic devices with hybrid high-k dielectric multi-layers and fabrication methods thereof
CN102820303A (zh) * 2011-06-09 2012-12-12 力旺电子股份有限公司 非易失性存储器以及其编程与读取方法
US20140239397A1 (en) * 2013-02-26 2014-08-28 Semiconductor Manufacturing International (Shanghai) Corporation Jlt (junction-less transistor) device and method for fabricating the same
US20150318285A1 (en) * 2014-04-30 2015-11-05 Stmicroelectronics, Inc. Dram interconnect structure having ferroelectric capacitors
TW201614806A (en) * 2014-10-02 2016-04-16 Inotera Memories Inc Semiconductor structure
CN106463512A (zh) * 2014-04-28 2017-02-22 美光科技公司 铁电存储器及其形成方法
TW201812749A (zh) * 2016-08-31 2018-04-01 美商美光科技公司 混合式記憶體裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492245B1 (en) * 2001-10-16 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming air gap isolation between a bit line contact structure and a capacitor under bit line structure
US20160005749A1 (en) * 2014-07-01 2016-01-07 Qualcomm Incorporated Series ferroelectric negative capacitor for multiple time programmable (mtp) devices
US9805806B2 (en) * 2015-10-16 2017-10-31 Ememory Technology Inc. Non-volatile memory cell and method of operating the same
US9865655B2 (en) * 2015-12-15 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure with resistance-change material and method for forming the same
US9558809B1 (en) * 2015-12-18 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Layout of static random access memory array
US9721645B1 (en) * 2016-01-29 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM arrays and methods of manufacturing same
US9882566B1 (en) * 2017-01-10 2018-01-30 Ememory Technology Inc. Driving circuit for non-volatile memory
TWI630623B (zh) * 2017-04-07 2018-07-21 力旺電子股份有限公司 可編程可抹除的非揮發性記憶體
TWI720237B (zh) * 2017-08-08 2021-03-01 聯華電子股份有限公司 靜態隨機存取記憶體單元、佈局圖案及其操作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200828570A (en) * 2006-12-25 2008-07-01 Ind Tech Res Inst Electronic devices with hybrid high-k dielectric multi-layers and fabrication methods thereof
CN102820303A (zh) * 2011-06-09 2012-12-12 力旺电子股份有限公司 非易失性存储器以及其编程与读取方法
US20140239397A1 (en) * 2013-02-26 2014-08-28 Semiconductor Manufacturing International (Shanghai) Corporation Jlt (junction-less transistor) device and method for fabricating the same
CN106463512A (zh) * 2014-04-28 2017-02-22 美光科技公司 铁电存储器及其形成方法
US20150318285A1 (en) * 2014-04-30 2015-11-05 Stmicroelectronics, Inc. Dram interconnect structure having ferroelectric capacitors
TW201614806A (en) * 2014-10-02 2016-04-16 Inotera Memories Inc Semiconductor structure
TW201812749A (zh) * 2016-08-31 2018-04-01 美商美光科技公司 混合式記憶體裝置

Also Published As

Publication number Publication date
CN111834366B (zh) 2023-12-08
US10763212B1 (en) 2020-09-01
TWI732255B (zh) 2021-07-01
TW202040789A (zh) 2020-11-01

Similar Documents

Publication Publication Date Title
US7053435B2 (en) Electronic devices including electrodes with insulating spacers thereon
US7291877B2 (en) Integrated circuit arrangement with capacitor
US11984472B2 (en) Double-sided capacitor structure and method for forming the same
CN111384055A (zh) 半导体结构
US11641732B2 (en) Self-aligned etch back for vertical three dimensional (3D) memory
CN111834366B (zh) 半导体结构
US20240008263A1 (en) Semiconductor structure and method for manufacturing same
US8035136B2 (en) Semiconductor device and method of manufacturing the same
JP4755946B2 (ja) 半導体記憶装置およびその製造方法
US8575669B2 (en) Fabricating technique of a highly integrated semiconductor device in which a capacitor is formed between adjacent gate patterns by using a nanotube process
US6251725B1 (en) Method of fabricating a DRAM storage node on a semiconductor wafer
US11895831B2 (en) Manufacturing method for memory and memory
US20240023321A1 (en) Memory device having word line surrounding gate structure and manufacturing method thereof
US20230114038A1 (en) Semiconductor structure and manufacturing method thereof
US11937420B2 (en) Memory device having word line with improved adhesion between work function member and conductive layer
US11895820B2 (en) Method of manufacturing memory device having word line with improved adhesion between work function member and conductive layer
KR100249917B1 (ko) Dram셀의 커패시터의 제조방법
US11849573B2 (en) Bottom electrode contact for a vertical three-dimensional memory
US20230240064A1 (en) Memory device having memory cell with reduced protrusion
US20240064969A1 (en) Semiconductor structure and method for fabricating same
US20230240061A1 (en) Method of manufacturing memory device having memory cell with reduced protrusion
US20220406735A1 (en) Semiconductor device and method for manufacturing same
US20230389268A1 (en) Semiconductor structure and manufacturing method thereof
KR100329741B1 (ko) 텅스텐 실리사이드 하부전극을 갖는 캐패시터 형성 방법
KR20240015018A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant