CN111819666A - 蚀刻方法和等离子体处理装置 - Google Patents

蚀刻方法和等离子体处理装置 Download PDF

Info

Publication number
CN111819666A
CN111819666A CN201980017819.XA CN201980017819A CN111819666A CN 111819666 A CN111819666 A CN 111819666A CN 201980017819 A CN201980017819 A CN 201980017819A CN 111819666 A CN111819666 A CN 111819666A
Authority
CN
China
Prior art keywords
gas
substrate
chamber
plasma
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980017819.XA
Other languages
English (en)
Inventor
岩野光纮
细谷正德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111819666A publication Critical patent/CN111819666A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

在一个例示的实施方式的蚀刻方法中，在等离子体处理装置的腔室内生成包含碳氟化合物气体的处理气体的等离子体，在基片上形成包含碳氟化合物的沉积物的步骤。基片具有由含硅材料形成的第一区域和由含金属材料形成的第二区域。接着，在腔室内生成稀有气体的等离子体，对基片供给稀有气体离子。其结果是，用沉积物中的碳氟化合物对第一区域进行蚀刻。在生成稀有气体的等离子体时，利用电磁体形成磁场的分布，该磁场的分布在基片的边缘侧的上方具有比基片的中心的上方的水平成分大的水平成分。

Description

蚀刻方法和等离子体处理装置
技术领域
本发明的例示的实施方式涉及蚀刻方法和等离子体处理装置。
背景技术
在电子器件的制造中，进行使用等离子体处理装置的等离子体蚀刻。在等离子体蚀刻中，相对于该基片的第二区域选择性地蚀刻基片的第一区域。第二区域由不同于第一区域的材料的材料形成。在专利文献1中，记载了相对于由氮化硅形成的第二区域选择性地蚀刻由氧化硅形成的第一区域的方法。
在专利文献1所记载的方法中，在基片上形成碳氟化合物(fluorocarbon)的沉积物。为了形成沉积物，在等离子体处理装置的腔室内生成碳氟化合物气体的等离子体。接着，将稀有气体的离子供给到基片。为了生成稀有气体的离子，在腔室内生成稀有气体的等离子体。通过将稀有气体离子供给到基片，沉积物中的碳氟化合物与第一区域的氧化硅发生反应。其结果是，第一区域被蚀刻。另一方面，第二区域被沉积物保护。
现有技术文献
专利文献
专利文献1：日本特开2016-136606号公报
发明内容
发明要解决的技术问题
寻求能够提高相对于基片的第二区域选择性地蚀刻该基片的第一区域的处理的面内均匀性的技术。
用于解决技术问题的技术方案
在一个例示的实施方式中，提供了一种使用等离子体处理装置执行的蚀刻方法。蚀刻方法在该等离子体处理装置的腔室内配置有基片的状态下执行。蚀刻方法包括在腔室内生成包含碳氟化合物气体的处理气体的等离子体，以在基片上形成包含碳氟化合物的沉积物的步骤。基片具有由含硅材料形成的第一区域和由含金属材料形成的第二区域。蚀刻方法还包括在腔室内生成稀有气体的等离子体，以使得通过对基片供给稀有气体离子而使形成于基片上的沉积物中的碳氟化合物与第一区域的含硅材料反应来蚀刻第一区域的步骤。在生成稀有气体的等离子体的步骤中，利用电磁体形成磁场的分布，该磁场的分布在基片的边缘侧的上方具有比基片的中心的上方的水平成分大的水平成分。
发明效果
依照一个例示的实施方式，能够提高相对于基片的第二区域选择性地蚀刻该基片的第一区域的处理的面内均匀性。
附图说明
图1是表示一个例示的实施方式的蚀刻方法的流程图。
图2是一个例子的基片的局部截面图。
图3是概要地表示一个例示的实施方式的等离子体处理装置的图。
图4是表示图3所示的等离子体处理装置的接地导体的内部的结构的一个例子的平面图。
图5的(a)是应用了图1所示的方法MT的步骤ST1的一个例子的基片的局部截面图，图5的(b)是应用了方法MT的步骤ST2的一个例子的基片的局部截面图，图5的(c)是方法MT结束后的状态的一个例子的基片的局部截面图。
具体实施方式
以下，参照各种例示的实施方式进行说明。
在一个例示的实施方式中，提供了一种使用等离子体处理装置执行的蚀刻方法。蚀刻方法在该等离子体处理装置的腔室内配置有基片的状态下执行。蚀刻方法包括在腔室内生成包含碳氟化合物气体的处理气体的等离子体，以在基片上形成包含碳氟化合物的沉积物的步骤。基片具有由含硅材料形成的第一区域和由含金属材料形成的第二区域。蚀刻方法还包括在腔室内生成稀有气体的等离子体，以使得通过对基片供给稀有气体离子而使形成于基片上的沉积物中的碳氟化合物与第一区域的含硅材料反应来蚀刻第一区域的步骤。在生成稀有气体的等离子体的步骤中，利用电磁体形成磁场的分布，该磁场的分布在基片的边缘侧的上方具有比基片的中心的上方的水平成分大的水平成分。
在等离子体处理装置中，一般而言，在基片的中心的上方等离子体的密度变高，在基片的边缘侧的上方等离子体的密度变低。在上述例示的实施方式中，在稀有气体离子的生成中形成这样的磁场的分布，即在基片的边缘侧的上方具有比基片的中心的上方的水平成分大的水平成分。因此，在基片的边缘侧的上方能够提高等离子体的密度。其结果是，径向上的等离子体的密度的分布均匀化。将来自具有这样的分布的等离子体的稀有气体的离子照射到基片，能够促进沉积物中的碳氟化合物与第一区域的含硅材料的反应。另一方面，第二区域被沉积物保护。因此，能够提高相对于基片的第二区域选择性地蚀刻该基片的第一区域的处理的面内均匀性。
在一个例示的实施方式中，也可以为，含硅材料是SiO2、SiOC或者SiOCH。
在一个例示的实施方式中，也可以为，含金属材料是钛、钨、锆、铝、钽、钴或钌中的任意金属材料、或者该金属材料的氧化物、氮化物或碳化物。
在一个例示的实施方式中，也可以为，碳氟化合物气体包含C4F8气体和/或C4F6气体。
在一个例示的实施方式中，也可以为，交替地反复进行生成处理气体的等离子体的步骤和生成稀有气体的等离子体的步骤。
在一个例示的实施方式中，提供一种等离子体处理装置。等离子体处理装置包括腔室、基片支承台、气体供给部、高频电源、电磁体、驱动电源和控制部。基片支承台具有下部电极，并设置于腔室内。气体供给部构成为能够对腔室内供给包含碳氟化合物气体的处理气体和稀有气体。高频电源构成为能够产生高频电功率以激励腔室内的气体。电磁体构成为能够在腔室的内部空间中形成磁场。驱动电源构成为能够对电磁体供给电流。控制部构成为能够控制气体供给部、高频电源和驱动电源。控制部执行第一控制和第二控制。在第一控制中，控制部控制气体供给部以对腔室内供给处理气体，控制高频电源以供给高频电功率，由此在载置于基片支承台上的基片上形成碳氟化合物的沉积物，其中碳氟化合物来自由处理气体形成的等离子体。在第二控制中，控制部控制气体供给部以对腔室内供给稀有气体，控制高频电源以供给高频电功率，由此对在其上形成有沉积物的基片供给稀有气体离子。控制驱动电源以利用电磁体形成磁场的分布，该磁场的分布在基片的边缘侧的上方具有比基片的中心的上方的水平成分大的水平成分。
在一个例示的实施方式中，也可以为，碳氟化合物气体包含C4F8气体和/或C4F6气体。
在一个例示的实施方式中，控制部构成为能够交替地反复执行第一控制和第二控制。
下面，参照附图，对各种例示的实施方式详细地进行说明。此外，在各附图中，对相同或者相应的部分标注相同的附图标记。
图1是表示一实施方式的蚀刻方法的流程图。一实施方式的蚀刻方法(以下称为“方法MT”)是为了相对于第二区域选择性地蚀刻基片的第一区域而执行的。
图2是一个例子的基片的局部截面图。图2所示的作为一个例子的基片W能够通过方法MT处理。基片W可以如晶片那样具有圆盘形状。基片W具有第一区域R1和第二区域R2。基片W还具有基底区域UR。第一区域R1和第二区域R2设置于基底区域UR上。在一实施方式中，第一区域R1设置于基底区域UR上，第二区域R2设置于第一区域R1上。第二区域R2如掩模那样被图案化。即，第二区域R2提供开口。在另一实施方式中，第一区域R1也形成为填埋由第二区域R2提供的凹部。
第一区域R1是要被选择性地蚀刻的区域。第一区域R1由含硅材料形成。第一区域R1的含硅材料例如是SiO2。第一区域R1的含硅材料可以为低介电常数材料。低介电常数材料例如是SiOC或者SiOCH。
第二区域R2由含金属材料形成。含金属材料例如是钛、钨、锆、铝、钽、钴或钌中的任意金属材料、或者该金属材料的氧化物、氮化物或碳化物。
方法MT在等离子体处理装置的腔室内配置有基片的状态下执行。图3是概要地表示一个例示的实施方式的等离子体处理装置的图。图3所示的等离子体处理装置1具有腔室10。腔室10是提供内部空间10s的容器。腔室10具有大致圆筒形状。图3所示的中心轴线AX是腔室10和内部空间10s的中心轴线。
腔室10具有腔室主体12。腔室主体12具有大致圆筒形状。腔室10的内部空间10s在腔室主体12的内侧提供。腔室主体12包括侧壁12a和底部12b。侧壁12a构成腔室10的侧壁。底部12b构成腔室10的底部。腔室主体12例如由铝之类的金属形成。在腔室主体12的内壁面，形成有具有耐等离子体性的膜。该膜可以为氧化铝膜、氧化钇制的膜之类的陶瓷制的膜。腔室主体12接地。
在侧壁12a形成有通路12p。当在内部空间10s与腔室10的外部之间输送基片W时，基片W通过通路12p。通路12p能够由闸阀12g开闭。闸阀12g沿侧壁12a设置。
在内部空间10s中设置有基片支承台，即支承台14。支承台14由支承体15支承。支承体15具有圆筒形状。支承体15从腔室主体12的底部12b向上方延伸。支承体15具有绝缘性，例如由陶瓷形成。
支承台14构成为能够支承基片W。支承台14与腔室10共有中心轴线AX。支承台14提供载置区域14r。该载置区域14r的中心位于中心轴线AX上。基片W以其中心位于中心轴线AX上的方式被载置在载置区域14r上。
支承台14包括电极板16、下部电极18和静电吸盘20。电极板16具有大致圆盘形状。电极板16具有导电性。电极板16由铝之类的金属形成。下部电极18具有圆盘形状。下部电极18具有导电性。下部电极18由铝之类的金属形成。下部电极18搭载于电极板16上。下部电极18与电极板16电连接。
在下部电极18中形成有流路18p。流路18p在下部电极18中以例如旋涡状延伸。从热交换介质的循环装置22(例如冷却单元)对流路18p供给热交换介质(例如致冷剂)。循环装置22设置于腔室10的外部。被供给到流路18p的热交换介质返回循环装置22。通过热交换介质与下部电极18的热交换，来控制载置于支承台14上的基片W的温度。
静电吸盘20设置于下部电极18上。静电吸盘20具有大致圆盘形状。静电吸盘20具有主体和电极。静电吸盘20的主体是电介质制(例如陶瓷制)的。静电吸盘20的电极是导电性的膜，设置于静电吸盘20的主体之中。静电吸盘20的电极经由开关与直流电源24连接。静电吸盘20提供上述的载置区域14r。在基片W载置于静电吸盘20上(载置区域14r上)的状态下，当对静电吸盘20的电极施加来自直流电源24的直流电压时，在基片W与静电吸盘20之间产生静电引力。利用产生的静电引力，基片W被吸附到静电吸盘20，由静电吸盘20保持。也可以在等离子体处理装置1中，在静电吸盘20与基片W的下表面之间设置供给导热气体(例如He气体)的导热气体供给通路。
在静电吸盘20的内部也可以设置有一个以上的加热器(例如一个以上的电阻加热元件)。通过对一个以上的加热器供给来自加热控制器的电功率，该一个以上的加热器发热，能够调节静电吸盘20的温度，进而调节基片W的温度。
在支承台14上搭载聚焦环FR。聚焦环FR被配置成包围静电吸盘20和基片W的边缘。聚焦环FR是环状的板，由硅、石英之类的含硅材料形成。聚焦环FR用于获得等离子体处理的均匀性。
在支承体15的周围设置有筒状的导体26。导体26接地。在导体26的上方，以包围支承台14的方式设置有筒状的绝缘体28。绝缘体28由石英之类的陶瓷形成。在支承台14与腔室主体12的侧壁12a之间，形成有排气通路。在排气通路设置有缓冲板30。缓冲板30为环状的板。在缓冲板30形成有在其板厚方向上贯通该缓冲板30的多个孔。缓冲板30通过在由铝之类的金属形成的材料表面形成氧化钇之类的耐等离子体性的覆膜而构成。
在缓冲板30的下方，排气管32与腔室主体12的底部12b连接。排气管32能够与排气通路连通。排气管32与排气装置34连接。排气装置34包含自动压力控制阀和涡轮分子泵之类的减压泵。通过使排气装置34运作，能够将内部空间10s的压力设定为指定的压力。
在支承台14的上方设置有上部电极36。在上部电极36与支承台14之间，设有内部空间10s的一部分。上部电极36以封闭腔室主体12的上部开口的方式设置。在上部电极36与腔室主体12的上端部之间设有部件37。部件37由绝缘性材料形成。部件37能够由陶瓷例如石英形成。在一实施方式中，在上部电极36与腔室主体12的上端部之间，可以设有部件37和后述的接地导体的一部分。
在一实施方式中，上部电极36构成喷头。在一实施方式中，上部电极36包含顶板38和支承体40。顶板38例如硅形成。或者，顶板38通过在由铝形成的材料表面设置由氧化钇之类的陶瓷形成的覆膜而构成。在顶板38形成有在其板厚方向上贯通该顶板38的多个气体释放口38h。
支承体40设置于顶板38上。支承体40构成为能够以可拆装支承顶板38的方式支承支承顶板38。支承体40由铝之类的导电性材料形成。在支承体40的内部形成有气体扩散室40d。在支承体40形成有多个孔40h。多个孔40h从气体扩散室40d向下方延伸。多个孔40h分别与多个气体释放口38h连通。
气体扩散室40d与气体供给部41连接。气体供给部41构成为能够对腔室10内即内部空间10s供给气体。气体供给部41构成为能够输出在方法MT中使用的多种气体。在方法MT中使用的多种气体包括碳氟化合物气体和稀有气体。碳氟化合物气体包含例如C4F6气体、C4F8气体和C6F8气体之中一种以上的气体，不过也可以为其他碳氟化合物气体。稀有气体例如为Ar气体，不过也可以为其他稀有气体。在方法MT中使用的多种气体还可以包含其他气体。在方法MT中使用的多种气体还可以包括氮气(N2气体)和含氧气体(例如O2气体或者CO气体)之中一种以上的气体。气体供给部41具有多个流量控制器和多个阀。气体供给部41构成为能够单独地调节要输出的一种以上的气体的流量。从气体供给部41输出的气体经由气体扩散室40d和多个孔40h，从多个气体释放口38h被释放到内部空间10s。
在支承体40形成有流路40p。流路40p与冷却单元42连接。将冷却水之类的致冷剂在流路40p与冷却单元42之间循环。通过从冷却单元42供给到流路40p的致冷剂与上部电极36之间的热交换，能够调节上部电极36的温度。
等离子体处理装置1还包括第一高频电源43和第二高频电源44。第一高频电源43和第二高频电源44设置于腔室10的外部。第一高频电源43构成为能够主要产生用于生成等离子体的第一高频电功率。第一高频电功率的频率并不是限定的，例如为100MHz。第一高频电源43经由匹配器45和供电导体48与上部电极36电连接。匹配器45具有用于使第一高频电源43的输出阻抗与负载侧(上部电极36侧)的阻抗相匹配的匹配电路。供电导体48在其下端与上部电极36连接。供电导体48从上部电极36向上方延伸。供电导体48为筒状或者杆状的导体，其中心轴线与中心轴线AX基本一致。此外，第一高频电源43可以不与上部电极36电连接，而经由匹配器45与下部电极18电连接。
第二高频电源44构成为能够主要产生用于向基片W吸引离子的第二高频电功率，即偏置用的高频电功率。第二高频电功率的频率低于第一高频电功率的频率。在一实施方式中，第二高频电功率的频率可以高于13.56MHz。在一实施方式中，第二高频电功率的频率可以为40MHz以上。在一实施方式中，第二高频电功率的频率可以为60MHz以上。第二高频电源44经由匹配器46与下部电极18电连接。匹配器46具有用于使第二高频电源44的输出阻抗与负载侧(下部电极18侧)的阻抗相匹配的匹配电路。
等离子体处理装置1还包括接地导体50。接地导体50具有导电性。接地导体50由铝之类的金属形成。接地导体50接地。接地导体50在腔室主体12的上方以覆盖上部电极36的方式延伸。供电导体48通过被接地导体50包围的空间向上方延伸，在接地导体50的外部经由匹配器45与第一高频电源43连接。
在等离子体处理装置1的内部空间10s中，能够形成这样的电场强度的分布，即在基片W的中心的上方具有较高的电场强度，在基片W的边缘侧的上方具有较低的电场强度。即，在内部空间10s中，能够形成随着辐射方向(即，径向)上的从中心轴线AX起的距离增加而电场强度减少的不均匀的电场强度的分布。在不均匀的电场强度的分布下，等离子体密度在中心轴线的附近变高，在与中心轴线隔开间隔的部位变低。即，能够形成相对于中心轴线在辐射方向上不均匀的等离子体密度的分布。为了得到均匀的等离子体密度的分布，等离子体处理装置1还设有电磁体60。
如图3所示，电磁体60配置于上部电极36的上方。电磁体60在内部空间10s中形成这样的磁场的分布，即在与中心轴线AX隔开间隔的位置具有比中心轴线AX上的水平成分大的水平成分。即，电磁体60在内部空间10s中形成这样的磁场的分布，即具有随着从中心轴线AX去往辐射方向的距离增加而其大小增加的水平成分。在形成有较大的水平成分的磁场的部位，电子的滞留时间变长。其结果是，在形成有较大的水平成分的磁场的部位，等离子体的密度上升。因此，利用等子体处理装置1，能够得到相对于中心轴线AX在辐射方向上均匀的等离子体密度的分布。因此，利用等离子体处理装置1，能够提高对基片W的处理的面内均匀性。
在一实施方式中，电磁体60具有磁轭(yoke)62和线圈(coil)64。磁轭62由磁性材料形成。磁轭62具有基部62a和多个筒状部62b。基部62a呈大致环状且大致板状，在与中心轴线AX正交的方向上延伸。多个筒状部62b各自具有筒形形状，从基部62a向下方延伸。多个筒状部62b相对于中心轴线AX同轴状地设置。线圈64卷绕于中心轴线AX的周围。线圈64设置于在径向上相邻的2个筒状部62b之间。此外，电磁体60可以具有一个以上的线圈64。在电磁体60中的线圈64的个数为多个的情况下，多个线圈64相对于中心轴线AX同轴状地设置。
电磁体60的线圈64经由配线68与驱动电源66连接。当来自驱动电源66的电流被施加在线圈64时，通过电磁体60形成磁场。在由电磁体60形成的磁场的矢量的角度为45°的部位，能够良好地兼顾在辐射方向(径向)上禁锢电子的效果(抑制电子扩散的效果)和抑制消灭电子的抑制效果(抑制电子到达电极的效果)。因此在该部位等离子体的密度变高。因此，在基片W的半径为例如150mm的情况下，电磁体60可以构成为使得磁场的矢量的角度为45°的部位与中心轴线AX之间的距离为135mm以上、185mm以下。因此，在一实施方式中，电磁体60的一个线圈64的内径和外径的平均值被设定为中心轴线AX与基片W的边缘之间的距离以上。在基片W的半径为150mm的情况下，电磁体60的一个线圈64的内径和外径的平均值被设定150mm以上、250mm以下。此外，关于磁场的矢量的角度，在该磁场仅具有向下方向的成分的情况下为0°，在该磁场仅具有辐射方向的成分(水平成分)的情况下为90°。因此，在磁场的矢量的角度为45°的情况下，该磁场具有水平成分和垂直成分这两个成分。
当将电磁体60配置在由覆盖上部电极的接地导体包围的空间内时，第一高频电功率流入电磁体60和/或将电磁体60与电源(驱动电源)连接的配线。其结果是，内部空间10s中的电场强度局部地变动。因此，将电磁体60配置在接地导体的外侧。但是，当相对于接地导体的上端在上方的空间配置电磁体60时，从电磁体60至内部空间10s的铅垂方向的距离变长，若不对线圈64施加较大的电流，则不能在内部空间10s中有效地形成足够大小的磁场。此外，当将电磁体60配置在接地导体的侧方(从中心轴线在辐射方向上接地导体的外侧)时，形成具有较大水平成分的磁场的部位或者形成具有其矢量为45°的角度的磁场的部位，成为内部空间10s外部的部位。为了在内部空间10s中有效地形成适合于得到均匀的等离子体密度的分布的磁场的分布，接地导体50提供在其中配置电磁体60的外部空间ES。外部空间ES位于比接地导体50的上端更靠近内部空间10s处，相对于上部电极36在上方隔开间隔，并且相对于上部电极36被接地导体50屏蔽。
接地导体50包括第一部分51、第二部分52和第三部分53。第一部分51具有筒形形状。第一部分51的中心轴线与中心轴线AX基本一致。第一部分51从腔室主体12向上方延伸。在图3所示的例子中，第一部分51从腔室主体12的侧壁12a的上端向上方延伸。第一部分51的下端部分位于部件37与侧壁12a的上端之间。
第二部分52与上部电极36在上方隔开间隔，并且从第一部分51向中心轴线AX延伸。第二部分52呈在与中心轴线AX交叉或者正交的方向上延伸的板状。第一部分51和第二部分52在上部电极36的上方提供第一空间IS1。第一空间IS1为接地导体50的内侧(即，上部电极36侧)的空间的一部分。利用该第一空间IS1，能够在铅垂方向上，在上部电极36与接地导体50之间确保距离。因此，能够抑制接地导体50与上部电极36之间的电容的耦合。将上部电极36的上表面与接地导体50的第二部分52的下表面之间的铅垂方向的距离设定为例如60mm以上的距离。
第三部分53具有筒形形状。第三部分53的中心轴线与中心轴线AX基本一致。第三部分53在比第一部分51更靠近中心轴线处延伸。第三部分53从第二部分52向上方延伸。第三部分53提供第二空间IS2。第二空间IS2为第二部分52的内侧的空间，且为接地导体50的内侧(即，上部电极36侧)的空间的一部分。第二空间IS2与第一空间IS1相连续。此外，供电导体48通过第一空间IS1和第二空间IS2向上方延伸。
外部空间ES由接地导体50提供于第三部分53的外侧、第二部分52上且内部空间10s的上方。外部空间ES在第三部分53的外侧且第二部分52上以中心轴线AX为中心在周向上延伸。在该外部空间ES配置有电磁体60。此外，配置于外部空间ES中的电磁体60的下端与上部电极36的上表面之间的铅直方向的距离可以大于60mm。此外，电磁体60的下端与载置于支承台14上的基片W之间的铅直方向的距离可以为230mm以下。
配置于外部空间ES中的电磁体60与内部空间10s之间的距离比较短。此外，如上所述，电磁体60在内部空间10s中形成这样的磁场的分布，即在中心轴线AX的附近具有较小的水平成分，在与中心轴线隔开间隔的位置具有较大的水平成分。因此，利用相对于接地导体50配置于外侧的电磁体60，能够在内部空间10s中有效地形成适合于得到均匀的等离子体密度的分布的磁场的分布。
电磁体60的线圈64如上所述与驱动电源66连接。电磁体60和驱动电源66相对于接地导体50配置于外侧。因此，也可以为在线圈64与驱动电源66之间不设置用于防止高频流入驱动电源66的滤波器。
在一实施方式中，接地导体50还包括第四部分54、第五部分55和第六部分56。第四部分54在第二部分52的上方，相对于中心轴线AX在辐射方向上从第三部分53延伸。第四部分54呈在与中心轴线AX交叉或者正交的方向上延伸的板状。第五部分55具有筒形形状。第五部分55的中心轴线与中心轴线AX基本一致。第五部分55与第三部分53相比远离中心轴线，从第四部分54向上方延伸。第六部分56在第四部分54的上方从第五部分55向中心轴线AX延伸。第六部分56呈在与中心轴线AX交叉或者正交的方向上延伸的板状。在一实施方式中，接地导体50还包括从第六部分延伸至供电导体48的附近的盖部57。
第四部分54、第五部分55和第六部分56提供第三空间IS3。第三空间IS3是由第四部分54、第五部分55和第六部分56包围的空间，是接地导体50的内侧的空间的一部分。第三空间IS3与第二空间IS2相连续。供电导体48还通过第三空间IS3向上方延伸。此外，在图3所示的例子中，第一～第六部分由3个部件构成，不过构成接地导体50的部件的个数可以为任意个数。
下面，参照图3和图4。图4是表示图3所示的等离子体处理装置的接地导体的内部的结构的平面图。在图4中，示出了接地导体50的第五部分55在水平的面上被截断的状态。在一实施方式中，如图3和图4所示，等离子体处理装置1还包括管71。管71从上部电极36通过第一空间IS1和第二空间IS2向上方延伸，并通过第三空间IS3相对于接地导体50延伸至侧方且外侧。管71相对于接地导体50在外侧与冷却单元42连接。来自冷却单元42的致冷剂经由管71被供给到流路40p。在第三空间IS3内，管71由接地导体50的第四部分54实质性地与上部电极36遮挡开。
等离子体处理装置1还包括管72。管72通过第一空间IS1和第二空间IS2向上方延伸，并通过第三空间IS3相对于接地导体50延伸至侧方且外侧。管72相对于接地导体50在外侧与冷却单元42连接。致冷剂从流路40p经由管72返回冷却单元42。在第三空间IS3内，管72由接地导体50的第四部分54实质性地与上部电极36遮挡开。
在一实施方式中，等离子体处理装置1还包括管73。管73从上部电极36通过第一空间IS1和第二空间IS2向上方延伸，并通过第三空间IS3相对于接地导体50延伸至侧方且外侧。管73相对于接地导体50在外侧与气体供给部41连接。从气体供给部41输出的气体经由管73被供给到上部电极36，即喷头。在第三空间IS3内，管73被接地导体50的第四部分54实质性地与上部电极36遮挡开。此外，也可以为气体供给部41与上部电极36(即，喷头)经由多个管彼此连接。
在一实施方式中，等离子体处理装置1还包括直流电源74和配线75。直流电源74构成为能够产生要施加到上部电极36的负极性的直流电压。配线75将直流电源74与上部电极36彼此连接。配线75可以包括线圈75c。线圈75c设置于第三空间IS3中。配线75从上部电极36通过第一空间IS1和第二空间IS2向上方延伸，并通过第三空间IS3相对于接地导体50延伸至侧方且外侧。配线75与第五部分55及接地导体50电绝缘。配线75相对于接地导体50在外侧与直流电源74连接。在第三空间IS3内，配线75被接地导体50的第四部分54实质性地与上部电极36遮挡开。
在一实施方式中，等离子体处理装置1还包括控制部80。控制部80构成为能够控制等离子体处理装置1的各部。控制部80可以是计算机装置。控制部80可以具有处理器、内存之类的存储装置、键盘、鼠标、触摸板之类的输入装置、显示装置、控制信号的输入输出接口等。存储装置中存储有控制程序和方案数据。控制部80的处理器执行控制程序，按照方案数据发送控制信号，以控制等离子体处理装置1的各部。控制部80能够控制等离子体处理装置1的各部，以执行方法MT。
再次参照图1。此外，除图1之外，还参照图5的(a)、图5的(b)、和图5的(c)。图5的(a)是应用了图1所示的方法MT的步骤ST1的一个例子的基片的局部截面图。图5的(b)是应用了方法MT的步骤ST2的一个例子的基片的局部截面图。图5的(c)是方法MT结束后的状态的一个例子的基片的局部截面图。下面，以使用等离子体处理装置1对图2所示的基片W应用方法MT的情况为例，对方法MT详细地进行说明。此外，下面，也说明由控制部80进行的等离子体处理装置1的各部的控制。
在方法MT中，将基片W载置在支承台14上(静电吸盘20上)，由静电吸盘20保持。然后，在方法MT中，执行步骤ST1。在步骤ST1中，在腔室10内生成处理气体的等离子体，以如图5的(a)所示在基片W上形成沉积物DP。步骤ST1中使用的处理气体包含碳氟化合物气体。沉积物DP包含碳氟化合物。沉积物DP的碳氟化合物从由处理气体形成的等离子体供给。
在步骤ST1中使用的碳氟化合物气体包含C4F6气体、C4F8气体、和C6F8气体之中一种以上的气体。步骤ST1中使用的处理气体除了碳氟化合物气体之外，还可以包含一种以上的其他气体。在基片W的第一区域R1由低介电常数材料(例如，SiOC或者SiOCH)形成的情况下，步骤ST1中使用的处理气体除了碳氟化合物气体之外，还可以包含稀有气体(例如，Ar气体)。或者，在基片W的第一区域R1由低介电常数材料(例如，SiOC或者SiOCH)形成的情况下，步骤ST1中使用的处理气体除了碳氟化合物气体之外，还可以包含稀有气体(例如，Ar气体)和氮气(N2气体)。
在基片W的第一区域R1由SiO2形成的情况下，步骤ST1中使用的处理气体除了碳氟化合物气体之外，还可以包含稀有气体(例如，Ar气体)。或者，也可以为在基片W的第一区域R1由SiO2形成的情况下，步骤ST1中使用的处理气体除了碳氟化合物气体之外，还包含稀有气体(例如，Ar气体)和含氧气体(例如，O2气体或者CO气体)。
为了执行步骤ST1，控制部80执行第一控制。在第一控制中，控制部80控制气体供给部41以对腔室10内供给处理气体，控制第一高频电源43以供给第一高频电功率。在第一控制中，控制部80还能够控制排气装置34，以调节腔室10内的压力。在第一控制中，控制部80还可以控制第二高频电源44，以停止输出第二高频电功率。或者，在第一控制中，控制部80还控制可以第二高频电源44，以供给第二高频电功率。但是，第一控制中的第二高频电功率的电功率水平，被设定为比后述的第二控制(步骤ST2的控制)中的第二高频电功率的电功率水平低的水平。
在步骤ST1中，在腔室10内对处理气体进行激励，从处理气体形成等离子体。等离子体中的碳氟化合物沉积在基片W上，如图5的(a)所示，在基片W上形成沉积物DP。
在接下来的步骤ST2中，在腔室10内生成稀有气体的等离子体。在步骤ST2中，将稀有气体供给到腔室10内。在步骤ST2中，除了稀有气体之外，还可以将N2气体和/或O2气体供给到腔室10内。在基片W的第一区域R1的含硅材料为低介电常数材料(例如，SiOC或者SiOCH)的情况下，在步骤ST2中，可以将Ar气体、N2气体与Ar气体的混合气体、或者、N2气体、O2气体与Ar气体的混合气体供给到腔室10内。在基片W的第一区域R1的含硅材料为SiO2的情况下，在步骤ST2中，可以将Ar气体供给到腔室10内。
在步骤ST2中，在腔室内对包含稀有气体的上述气体进行激励，以生成等离子体。在步骤ST2中，将来自等离子体的稀有气体离子供给到基片W。其结果是，沉积物DP中的碳氟化合物与第一区域R1的含硅材料发生反应，如图5的(b)所示第一区域R1被蚀刻。在步骤ST2中，在生成等离子体时，利用电磁体60在腔室10内形成磁场的分布。具体而言，利用电磁体60形成这样的磁场的分布，即在基片的边缘侧的上方具有比基片W的中心的上方的水平成分大的水平成分。
控制部80执行第二控制，以执行步骤ST2。在第二控制中，控制部80控制气体供给部41以对腔室10内供给包含稀有气体的上述气体，控制第一高频电源43以供给第一高频电功率。在第二控制中，控制部80还能够控制排气装置34，以调节腔室10内的压力。在第二控制中，控制部80还控制第二高频电源44，以供给第二高频电功率。此外，在第二控制中，控制部80控制驱动电源66，以利用电磁体60形成上述的磁场的分布。
在一实施方式中，交替地反复进行步骤ST1和步骤ST2。在该实施方式中，控制部80交替地反复执行第一控制和第二控制。在该实施方式中，执行步骤ST3。在步骤ST3中，判断是否满足停止条件。停止条件是，用于判断是否使步骤ST1和步骤ST2的交替反复停止的条件。停止条件例如在步骤ST1和步骤ST2的交替反复的次数到达规定次数的情况下被满足。在步骤ST3中，在判断为不满足停止条件的情况下，再次依次执行步骤ST1和步骤ST2。另一方面，在步骤ST3中判断为满足停止条件的情况下，方法MT结束。其结果是，如图5的(c)所示，第一区域R1被蚀刻。此外，也可以为步骤ST1和步骤ST2各自仅执行1次。在该情况下，方法MT不包括步骤ST3。
一般而言，在基片W的中心的上方等离子体的密度变高，在基片W的边缘侧的上方等离子体的密度变低。在方法MT中，在步骤ST2中的稀有气体离子的生成中，形成这样的磁场的分布，即在基片W的边缘侧的上方具有比基片W的中心的上方的水平成分大的水平成分。因此，在基片W的边缘侧的上方能够提高等离子体的密度。其结果是，能够使径向上的等离子体的密度的分布均匀化。通过将来自具有这样的分布的等离子体的稀有气体的离子照射到基片W，能够促进沉积物DP中的碳氟化合物与第一区域的含硅材料的反应。另一方面，第二区域R2被沉积物DP保护。因此，能够提高相对于基片W的第二区域R2选择性地蚀刻基片W的第一区域R1的处理的面内均匀性。
以上，对各种例示的实施方式进行了说明，但是并不限于上述的例示的实施方式，可以进行各种省略、替换和改变。此外，能够将不同的实施方式中的要素组合而形成其他实施方式。
例如，在方法MT中，只要是能够形成上述的磁场的等离子体处理装置即可，可以使用其他等离子体处理装置。作为其他等离子体处理装置，能够例示出与等离子体处理装置1不同的电容耦合型的等离子体处理装置、电感耦合型的等离子体处理装置或者使用微波之类的表面波生成等离子体的等离子体处理装置。
通过以上的说明，以说明为目的在本说明书中对本发明的各种实施方式进行了说明，应当理解，在不脱离本发明的范围和主旨的情况下能够进行各种改变。因此，本说明书公开的各种实施方式并不用于限定，真正的范围和主旨由所附的权利要求的范围给出。
附图标记说明
1……等离子体处理装置，10……腔室，60……电磁体，W……基片，R1……第一区域，R2……第二区域，MT……方法。

Claims (8)

1.一种使用等离子体处理装置执行的蚀刻方法，该蚀刻方法在该等离子体处理装置的腔室内配置有基片的状态下执行，
所述蚀刻方法的特征在于，包括：
在所述腔室内生成包含碳氟化合物气体的处理气体的等离子体，以在所述基片上形成包含碳氟化合物的沉积物的步骤，其中，所述基片具有由含硅材料形成的第一区域和由含金属材料形成的第二区域；以及
在所述腔室内生成稀有气体的等离子体，以使得通过对所述基片供给稀有气体离子而使形成于所述基片上的所述沉积物中的碳氟化合物与所述第一区域的所述含硅材料反应来蚀刻所述第一区域的步骤，
在生成稀有气体的等离子体的步骤中，利用电磁体形成磁场的分布，该磁场的分布在所述基片的边缘侧的上方具有比所述基片的中心的上方的水平成分大的水平成分。
2.如权利要求1所述的蚀刻方法，其特征在于：
所述含硅材料是SiO2、SiOC或者SiOCH。
3.如权利要求1或2所述的蚀刻方法，其特征在于：
所述含金属材料是钛、钨、锆、铝、钽、钴或钌中的任意金属材料、或者该金属材料的氧化物、氮化物或碳化物。
4.如权利要求1～3中任一项所述的蚀刻方法，其特征在于：
所述碳氟化合物气体包含C4F8气体和/或C4F6气体。
5.如权利要求1～4中任一项所述的蚀刻方法，其特征在于：
交替地反复进行所述生成处理气体的等离子体的步骤和所述生成稀有气体的等离子体的步骤。
6.一种等离子体处理装置，其特征在于，包括：
腔室；
具有下部电极的基片支承台，其设置于所述腔室内；
气体供给部，其构成为能够对所述腔室内供给包含碳氟化合物气体的处理气体和稀有气体；
高频电源，其构成为能够产生高频电功率以激励所述腔室内的气体；
构成为能够在所述腔室的内部空间中形成磁场的电磁体；
构成为能够对所述电磁体供给电流的驱动电源；以及
构成为能够控制所述气体供给部、所述高频电源和所述驱动电源的控制部，
所述控制部构成为能够执行第一控制，该第一控制控制所述气体供给部以对所述腔室内供给所述处理气体，控制所述高频电源以供给所述高频电功率，由此在载置于所述基片支承台上的基片上形成碳氟化合物的沉积物，其中所述碳氟化合物来自由所述处理气体形成的等离子体，
所述控制部构成为能够执行第二控制，该第二控制控制所述气体供给部以对所述腔室内供给所述稀有气体，控制所述高频电源以供给所述高频电功率，由此对在其上形成有所述沉积物的所述基片供给稀有气体离子，该第二控制控制所述驱动电源以利用所述电磁体形成磁场的分布，该磁场的分布在所述基片的边缘侧的上方具有比所述基片的中心的上方的水平成分大的水平成分。
7.如权利要求6所述的等离子体处理装置，其特征在于：
所述碳氟化合物气体包含C4F8气体和/或C4F6气体。
8.如权利要求6或7所述的等离子体处理装置，其特征在于：
所述控制部构成为能够交替地反复执行所述第一控制和所述第二控制。
CN201980017819.XA 2018-08-21 2019-08-07 蚀刻方法和等离子体处理装置 Pending CN111819666A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018154914A JP7198609B2 (ja) 2018-08-21 2018-08-21 エッチング方法及びプラズマ処理装置
JP2018-154914 2018-08-21
PCT/JP2019/031227 WO2020039943A1 (ja) 2018-08-21 2019-08-07 エッチング方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
CN111819666A true CN111819666A (zh) 2020-10-23

Family

ID=69593092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980017819.XA Pending CN111819666A (zh) 2018-08-21 2019-08-07 蚀刻方法和等离子体处理装置

Country Status (5)

Country Link
US (1) US12014930B2 (zh)
JP (1) JP7198609B2 (zh)
KR (1) KR20210035074A (zh)
CN (1) CN111819666A (zh)
WO (1) WO2020039943A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011827A (ja) * 2002-07-17 2005-01-13 Sekisui Chem Co Ltd 常圧プラズマエッチング用ガス供給方法および供給装置
CN103943489A (zh) * 2013-01-21 2014-07-23 东京毅力科创株式会社 多层膜的蚀刻方法
CN104867827A (zh) * 2014-02-24 2015-08-26 东京毅力科创株式会社 蚀刻方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3343818B2 (ja) * 1991-08-23 2002-11-11 日本電信電話株式会社 イオンエッチング方法および装置
JPH05267237A (ja) * 1992-03-23 1993-10-15 Nippon Telegr & Teleph Corp <Ntt> プラズマ・ダメージ低減法およびプラズマ処理装置
JP2000082695A (ja) * 1998-05-14 2000-03-21 Sony Corp プラズマエッチング法及び半導体装置
JP4355157B2 (ja) * 2003-03-31 2009-10-28 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置及び磁場発生装置
JP6007143B2 (ja) * 2013-03-26 2016-10-12 東京エレクトロン株式会社 シャワーヘッド、プラズマ処理装置、及びプラズマ処理方法
US9147581B2 (en) 2013-07-11 2015-09-29 Lam Research Corporation Dual chamber plasma etcher with ion accelerator
JP6204869B2 (ja) * 2014-04-09 2017-09-27 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP2016136606A (ja) 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
JP6529357B2 (ja) * 2015-06-23 2019-06-12 東京エレクトロン株式会社 エッチング方法
JP6836976B2 (ja) * 2017-09-26 2021-03-03 東京エレクトロン株式会社 プラズマ処理装置
JP6937644B2 (ja) * 2017-09-26 2021-09-22 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011827A (ja) * 2002-07-17 2005-01-13 Sekisui Chem Co Ltd 常圧プラズマエッチング用ガス供給方法および供給装置
CN103943489A (zh) * 2013-01-21 2014-07-23 东京毅力科创株式会社 多层膜的蚀刻方法
CN104867827A (zh) * 2014-02-24 2015-08-26 东京毅力科创株式会社 蚀刻方法

Also Published As

Publication number Publication date
US12014930B2 (en) 2024-06-18
KR20210035074A (ko) 2021-03-31
US20210366718A1 (en) 2021-11-25
TW202022944A (zh) 2020-06-16
WO2020039943A1 (ja) 2020-02-27
JP7198609B2 (ja) 2023-01-04
JP2020031112A (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
CN109559987B (zh) 等离子体处理方法
CN109559968B (zh) 等离子体处理装置
CN111105973B (zh) 清洗方法及等离子体处理装置
TWI811432B (zh) 蝕刻方法及電漿處理裝置
CN109755125B (zh) 蚀刻方法
JP2021057526A (ja) 載置台及びプラズマ処理装置
CN111819666A (zh) 蚀刻方法和等离子体处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination