CN111787699A - 印制电路板的打孔方法及合格性的检测方法 - Google Patents
印制电路板的打孔方法及合格性的检测方法 Download PDFInfo
- Publication number
- CN111787699A CN111787699A CN202010669974.4A CN202010669974A CN111787699A CN 111787699 A CN111787699 A CN 111787699A CN 202010669974 A CN202010669974 A CN 202010669974A CN 111787699 A CN111787699 A CN 111787699A
- Authority
- CN
- China
- Prior art keywords
- hole
- circuit board
- printed circuit
- depth
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
Abstract
本发明涉及一种印制电路板的打孔方法及合格性的检测方法。本发明提供一种印制电路板的打孔方法,其具有相背设置的第一表面和第二表面且包括层叠且间隔设置的信号线和引脚,信号线位于印制电路板内部,引脚位于第一表面,印制电路板上设有第一通孔,第一通孔填充导电柱,以将信号线和引脚电连接;该方法包括在第二表面打第二孔,第二孔自第二表面延伸至信号线邻近第二表面的表面;测量第二孔的深度,并计算第二孔的深度与预设距离的第一差值;在第二表面与第一通孔对应的位置打背钻孔,以去除导电柱位于背钻孔中的部分,背钻孔的深度离为第一差值。本发明的印制电路板打孔方法可以有效提高背钻孔打孔的良率,降低印制电路板的生产成本。
Description
技术领域
本发明涉及印制电路板钻孔领域,具体涉及一种印制电路板的打孔方法及合格性检测方法。
背景技术
在印制电路板(Printed Circuit Board,PCB)板制作中,为了将PCB板内部的金属层或金属线(内部信号线或信号线)与表面的信号线进行了连接,经常通过通孔电镀(通孔内电镀金属)连接的方式实现电连接。但是,通孔贯穿PCB板,因此,电镀时,金属柱贯穿整个通孔,而外部的信号线通常位于PCB板的一个表面,因此,通孔内金属柱(例如铜柱)只有一个端部是跟信号线连接的,无连接的端部多余的孔内金属柱(例如铜柱)将会导致信号的折回,这可能会导致信号在传输过程中反射、散射或者延迟等等问题,最终会导致信号“失真”,影响信号的完整性。于是,在PCB生产制造过程中,会在与表面信号线所在表面相背的表面打背钻孔,将不与任何内部信号线或信号线连接的多余铜柱去除,以避免该部分造成的信号“失真”。
背钻孔打孔过程中,钻头的结构,决定了打背钻孔时,无法将多余的铜柱完全去除,如果完全钻掉多余的铜柱,则会钻到信号线的一部分,甚至钻断表面层信号线与内部信号线之间的连接,造成PCB板不可逆的报废。因此,在钻孔过程中,背钻孔孔底与内部信号线会预留一定安全距离(STUB值,STUB值一般在100μm-150μm之间),原则上,STUB值越小,信号的可靠性越高。
PCB板制备过程中,不同PCB板之间会有厚度差异,因此,每个PCB板背钻孔的打孔深度也有差异(通常为20μm-30μm),现有的打孔方式都是采用固定打孔深度,这就导致有一大部分PCB板由于厚度的差异,导致背钻孔的底部和内部信号线的距离超出了安全距离(STUB值)的范围,大大降低了PCB板的良率,提高了生产成本。
发明内容
鉴于此,本发明提供一种印制电路板打孔方法,其可以有效提高背钻孔打孔的良率,降低印制电路板的生产成本。
本发明提供一种印制电路板的打孔方法,所述印制电路板具有相背设置的第一表面和第二表面,所述印制电路板包括层叠且间隔设置的信号线和引脚,所述信号线位于所述印制电路板内部,所述引脚位于所述第一表面,所述印制电路板上与所述信号线和所述引脚对应的位置设有第一通孔,所述第一通孔填充导电柱,以将所述信号线和所述引脚电连接;所述方法包括:
在所述印制电路板的所述第二表面打第二孔,所述第二孔自所述第二表面延伸至所述信号线邻近所述第二表面的表面,所述第二孔与所述第一通孔间隔设置;
测量所述第二孔的深度,并计算所述第二孔的深度与预设距离的第一差值,所述预设距离处于安全距离范围;
在所述第二表面与所述第一通孔对应的位置打背钻孔,以去除所述导电柱位于所述背钻孔中的部分,所述背钻孔的深度为所述第一差值。
进一步地,所述方法还包括:
测量所述背钻孔的深度,并计算所述第二孔的深度与所述背钻孔的深度的第二差值;
判断所述第二差值是否处于所述安全距离范围;
若所述第二差值大于所述安全距离范围,则调整所述第一差值的数值,在所述背钻孔的位置继续打孔,使所述第二差值位于所述安全距离范围。
进一步地,所述背钻孔的直径大于所述第一通孔的直径。
进一步地,所述第二孔和所述背钻孔的深度采用白光干涉测量法、共聚焦测量法、图像清晰度判断测量法、探针深度测量法或孔深治具测量法测得。
进一步地,所述印制电路板包括有效部及环绕所述有效部的非功能部,所述有效部包括非关键部,在所述非关键部,所述信号线与所述第二表面之间不具有其它信号线或电路结构,所述第二孔位于所述非功能部或所述非关键部。
基于同样的发明构思,本发明还提供一种印制电路板合格性的检测方法,所述印制电路板具有相背设置的第一表面和第二表面,所述印制电路板包括层叠且间隔设置的信号线和引脚,所述信号线位于所述印制电路板内部,所述引脚位于所述第一表面,所述第一表面设有自所述第一表面延伸至所述信号线邻近所述第二表面一侧的第一孔,所述第二表面与所述第一孔相对的位置设有背钻孔,所述背钻孔自所述第二表面向所述信号线延伸,且所述背钻孔与所述第一孔连通,所述第一孔填充导电柱,以将所述信号线和所述引脚电连接;所述方法包括:
在所述第二表面打第二孔,所述第二孔自所述第二表面延伸至所述信号线邻近所述第二表面的表面,所述第二孔与所述第一孔间隔设置;
分别测量所述第二孔的深度和所述背钻孔的深度;
计算所述第二孔的深度和所述背钻孔的深度的差值;
判断所述差值是否在预设范围内,所述预设范围为安全距离范围;
若所述差值在预设范围内,则判定所述印制电路板为合格产品。
进一步地,所述方法还包括:
若所述差值大于所述预设范围,则在所述背钻孔的位置,进行二次打孔,使所述第二孔的深度和所述背钻孔的深度的差值位于所述预设范围。
进一步地,所述第二孔的深度和所述背钻孔的深度均为多次测量平均值。
进一步地,所述第二孔和所述背钻孔的深度采用白光干涉测量法、共聚焦测量法、图像清晰度判断测量法、探针深度测量法或孔深治具测量法测得。
进一步地,所述印制电路板包括有效部及环绕所述有效部的非功能部,所述有效部包括非关键部,在所述非关键部,所述信号线与所述第二表面之间不具有其它信号线或电路结构,所述第二孔位于所述非功能部或所述非关键部。
由此,本发明的本发明的印制电路板的打孔方法,先在印制电路板的第二表面打第二孔,计算第二孔与预设距离的第一差值,根据第一差值,在第二表面与第一通孔对应的位置打背钻孔,以去除导电柱位于背钻孔中的部分。这样可以尽可能避免每片印制电路板由于厚度不同,造成打背钻孔时,导电柱邻近第二表面的端部与信号线之间的距离超出安全距离范围,导致信号“失真”或者信号线连接不良的情况,提高印制电路板的良率,降低生产成本。
附图说明
为更清楚地阐述本发明的构造特征和功效,下面结合附图与具体实施例来对其进行详细说明。
图1是未打背钻孔前的印制电路板的结构示意图;
图2是采用本发明打孔方法进行打孔后的印制电路板的结构示意图;
图3是本发明一实施例的印制电路板的打孔方法的流程示意图;
图4是本发明又一实施例的印制电路板的结构示意图;
图5是本发明又一实施例的印制电路板的打孔方法的流程示意图;
图6是打完背钻孔的印制电路板的结构示意图;
图7是本发明一实施例的印制电路板合格性的检测方法的流程示意图;
具体实施例
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都应属于本发明保护的范围。
请参见图1至图3,本发明实施例的印制电路板100的打孔方法,印制电路板100具有相背设置的第一表面101和第二表面103,印制电路板100包括层叠且间隔设置的信号线10和引脚30,信号线10位于印制电路板100内部,引脚30位于第一表面101,印制电路板100上与信号线10和引脚30对应的位置设有第一通孔11,第一通孔11填充导电柱50,以将信号线10和引脚30电连接;本发明的印制电路板100打孔方法包括:
S201,在印制电路板100的第二表面103打第二孔13,第二孔13自第二表面103延伸至信号线10邻近第二表面103的表面,第二孔13与第一通孔11间隔设置;
具体地,请一并参见图4,印制电路板100包括有效部110及环绕有效部110的非功能部130,有效部110包括非关键部(图未示),在非关键部,信号线10与第二表面103之间不具有其它信号线10或电路结构,第二孔13位于非功能部130或非关键部。非功能部指的是包括有效部110的相关信号线,但是在最终印制电路板使用时,去除的部分。有效部110指最后保留的,和其它元器件电连接,应用于电子设备的部分。
具体地,在非功能部130或非关键部打第二孔13,第二孔13自第二表面103延伸至信号线10邻近第二表面103的表面,第二孔13与第一通孔11间隔设置。进一步地,打第二孔13时,可以在钻头通入电流(例如微电流),当钻头自第二表面103钻到信号线10时,则钻头的电势会发生变化,因此,当钻头的电势会发生变化时,停止钻孔,因此,第二孔13的深度可以精确定位到信号线10表面后停止,而不会破坏印制电路板100原有的信号线。
S202,测量第二孔13的深度,并计算第二孔13的深度与预设距离的第一差值,预设距离处于安全距离范围;
具体地,采用白光干涉测量法、共聚焦测量法、图像清晰度判断测量法、探针深度测量法或孔深治具测量法等相关的深度测量方法测量第二孔13的深度,并计算第二孔13的深度与预设距离的第一差值(如图2中△S所示)。在一些实施例中,第二孔13深度采取多次测量取平均的方式。
本发明术语“安全距离范围(STUB值)”,指第二孔13中导电柱50邻近第二表面103的端部与信号线10之间的距离,使得不影响信号线10与导电柱50之间的电连接关系,同时,信号在传输过程中几乎不会反射、散射或者延迟等问题,导致信号“失真”的距离范围。在一些实施例中,安全距离范围可以为100μm-150μm,第一差值△S可以为100μm和150μm之间的任意数值,例如,100μm、110μm、120μm、130μm、140μm、150μm等,抑或是根据特殊设计要求的其他深度数值。
本发明的白光干涉测量法指的是利用白光干涉在被测表面上各点深度不同所形成的干涉光强不同,当两束干涉光在物体表面的光程差为0时,所形成的干涉光强最小(或最大)。利用微位移驱动器沿光轴方向移动样品台或参考镜进行扫描,那么干涉图样上每一点的强度将随着变化。在扫描时,记录下或计算出被测面上每一点对应的干涉光强达到最小(或最大)时微位移驱动器的位置,那么在完成扫描后各点间的深度就能计算出来。
本发明的共聚焦测量法指的是采用共聚焦光学系统,将一个点光源发射的光通过透镜聚焦到被观测物体上,如果物体恰在焦平面的二倍位置上,那么反射光通过原透镜应当汇聚回到光源,因此,此探测点被称为共焦点,被探测点所在的平面称为共焦平面,在此时对共焦平面进行成像,同时,通过提供三个维度的相对位移,由光路中的扫描系统在焦平面上进行扫描,然后将得到的一系列二维图像进行三维重建,即可得到准确的3D形貌,从而得到孔的深度信息。
本发明的图像清晰度判断测量法指的是利用光学成像的方法,通过移动光轴或者载台,在移动的过程中对被测物进行连续拍照并记录各照片点的位置,并通过评价函数判断图像的质量,达到一定阈值时,则判断为测量到位,进而得到相应的深度信息。
本发明的探针深度测量法指的是利用微型探针,通上微电流,先在基准表面校准探针“0”位,利用探针沿孔壁缓慢移动,当探针尖端触碰到内部孔壁上的铜时,探针电势发生变化,读取在此变化时的探针位置,即可得到相关的深度信息。
本发明的孔深治具测量法指的是制作与孔底形态相同的测量治具,同样通上微电流,在表面校准“0”位,同样,将治具伸入孔内部进行缓慢移动,当治具上电势发生变化时,读取治具位置,即可得到相关的深度信息。
S203,在第二表面103与第一通孔11对应的位置打背钻孔15,以去除导电柱50位于背钻孔15中的部分,背钻孔15深度为第一差值。
具体地,背钻孔15的直径大于第一通孔11的直径。这样可以更好的去除所述导电柱50位于所述背钻孔15中的部分。背钻孔15指在印制电路板100上,某个孔的背面进行钻孔,以去除孔中多余导电柱,为了去除多余导电柱而钻的孔称为背钻孔。
本发明的印制电路板100的打孔方法,先在印制电路板100的第二表面103打第二孔13,计算第二孔13与预设距离(即安全距离STUB值)的第一差值,根据第一差值,在第二表面103与第一通孔11对应的位置打背钻孔15,以去除导电柱50位于背钻孔15中的部分。这样可以尽可能避免每片印制电路板100由于厚度不同,造成打背钻孔15后,导电柱50邻近第二表面103的端部与信号线10之间的距离超出安全距离范围,导致信号“失真”或者信号线10连接不良的情况,提高印制电路板的良率,降低生产成本。
请参见图5,本发明实施例的印制电路板100的打孔方法,包括:
S201,在印制电路板100的第二表面103打第二孔13,第二孔13自第二表面103延伸至信号线10邻近第二表面103的表面,第二孔13与第一通孔11间隔设置;
S202,测量第二孔13的深度,并计算第二孔13的深度与预设距离的第一差值,预设距离处于安全距离范围;
S203,在第二表面103与第一通孔11对应的位置打背钻孔15,以去除导电柱50位于背钻孔15中的部分,背钻孔15深度为第一差值。
步骤S201-S203的详细描述请参见图3实施例,在此不再赘述。
S204,测量背钻孔15的深度,并计算第二孔13的深度与背钻孔15的深度的第二差值;
具体地,采用白光干涉测量法、共聚焦测量法、图像清晰度判断测量法、探针深度测量法或孔深治具测量法等相关的深度测量方法测量背钻孔15的深度,并计算第二孔13的深度与背钻孔15的深度的第二差值,该第二差值为导电柱50邻近所述第二表面的端部到信号线10的距离。
S205,判断第二差值是否处于安全距离范围;
若第二差值大于安全距离范围,则执行S206;若第二差值小于安全距离范围,则该印制电路板100的信号线10连接可能存在问题,为残次品或不合格产品。
S206,调整第一差值的数值,在背钻孔15的位置继续打孔,使第二差值位于安全距离范围。
目前,安全距离STUB的测量,通常采用在印制电路板上做垂直切片,打磨后利用金相显微镜测量,这样对印制电路板具有破坏性,不适合大批量测量。而且这种方法具有一定的滞后性,在背钻后切片抽检时,可能整批印制电路板正在制作,如果背钻孔钻孔深度把控不合格,有可能会导致整批生产板报废或者返工,造成损失。
鉴于此,基于同样的发明构思,本发明还提供一种印制电路板100合格性检测方法。
请参见图6和图7,本发明提供一种印制电路板100合格性的检测方法,该印制电路板100具有相背设置的第一表面101和第二表面103,印制电路板100包括层叠且间隔设置的信号线10和引脚30,信号线10位于印制电路板100内部,引脚30位于第一表面101,第一表面101设有自第一表面101延伸至信号线10邻近第二表面103一侧的第一孔11,第二表面103与第一孔11相对的位置设有背钻孔15,背钻孔15自第二表面103向信号线10延伸,且背钻孔15与第一孔11连通,第一孔11填充导电柱50,以将信号线10和引脚30电连接;本发明的印制电路板100合格性检测方法包括:
S301,在第二表面103打第二孔13,第二孔13自第二表面103延伸至信号线10邻近第二表面103的表面,第二孔13与第一孔11间隔设置;
具体地,在图6的第二表面103的非功能部130或非关键部打第二孔13,第二孔13自第二表面103延伸至信号线10邻近第二表面103的表面,第二孔13与第一通孔11间隔设置。进一步地,打第二孔13时,可以在钻头通入电流(例如微电流),当钻头自第二表面103钻到信号线10时,则钻头的电势会发生变化,因此,当钻头的电势会发生变化时,停止钻孔,因此,第二孔13的深度可以精确定位到信号线10表面后停止,而不会破坏印制电路板100原有的信号线。打第二孔13后,印制电路板100的结构如图2所示。
S302,分别测量第二孔13的深度和背钻孔15的深度;
具体地,采用白光干涉测量法、共聚焦测量法、图像清晰度判断测量法、探针深度测量法或孔深治具测量法等深度测量方法分别测量第二孔13的深度(如图2中h1所示)和背钻孔15的深度(如图2中h2所示)。在一些实施例中,第二孔和背钻孔的深度采取多次测量取平均的方式。
S303,计算第二孔13的深度和背钻孔15的深度的差值(如图2中△S所示);
具体地,采用公式△S=h1-h2,计算的第二孔13的深度和背钻孔15的深度的差值。
S304,判断差值是否在预设范围内,所述预设范围为安全距离范围;
若差值在预设范围内,则判定该印制电路板100为合格产品;反之若差值超出预设范围,则该印制电路板100为不合格产品。
在另一些实施例中,所述方法还包括:
S305,若差值大于预设范围,则在背钻孔15的位置,进行二次打孔,使第二孔13的深度和背钻孔15的深度的差值位于预设范围。
具体地,当差值比预设范围还大时,则背钻孔15证明的打孔深度不够,在该背钻孔15的位置继续打孔,使第二孔13的深度和背钻孔15的深度的差值位于预设范围,该预设范围为安全距离范围。反之,则该印制电路板100的信号线10和引脚30的信号电连接传输可能不可靠。
本发明的印制电路板100合格性检测方法,通过在印制电路板100的第二表面103打第二孔13,再分别测量第二孔13的深度和背钻孔15的深度;通过判断第二孔13的深度和背钻孔15的深度的差值是否在安全距离范围内,来判定该背钻孔15打孔是否合格,方法简便,且不需要破坏印制电路板100,即可判断该印制电路板100是否合格。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易的想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种印制电路板的打孔方法,其特征在于,所述印制电路板具有相背设置的第一表面和第二表面,所述印制电路板包括层叠且间隔设置的信号线和引脚,所述信号线位于所述印制电路板内部,所述引脚位于所述第一表面,所述印制电路板上与所述信号线和所述引脚对应的位置设有第一通孔,所述第一通孔填充导电柱,以将所述信号线和所述引脚电连接;所述方法包括:
在所述印制电路板的所述第二表面打第二孔,所述第二孔自所述第二表面延伸至所述信号线邻近所述第二表面的表面,所述第二孔与所述第一通孔间隔设置;
测量所述第二孔的深度,并计算所述第二孔的深度与预设距离的第一差值,所述预设距离处于安全距离范围;
在所述第二表面与所述第一通孔对应的位置打背钻孔,以去除所述导电柱位于所述背钻孔中的部分,所述背钻孔的深度为所述第一差值。
2.根据权利要求1所述的印制电路板的打孔方法,其特征在于,所述方法还包括:
测量所述背钻孔的深度,并计算所述第二孔的深度与所述背钻孔的深度的第二差值;
判断所述第二差值是否处于所述安全距离范围;
若所述第二差值大于所述安全距离范围,则调整所述第一差值的数值,在所述背钻孔的位置继续打孔,使所述第二差值位于所述安全距离范围。
3.根据权利要求1所述的印制电路板的打孔方法,其特征在于,所述背钻孔的直径大于所述第一通孔的直径。
4.根据权利要求1所述的印制电路板的打孔方法,其特征在于,所述第二孔和所述背钻孔的深度采用白光干涉测量法、共聚焦测量法、图像清晰度判断测量法、探针深度测量法或孔深治具测量法测得。
5.根据权利要求1所述的印制电路板的打孔方法,其特征在于,所述印制电路板包括有效部及环绕所述有效部的非功能部,所述有效部包括非关键部,在所述非关键部,所述信号线与所述第二表面之间不具有其它信号线或电路结构,所述第二孔位于所述非功能部或所述非关键部。
6.一种印制电路板合格性的检测方法,其特征在于,所述印制电路板具有相背设置的第一表面和第二表面,所述印制电路板包括层叠且间隔设置的信号线和引脚,所述信号线位于所述印制电路板内部,所述引脚位于所述第一表面,所述第一表面设有自所述第一表面延伸至所述信号线邻近所述第二表面一侧的第一孔,所述第二表面与所述第一孔相对的位置设有背钻孔,所述背钻孔自所述第二表面向所述信号线延伸,且所述背钻孔与所述第一孔连通,所述第一孔填充导电柱,以将所述信号线和所述引脚电连接;所述方法包括:
在所述第二表面打第二孔,所述第二孔自所述第二表面延伸至所述信号线邻近所述第二表面的表面,所述第二孔与所述第一孔间隔设置;
分别测量所述第二孔的深度和所述背钻孔的深度;
计算所述第二孔的深度和所述背钻孔的深度的差值;
判断所述差值是否在预设范围内,所述预设范围为安全距离范围;
若所述差值在预设范围内,则判定所述印制电路板为合格产品。
7.根据权利要求6所述的印制电路板合格性的检测方法,其特征在于,所述方法还包括:
若所述差值大于所述预设范围,则在所述背钻孔的位置,进行二次打孔,使所述第二孔的深度和所述背钻孔的深度的差值位于所述预设范围。
8.根据权利要求6所述的印制电路板合格性的检测方法,其特征在于,所述第二孔的深度和所述背钻孔的深度均为多次测量平均值。
9.根据权利要求6所述的印制电路板合格性的检测方法,其特征在于,所述第二孔和所述背钻孔的深度采用白光干涉测量法、共聚焦测量法、图像清晰度判断测量法、探针深度测量法或孔深治具测量法测得。
10.根据权利要求6所述的印制电路板合格性的检测方法,其特征在于,所述印制电路板包括有效部及环绕所述有效部的非功能部,所述有效部包括非关键部,在所述非关键部,所述信号线与所述第二表面之间不具有其它信号线或电路结构,所述第二孔位于所述非功能部或所述非关键部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010669974.4A CN111787699A (zh) | 2020-07-13 | 2020-07-13 | 印制电路板的打孔方法及合格性的检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010669974.4A CN111787699A (zh) | 2020-07-13 | 2020-07-13 | 印制电路板的打孔方法及合格性的检测方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111787699A true CN111787699A (zh) | 2020-10-16 |
Family
ID=72768485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010669974.4A Pending CN111787699A (zh) | 2020-07-13 | 2020-07-13 | 印制电路板的打孔方法及合格性的检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111787699A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112496373A (zh) * | 2021-02-01 | 2021-03-16 | 苏州维嘉科技股份有限公司 | 钻孔机及其控深钻孔方法、系统及存储介质 |
CN113939081A (zh) * | 2021-09-10 | 2022-01-14 | 珠海杰赛科技有限公司 | 一种可测量背钻孔深度的pcb结构及其加工方法 |
CN114184933A (zh) * | 2021-11-26 | 2022-03-15 | 浪潮(北京)电子信息产业有限公司 | 回流地孔检测方法、系统、装置及计算机可读存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102883522A (zh) * | 2012-09-28 | 2013-01-16 | 华为机器有限公司 | 印刷电路板、印刷电路板的钻孔方法和装置 |
US20150245494A1 (en) * | 2014-02-21 | 2015-08-27 | Via Mechanics, Ltd. | Backdrilling Method, and Backdrilling Apparatus |
CN107148149A (zh) * | 2017-07-03 | 2017-09-08 | 遂宁市广天电子有限公司 | 基于面感应技术的pcb电路板钻孔工艺 |
CN110893629A (zh) * | 2018-09-13 | 2020-03-20 | 健鼎(无锡)电子有限公司 | 电路板的制造方法及钻孔机 |
-
2020
- 2020-07-13 CN CN202010669974.4A patent/CN111787699A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102883522A (zh) * | 2012-09-28 | 2013-01-16 | 华为机器有限公司 | 印刷电路板、印刷电路板的钻孔方法和装置 |
US20150245494A1 (en) * | 2014-02-21 | 2015-08-27 | Via Mechanics, Ltd. | Backdrilling Method, and Backdrilling Apparatus |
CN107148149A (zh) * | 2017-07-03 | 2017-09-08 | 遂宁市广天电子有限公司 | 基于面感应技术的pcb电路板钻孔工艺 |
CN110893629A (zh) * | 2018-09-13 | 2020-03-20 | 健鼎(无锡)电子有限公司 | 电路板的制造方法及钻孔机 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112496373A (zh) * | 2021-02-01 | 2021-03-16 | 苏州维嘉科技股份有限公司 | 钻孔机及其控深钻孔方法、系统及存储介质 |
CN113939081A (zh) * | 2021-09-10 | 2022-01-14 | 珠海杰赛科技有限公司 | 一种可测量背钻孔深度的pcb结构及其加工方法 |
CN114184933A (zh) * | 2021-11-26 | 2022-03-15 | 浪潮(北京)电子信息产业有限公司 | 回流地孔检测方法、系统、装置及计算机可读存储介质 |
CN114184933B (zh) * | 2021-11-26 | 2024-04-05 | 浪潮(北京)电子信息产业有限公司 | 回流地孔检测方法、系统、装置及计算机可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111787699A (zh) | 印制电路板的打孔方法及合格性的检测方法 | |
KR101148317B1 (ko) | 다층회로기판 및 다층회로기판의 제조방법 | |
JP5065671B2 (ja) | プリント配線板の検査方法 | |
CN109526156A (zh) | 一种用于检测钻孔偏移程度的检测模块及检测方法 | |
CN104284512A (zh) | 具背钻深度检测构造的多层电路板及其背钻深度监控方法 | |
KR20240041890A (ko) | 프로브 카드용 가이드 플레이트 및 그 제조방법 및 이를 구비한 프로브 카드 | |
KR102154176B1 (ko) | 극초단파 레이저를 이용한 멤스 프로브 팁의 제조방법 및 이에 의해 제조된 멤스 프로브 팁 | |
KR20150084623A (ko) | 회로기판의 블라인드 비아홀 내의 결함의 검사장치, 검사시스템 및 그 검사방법 | |
CN110893629B (zh) | 电路板的制造方法及钻孔机 | |
US11756919B2 (en) | Wedge tool, bonding device, and bonding inspection method | |
JP2007010671A (ja) | 被験体を電気的に検査する方法および装置ならびに検査時に使用される接触装置の製造方法 | |
JP2007203332A (ja) | 絶縁樹脂板の加工方法及びこの絶縁樹脂板を備えた配線板検査治具 | |
JP4596968B2 (ja) | 半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法 | |
KR101055507B1 (ko) | 패턴부의 리페어 구조 및 리페어 방법 | |
JP4978584B2 (ja) | プリント配線板およびその製造方法ならびにプリント配線板のフィリングビアの外観検査方法 | |
KR102132860B1 (ko) | 기판 검사 시스템 | |
JP2013161580A (ja) | 電極基材の検査方法 | |
JP2008170355A (ja) | バルブボデーの加工穴のバリ検出方法 | |
CN115597487B (zh) | 一种用于测量印刷电路板层间偏移量的测量方法 | |
JP2945177B2 (ja) | 入出力用ピンの形状検査方法および装置ならびに電子回路基板の製造方法 | |
CN117329992A (zh) | 背钻孔自动光学检测方法 | |
CN114877821B (zh) | 一种pcb板的背钻深度检测系统及方法 | |
CN114791605A (zh) | 印刷电路板内层深度测量光学系统 | |
CN116202420A (zh) | 一种hdi印制电路板盲孔偏位检测板及检测方法 | |
JP2008191106A (ja) | はんだ付け状態の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201016 |