CN111755419A - 可图案化的管芯附接材料和用于图案化的工艺 - Google Patents

可图案化的管芯附接材料和用于图案化的工艺 Download PDF

Info

Publication number
CN111755419A
CN111755419A CN202010197404.XA CN202010197404A CN111755419A CN 111755419 A CN111755419 A CN 111755419A CN 202010197404 A CN202010197404 A CN 202010197404A CN 111755419 A CN111755419 A CN 111755419A
Authority
CN
China
Prior art keywords
die
pads
patterning
assembly
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010197404.XA
Other languages
English (en)
Inventor
聂白
段刚
S·皮耶塔姆巴拉姆
J·琼斯
Y·金冈
冯红霞
徐定颖
R·马内帕利
S·派塔尔
K·达尔马韦卡尔塔
Y·李
M·焦
C·张
M·廷吉
韩程圭
陈昊博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111755419A publication Critical patent/CN111755419A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

公开了一种管芯组件。该管芯组件包括管芯、管芯的第一表面上的一个或多个管芯焊盘以及管芯上的管芯附接膜，其中管芯附接膜包括暴露一个或多个管芯焊盘并且延伸到管芯的一个或多个边缘的一个或多个开口。

Description

可图案化的管芯附接材料和用于图案化的工艺
技术领域
本公开的实施例涉及管芯附接膜(DAF)，并且特别地，涉及可图案化的管芯附接膜和用于对其进行图案化的工艺。
背景技术
嵌入式多管芯互连桥(EMIB)技术包括具有用于管芯到管芯(D2D)互连通信的超细线距(line-space)结构的半导体桥。EMIB技术在异质芯片集成应用中是有用的。对于异质芯片的封装中(in-package)、高密度互连而言，EMIB封装技术是一种先进的、经济有效的方式。它提供了多个管芯之间极高的I/O和控制良好的电互连路径。
管芯附接膜材料用于将管芯(例如，EMIB管芯)附接到封装结构。出于实用的目的，管芯附接膜(DAF)材料被设计成吸收由形成在DAF材料上的半导体管芯和位于DAF材料下方的有机衬底之间的热膨胀系数(CTE)不匹配而引起的机械应力。管芯附接膜保护封装以免发生翘曲和可靠性故障。在涉及垂直D2D连接和穿硅过孔(TSV)管芯嵌入的封装架构中，需要在嵌入之前测试管芯以显著地节省成本，并且仅允许已知良好的管芯(KGD)继续工艺流程到生产线的末端。
然而，常规的DAF材料是不可图案化的，并且必须要通过湿法化学制程或干法蚀刻去除常规的DAF材料，以便暴露实现用于下游工艺步骤的垂直连接的后侧铜焊盘。因此，使用这样的DAF的管芯架构不适合垂直D2D和嵌入式管芯TSV方式。
附图说明
图1A示出了具有嵌入式多管芯互连桥(EMIB)架构并且包括EMIB器件的半导体封装衬底。
图1B示出了使用EMIB器件通信地耦合或连接第一管芯和第二管芯的方式。
图1C示出了使用管芯附接膜(DAF)将EMIB器件附接到封装衬底。
图2示出了根据实施例的封装衬底的结构，该封装衬底具有可以用于安装穿硅过孔(TSV)管芯的腔体。
图3示出了根据实施例的封装衬底的结构，该封装衬底具有可以用于安装EMIB桥管芯的腔体。
图4A示出了根据实施例的包括图案化的DAF层的管芯组件的横截面。
图4B示出了根据实施例的图4A中所示的管芯组件的仰视图。
图5A-图5L示出了根据实施例的在形成包括光刻图案化的DAF的封装结构的工艺期间管芯组件和封装衬底的横截面。
图6A-图6K示出了根据实施例的在形成包括激光钻孔图案化的DAF的封装结构的工艺期间管芯组件和封装衬底的横截面。
图7A-图7K示出了根据实施例的在形成包括掩模图案化的DAF的封装结构的工艺期间管芯组件和封装衬底的横截面。
图8A-图8L示出了根据实施例的在形成包括衬底图案化的DAF的封装结构的工艺期间管芯组件和封装衬底的横截面。
图9示出了根据实施例的用于对管芯上的管芯附接膜进行图案化的方法的流程图。
图10示出了根据实施例的用于对衬底上的管芯附接膜进行图案化并附接管芯的方法的流程图。
图11示出了根据实施例的实施方式的计算机系统。
具体实施方式
描述了一种可图案化的管芯附接膜(DAF)。应当认识到，虽然本文描述的实施例是参考示例性可图案化的管芯附接膜实施方式进行描述的，但本公开更一般地适用于可图案化的管芯附接膜实施方式以及其他类型的可图案化的管芯附接膜实施方式。在下面的描述中，为了提供对本公开的实施例的全面了解，阐述了许多具体细节，例如具体的集成及材料体系。对于本领域的技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，没有详细地描述诸如集成电路设计布局的公知特征，以避免不必要地使本公开的实施例难以理解。此外，应当认识到，在附图中示出的各种实施例是说明性表现方式并且未必按比例绘制。
以下描述中还仅出于参考的目的使用了某些术语，并且因此这些术语并非旨在进行限制。例如，诸如“上部”、“下部”、“上方”和“下方”等术语是指附图中提供参考的方向。诸如“正面”、“后面”、“背面”和“侧面”等术语描述在一致但任意的参照系内部件的部分的取向和/或位置，通过参考描述所讨论的部件的文字和相关联的附图，可以清楚地了解所述取向和/或位置。这样的术语可以包括上面具体提及的词语、它们的衍生词以及类似意义的词语。
在半导体封装行业中越来越多地使用了封装部件的瓦片式拼接(tiling)和/或分区，因为这样实现了异质管芯集成、形状因数的微小型化、以及具有改善的良品率的高性能(可以生产出具有更高良品率的更小的封装部件和电路)。
在新兴的架构中，为了提高通信带宽并减小逻辑芯片的半导体区域，需要缩小嵌入式多管芯互连桥(EMIB)管芯凸块间距(因此缩小线距结构)，这能够支持用于管芯瓦片式拼接和异质集成应用的最前沿封装架构。除了要求更好的管芯接合精度和更严格的配准公差之外，EMIB技术的缩放要求：(1)在管芯后侧和腔体材料表面之间创建没有空隙且机械可靠的界面，(2)控制管芯接合之后和电介质材料包封之后的管芯区域翘曲，以及(3)生成管芯后侧开口以为3D封装应用实现穿硅过孔D2D垂直连接。
当前的管芯接合工艺依赖于将管芯通过平齐管芯附接膜(DAF)接合到腔体界面材料。在涉及垂直D2D连接和TSV管芯嵌入的封装架构中，需要在嵌入之前测试管芯以显著节省成本，并且仅允许已知良好的管芯(KGD)继续工艺流程到生产线的末端。然而，DAF材料可能不是可图案化的，并且必须要通过湿法化学制程或干法蚀刻去除DAF材料，以便暴露用于实现用于下游工艺步骤的垂直连接的目的的后侧铜焊盘。因此，使用平齐的不可图案化的DAF的管芯架构不适合垂直D2D和嵌入式管芯TSV方式。
本文公开了一种解决先前方式的缺陷的方式。例如，作为所公开的工艺的一部分，可以在管芯表面上对DAF进行图案化，以用于要求管芯嵌入、贴片、瓦片式拼接等的新兴的异质集成应用。描述了用于对DAF材料进行图案化的几种方式。在实施例中，使用这些方式中的任何方式，可以暴露TSV管芯后侧焊盘以容易触及，这使得能够进行电气测试以用于分箱。此外，可以显著地简化制作工艺流程以减小湿法化学制程暴露风险，从而使得产品的可靠性得到改善。
在实施例中，提供了一种克服了先前方式的缺陷的低成本、容易实施且高良品率的方式。在实施例中，本文描述的示例可以用于提供高密度管芯-管芯互连。在实施例中，凭借实现用于下游工艺步骤的垂直互连的暴露的后侧铜焊盘，可以更充分地利用使模块化管芯互连的EMIB和其他异质集成方式。因此，提供了方便电气测试且适合嵌入式管芯TSV方式的DAF。
图1A示出了具有EMIB架构并且包括嵌入式EMIB器件的封装衬底100。在图1A中，封装衬底100包括嵌入式EMIB器件101、金属层103、电介质层105和焊盘107。图1B示出了使用EMIB器件101通信地耦合或连接第一管芯109和第二管芯111的方式。参考图1B，嵌入式EMIB器件101通过金属互连连接到第一管芯109和第二管芯111，该金属互连从嵌入式EMIB器件101的顶表面接触部通过封装衬底100中的过孔向上延伸。第一管芯109和第二管芯111附接在封装衬底100的顶表面。
图1C示出了使用管芯附接膜附接EMIB器件。参考图1C，EMIB器件101通过管芯附接膜(DAF)113安装到封装衬底100。应当认识到，EMIB器件101不包括后侧焊盘，该后侧焊盘是支持可能涉及通往EMIB器件101下方的管芯的连接的异质集成应用和管芯瓦片式拼接的最前沿封装架构所需的。另外，对于可以利用通往EMIB器件101下方的管芯的连接的异质集成应用和管芯瓦片式拼接的这样的前沿封装架构而言，诸如图1C中所示的DAF 113的不可图案化的管芯附接膜可能是有问题的。
很多衬底和内插器工艺中要求嵌入式管芯。管芯安装技术是实现衬底或内插器的最大化功能并确保衬底或内插器的可靠性的关键。以下在图2和图3中示出了示例性管芯安装架构(桥管芯和TSV管芯)。
图2示出了根据实施例的封装衬底的结构，该封装衬底具有可以用于安装TSV管芯的腔体。参考图2，封装衬底包括衬底201、金属层203、电介质层205和互连207。封装衬底包括封装衬底的顶部部分上的腔体209。在实施例中，TSV管芯可以安装在腔体209中并且TSV管芯可以被配置成使得能够从TSV管芯上方和下方电连接到TSV管芯。
图3示出了根据实施例的EMIB封装衬底的结构，该EMIB封装衬底具有可以用于安装EMIB器件的腔体。参考图3，封装衬底包括多个电介质层301、多个布线层303、封装内核305和腔体307。腔体307形成在封装衬底的顶部部分中并且从封装衬底的表面延伸到封装衬底中。在实施例中，EMIB管芯可以安装在腔体307中并且EMIB管芯可以被配置成使得能够从EMIB管芯上方电连接到EMIB管芯。
图4A示出了根据实施例的包括图案化的DAF层的管芯组件400的横截面，并且图4B示出了管芯组件400的仰视图。参考图4A和图4B，管芯组件400包括管芯401、电介质材料403、顶部焊盘405、DAF 407、底部焊盘409和DAF沟道411。
在图4B中示出了管芯仰视图，其描绘了形成在DAF 407中的DAF沟道411的示例性图案化。通过非焊盘区域(例如，非Cu焊盘区域)中的DAF沟道411的开口，实现DAF沟道411的底部填充。在实施例中，这些开口延伸到管芯组件400的边缘。在实施例中，在管芯安装之后，所述开口可以用于用环氧树脂或模料来填充DAF沟道411。
图5A-图5L示出了根据实施例的在形成封装结构的工艺期间管芯和封装衬底的横截面。特别地，图5A-图5L是根据实施例的在包括对形成在管芯上的DAF进行光刻图案化的工艺期间封装结构500的横截面。
参考图5A，在一个或多个操作之后，形成了包括管芯501、电介质层合体503、管芯焊盘505和管芯焊盘507的管芯组件。在实施例中，电介质层合体503形成在管芯501的第一表面上并且覆盖管芯焊盘505。在实施例中，管芯焊盘507形成在管芯501的第二表面上。
参考图5B，在得到图5A中所示的管芯组件的横截面的一个或多个操作之后，(在SiB硅互连凸块侧上进行电介质包封之后)翻转包括管芯501、电介质层合体503、管芯焊盘505和管芯焊盘507的管芯组件。
参考图5C，在得到图5B中所示的管芯组件的横截面的一个或多个操作之后，(在SiB侧上进行电介质包封之后)在管芯501上形成光致抗蚀剂509并且光致抗蚀剂509覆盖管芯焊盘507。
参考图5D，在得到图5C中所示的管芯组件的横截面的一个或多个操作之后，对光致抗蚀剂509进行图案化和显影。在实施例中，可以使用光刻曝光来形成所期望的图案。
参考图5E，在得到图5D中所示的管芯组件的横截面的一个或多个操作之后，在管芯上形成DAF 511(例如，涂覆有用于形成DAF的材料的晶圆)。
参考图5F，在得到图5E中所示的管芯组件的横截面的一个或多个操作之后，去除光致抗蚀剂509。在实施例中，使用湿法或干法蚀刻工艺通过剥离来去除光致抗蚀剂。在其他实施例中，可以通过去除光致抗蚀剂的其他适当的方式去除光致抗蚀剂。
参考图5G，在得到图5F中所示的管芯组件的横截面的一个或多个操作之后，将晶圆分割成图5H所示的单个管芯并进行测试。参考图5I，在得到图5G中所示的管芯组件的横截面的一个或多个操作之后，翻转管芯组件。
参考图5J，在得到图5H中所示的管芯组件的横截面的一个或多个操作之后，将管芯组件(如果通过测试判定是适合的)附接到封装衬底(安装管芯组件)。在实施例中，封装衬底包括衬底513、金属层515、电介质层517和互连519。
参考图5K，在得到图5J中所示的管芯组件的横截面的一个或多个操作之后，使用环氧树脂/模料521包封包括管芯组件的封装结构的顶部部分和对形成在DAF 511中的开口进行底部填充。在其他实施例中，可以使用其他材料包封包括管芯组件的封装结构的顶部部分并对开口进行底部填充。参考图5L，在得到图5K中所示的封装结构的横截面的一个或多个操作之后，对包括模料521的封装结构进行平面化。
在实施例中，管芯附接配方制剂(formulation)可以由树脂、填充剂、硬化剂、催化剂、稀释剂、触变剂构成。光致抗蚀剂可以由树脂、填充剂和敏化剂等构成。两种配方制剂都可以共享类似的诸如丙烯酸酯、聚酰亚胺、环氧树脂的树脂以及诸如二氧化硅的填充剂。因而，可以在管芯附接配方制剂中使用可图案化的聚酰亚胺、丙烯酸酯树脂成分，以便提供可图案化的管芯附接能力。
在实施例中，DAF可以包括可图案化的成分(树脂、单体和敏化剂)、环氧树脂/填充剂(机械性质)、一些其他的添加剂，以控制用于管芯后侧连接应用的可图案化的管芯附接材料的触变性质。示例性配方制剂包括具有COOH基团的丙烯酸低聚物(～10-30％)(在显影期间可以溶解到碱性溶液中以创建所需的图案)、用于给出期望的机械强度和粘附力的环氧树脂(20-50％)、10-30％的填充剂(SiO2或其他)和用于控制膜的触变性质的其他添加剂(0-20％)。在其他实施例中，可以使用其他配方制剂。应当认识到，常规的干膜光致抗蚀剂不能提供所期望的机械强度。另外，阻焊剂和可光学成像的抗蚀剂不能符合触变性质和模块化要求。
图6A-图6K示出了根据实施例的在形成封装结构的工艺期间管芯组件和封装衬底的横截面。特别地，图6A-图6K是根据实施例的在包括对形成在管芯组件上的DAF进行激光钻孔图案化的工艺期间封装结构的横截面。
参考图6A，在一个或多个操作之后，形成了包括管芯衬底601、电介质层合体603、管芯焊盘605和管芯焊盘607的管芯组件。在实施例中，电介质层合体603形成在管芯601的第一表面上并且覆盖管芯焊盘605。
参考图6B，在得到图6A中所示的管芯组件的横截面的一个或多个操作之后，(在管芯的SiB侧上对管芯焊盘605进行电介质包封之后)翻转管芯组件。参考图6C，在得到图6B中所示的管芯组件的横截面的一个或多个操作之后，在管芯组件上形成DAF 609。
参考图6D，在得到图6C中所示的管芯组件的横截面的一个或多个操作之后，通过对DAF 609进行激光图案化611来形成期望的DAF图案。图6E中示出了所得到的结构。参考图6F，在得到图6E中所示的管芯组件的横截面的一个或多个操作之后，将管芯组件晶圆分割613成图6G所示的单个管芯组件并进行测试。
参考图6H，在得到图6G中所示的管芯组件的横截面的一个或多个操作之后，翻转管芯组件。参考图6I，在得到图6H中所示的管芯组件的横截面的一个或多个操作之后，将管芯组件(如果判定是适当运转的)附接到封装衬底组件。在实施例中，封装衬底组件包括衬底615、金属层617、电介质层619和互连621。
参考图6J，在得到图6I中所示的封装结构的横截面的一个或多个操作之后(在安装管芯组件之后)，使用环氧树脂/模料623包封包括管芯组件的封装结构的顶部并对形成在DAF 609中的开口进行底部填充。参考图6K，在得到图6J中所示的封装结构的横截面的一个或多个操作之后，对封装结构进行平面化。
在实施例中，替代使用光刻图案化，在参考图6A-图6K描述的激光钻孔图案化的DAF工艺中，使用激光直接向DAF 609中钻孔，以便创建期望的图案。在实施例中，在晶圆级开始该工艺。作为该工艺的一部分，为PSB(封装侧凸块)侧提供平齐的DAF层。然后通过使用激光在DAF中钻出开口来对DAF进行图案化。在实施例中，在这些初始操作之后，剩余的工艺流程可以与参考图5A-图5L描述的光刻图案化的DAF工艺的图案化工艺之后的流程相同。在实施例中，DAF可以覆盖有聚对苯二甲酸乙二醇酯(PET)膜，并且采用激光钻透PET膜以便创建图案。在实施例中，使用PET膜的益处是在测试和转移期间保护DAF。在实施例中，可以在管芯安装之前立即去除(例如，剥掉)PET膜。
图7A-图7K示出了根据实施例的在形成封装结构的工艺期间管芯和封装衬底的横截面。特别地，图7A-图7K是根据实施例的在包括对形成在管芯上的DAF进行掩模蚀刻图案化的工艺期间封装结构的横截面。
参考图7A，在多个操作之后，形成了包括管芯701、电介质层合体703、管芯焊盘705和管芯焊盘707的管芯组件。在实施例中，电介质层合体703形成在管芯701上。参考图7B，在得到图7A中所示的管芯组件的横截面的一个或多个操作之后，(在管芯晶圆的SiB侧上对管芯焊盘705进行电介质包封之后)翻转管芯组件。
参考图7C，在得到图7B中所示的管芯结构的横截面的一个或多个操作之后，在管芯组件上形成DAF层709。参考图7D，在得到图7C中所示的管芯组件的横截面的一个或多个操作之后，通过使用掩模711进行掩模蚀刻，以使用辐射713对DAF进行图案化，从而形成期望的DAF图案。图7E中示出了所得到的结构。
参考图7F，在得到图7E中所示的管芯组件的横截面的一个或多个操作之后，将管芯组件晶圆分割成图7G中所示的单个管芯组件并进行测试。参考图7H，在得到图7G中所示的管芯组件的横截面的一个或多个操作之后，翻转管芯组件。
参考图7I，在得到图7H中所示的管芯组件的横截面的一个或多个操作之后，将管芯组件(如果判定是适当操作的)附接到封装衬底。在实施例中，封装衬底包括衬底717、金属层719、电介质层721和互连723。
参考图7J，在得到图7I中所示的封装结构的横截面的一个或多个操作之后(在管芯组件安装之后)，使用环氧树脂/模料725包封管芯组件并对DAF开口进行底部填充。参考图7K，在得到图7J中所示的封装结构的横截面的一个或多个操作之后，对模料725进行平面化。
在实施例中，在晶圆级开始参考图7A-图7K描述的掩模蚀刻图案化的DAF工艺。例如，在管芯上层合DAF之后，通过硬掩模蚀刻DAF以在DAF上创建期望的图案化。在已经对DAF进行图案化之后，工艺流程与先前的光刻图案化的DAF工艺相同。在实施例中，在掩模蚀刻期间DAF可以覆盖有保护膜，该保护膜可以一直保留到管芯安装，以便保护DAF。
图8A-图8L示出了根据实施例的在形成封装结构的工艺期间封装结构的横截面。图8A-图8L是根据实施例的在用于形成包括对封装衬底上的DAF进行图案化的封装结构的工艺期间封装结构的横截面。
参考图8A，在一个或多个操作之后，形成了包括衬底801、金属层803、电介质层805和互连807的封装衬底结构。
参考图8B，在得到图8A中所示的封装衬底结构的横截面的一个或多个操作之后，执行DAF层合。在实施例中，在管芯结构的表面上形成DAF材料809。在实施例中，该表面由电介质层805和互连807形成。
参考图8C，在得到图8B中所示的封装衬底结构的横截面的一个或多个操作之后，对DAF材料809进行图案化。在图8C的实施例中，通过使用激光811执行激光图案化来对DAF材料809进行图案化。参考图8D，在得到图8C中所示的封装衬底结构的横截面的一个或多个操作之后，形成期望的DAF图案810。
参考图8E，在得到图8D中所示的封装衬底结构的横截面的一个或多个操作之后，在封装衬底结构的表面上形成种子层812。特别地，种子层812形成在封装衬底结构的剩余的DAF材料809的表面上和其他暴露的表面上。
参考图8F，在得到图8E中所示的封装衬底结构的横截面的一个或多个操作之后，形成层合体材料813以覆盖/包封封装衬底结构的表面。在实施例中，作为包封的一部分，封装衬底结构的表面和其上的暴露的结构覆盖有层合体材料813。
参考图8G，在得到图8F中所示的封装衬底结构的横截面的一个或多个操作之后，对层合体材料813进行图案化。在实施例中，对层合体材料813进行图案化，以便形成用于电连接的导电柱。参考图8H，在得到图8G中所示的封装衬底结构的横截面的一个或多个操作之后，形成导电柱815。
参考图8I，在得到图8H中所示的结构的横截面的一个或多个操作之后，去除种子层812的处于剩余的DAF材料809上方的部分。参考图8J，在得到图8I中所示的结构的横截面的一个或多个操作之后，安装管芯组件816。
参考图8K，在得到图8J中所示的结构的横截面的一个或多个操作之后，使用环氧树脂/模料817包封管芯组件并且还对DAF开口进行底部填充。参考图8L，在得到图8K中所示的结构的横截面的一个或多个操作之后，对模料817进行平面化。
在实施例中，替代在管芯上对DAF进行图案化，在参考图8A-图8L描述的先DAF和图案化的衬底上DAF的工艺中，作为先DAF工艺流程的一部分，直接在衬底上完成图案化。使用这种方式，在与管芯分开制造的衬底上层合DAF。可以使用激光钻孔或掩模蚀刻在衬底上对DAF进行图案化。其后，可以沉积种子层，并使用干膜抗蚀剂(DFR)在柱镀覆期间覆盖管芯区域中的DAF。去除DFR和种子层，接着可以进行正常的管芯安装工艺。在包封管芯的同时填充图案化的DAF，并执行平面化以露出柱和硅互连凸块。
在实施例中，图案化的DAF使得环氧树脂/模料填充能够处于管芯下方。在常规的平齐DAF方式中，在管芯下方不能形成环氧树脂/模料填充。在实施例中，管芯下方的混合的DAF和环氧树脂/模料填充能够减小CTE问题。
图9示出了根据实施例的用于对管芯附接膜进行图案化的方法的流程图。用于图案化管芯附接膜的方法包括在901形成管芯。在903，在管芯的第一表面上形成一个或多个管芯焊盘。在905，在管芯上形成管芯附接膜。在907，形成暴露一个或多个管芯焊盘并且延伸到管芯的一个或多个边缘的一个或多个开口。在909，在一个或多个开口中形成底部填充材料。在实施例中，通过光刻图案化、激光图案化或掩模蚀刻图案化来执行一个或多个开口的形成。在实施例中，一个或多个开口的形成包括形成一个或多个沟道以及用底部填充材料填充一个或多个沟道。在实施例中，一个或多个开口的形成包括形成一个或多个沟道以及用不同于管芯附接膜材料的底部填充材料填充一个或多个沟道。
图10示出了根据实施例的用于对管芯附接膜进行图案化的方法的流程图1000。该方法包括在1001形成封装衬底的包括多个布线元件的部件。在1003，在封装衬底的部件上形成管芯附接膜。在1005，在管芯附接膜中形成一个或多个开口。在1007，将管芯放置在管芯附接膜上，其中管芯的一个或多个管芯焊盘延伸穿过一个或多个开口并且接触多个布线元件中的一个或多个。
图11是根据本发明的实施例的计算机系统1100的示意图。根据所公开的几个实施例及在本公开中阐述的其等同形式中的任一者，如图所示的计算机系统1100(也称为电子系统1100)能够体现包括图案化的DAF层的管芯组件(例如，图4A中的400)。计算机系统1100可以是诸如上网本计算机的移动装置。计算机系统1100可以是诸如无线智能电话的移动装置。计算机系统1100可以是台式计算机。计算机系统1100可以是手持式阅读器。计算机系统1100可以是服务器系统。计算机系统1100可以是超级计算机或高性能计算系统。
在实施例中，电子系统1100是包括电耦合电子系统1100的各种部件的系统总线1120的计算机系统。根据各实施例，系统总线1120是单条总线或总线的任何组合。电子系统1100包括为集成电路1110供电的电压源1130。在一些实施例中，电压源1130通过系统总线1120向集成电路1110供应电流。
根据实施例，集成电路1110电耦合到系统总线1120并且包括任何电路或电路的组合。在实施例中，集成电路1110包括可以是任何类型的处理器1112。如本文所使用的，处理器1112可以意味着任何类型的电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器或另一种处理器。在实施例中，如本文所公开的，处理器1112包括管芯组件(例如，图4A中的400)或与之耦合。在实施例中，SRAM实施例存在于处理器的存储器高速缓存中。可以包括在集成电路1110中的其他类型的电路是定制电路或专用集成电路(ASIC)，例如用于在无线装置(例如蜂窝电话、智能电话、传呼机、便携式计算机、双向无线电装置以及类似的电子系统)中使用的通信电路1114，或用于服务器的通信电路。在实施例中，集成电路1110包括管芯上存储器1116，例如静态随机存取存储器(SRAM)。在实施例中，集成电路1110包括嵌入式管芯上存储器1116，例如嵌入式动态随机存取存储器(eDRAM)。
在实施例中，集成电路1110补充有后续的集成电路1111。有用的实施例包括双处理器1113和双通信电路1115以及双管芯上存储器1117，例如SRAM。在实施例中，双集成电路1110包括嵌入式管芯上存储器1117，例如eDRAM。
在实施例中，电子系统1100还包括外部存储器1140，外部存储器1140转而可以包括适合于特定应用的一个或多个存储器元件，例如RAM形式的主存储器1142、一个或多个硬盘驱动器1144和/或操纵可移除介质1146的一个或多个驱动器，可移除介质1146例如是软磁盘、压缩盘(CD)、数字多用盘(DVD)、闪存存储器驱动器和本领域中已知的其他可移除介质。根据实施例，外部存储器1140还可以是嵌入式存储器1148，例如管芯叠堆体中的第一管芯。
在实施例中，电子系统1100还包括显示装置1150、音频输出1160。在实施例中，电子系统1100包括诸如控制器的输入装置1170，其可以是键盘、鼠标、轨迹球、游戏控制器、麦克风、语音识别装置、或将信息输入到电子系统1100中的任何其他输入装置。在实施例中，输入装置1170是相机。在实施例中，输入装置1170是数字录音机。在实施例中，输入装置1170是相机和数字录音机。
如本文所示，集成电路1110可以在若干不同的实施例中实施，包括根据几个所公开实施例及其等同形式中的任一者的已经体现管芯组件(例如，图4A中的400)的封装衬底、电子系统、计算机系统、制造集成电路的一种或多种方法，以及制造包括根据本文在各种实施例及其现有技术已知的等同形式中所阐述的几个公开的实施例中的任一者的具有管芯组件(例如，图4A中的400)的封装衬底的电子组件的一种或多种方法。根据几个公开的具有管芯组件(例如，图4A中的400)的封装衬底实施例及其等同形式中的任一者，元件、材料、几何形状、尺度和操作顺序都可以改变以适合特定的I/O耦合要求，包括在处理器安装衬底中嵌入的微电子管芯的阵列接触部数量、阵列接触部构造。如图11的虚线所表示的，可以包括基础衬底。也如图11所描绘的，还可以包括无源器件。
尽管上面已经描述了具体实施例，但是即使相对于特定的特征仅描述了单个实施例，这些实施例也并非旨在限制本公开的范围。除非另有说明，否则在本公开中所提供的特征的示例旨在是说明性的而非限制性的。以上描述旨在涵盖对本领域的技术人员将是显而易见的具有本公开的益处的那些替代形式、修改形式和等同形式。
本公开的范围包括本文所公开的任何特征或特征组合(明示地或暗示地)，或其任何概括，不管其是否减轻本文所解决的任何或全部问题。因此，在本申请(或要求享有其优先权的申请)的审查期间可以针对特征的任何这样的组合做出新的权利要求。特别地，参考所附权利要求，可以将从属权利要求的特征与独立权利要求的特征组合，并且可以通过任何适当方式而不是仅仅通过所附权利要求中列举的具体组合将相应的独立权利要求的特征进行组合。
以下示例涉及其他实施例。不同实施例的各种特征可以通过各种方式与一些包括的特征和排除的其他特征组合以适应各种不同的应用。
示例实施例1：一种管芯组件，包括管芯、附接到管芯的第一表面的一个或多个管芯焊盘以及管芯上的管芯附接膜，其中管芯附接膜包括暴露一个或多个管芯焊盘并且延伸到管芯的一个或多个边缘的一个或多个开口。
示例实施例2：根据示例实施例1所述的管芯组件，还包括附接到管芯的第二表面的一个或多个管芯焊盘。
示例实施例3：根据示例实施例1或2所述的管芯组件，其中一个或多个开口包括包含底部填充材料的一个或多个沟道。
示例实施例4：根据示例实施例1、2或3所述的管芯组件，其中一个或多个开口包括包含不同于管芯附接膜材料的底部填充材料的一个或多个沟道。
示例实施例5：根据示例实施例1、2、3或4所述的管芯组件，其中一个或多个管芯焊盘是穿硅过孔(TSV)后侧管芯焊盘。
示例实施例6：根据示例实施例1、2、3、4或5所述的管芯组件，其中管芯组件在第一封装衬底上，并且一个或多个管芯焊盘连接到单个管芯、第一管芯和第二管芯、第二封装衬底或内插器。
示例实施例7：根据示例实施例1、2、3、4、5或6所述的管芯组件，其中管芯结构被模料包围。
示例实施例8：一种系统，包括一个或多个数据存储部件和一个或多个包括管芯组件的集成电路管芯，管芯组件包括管芯安装封装，管芯安装封装包括一个或多个布线层、一个或多个电介质层、以及管芯安装空间，管芯组件包括管芯安装空间中的管芯、附接到管芯的第一表面的一个或多个管芯焊盘、以及管芯上的管芯附接膜，其中管芯附接膜包括暴露一个或多个管芯焊盘并且延伸到管芯的一个或多个边缘的一个或多个开口。
示例实施例9：根据示例实施例8所述的系统，还包括附接到管芯的第二表面的一个或多个管芯焊盘。
示例实施例10：根据示例实施例8或9所述的系统，其中一个或多个开口包括包含底部填充材料的一个或多个沟道。
示例实施例11：根据示例实施例8、9或10所述的系统，其中一个或多个开口包括包含不同于管芯附接膜材料的底部填充材料的一个或多个沟道。
示例实施例12：根据示例实施例8、9、10或11所述的系统，其中一个或多个管芯焊盘是穿硅过孔(TSV)后侧管芯焊盘。
示例实施例13：根据示例实施例8、9、10、11或12所述的系统，其中管芯组件在第一封装衬底上，并且一个或多个管芯焊盘连接到单个管芯、第一管芯和第二管芯、第二封装衬底或内插器。
示例实施例14：根据示例实施例8、9、10、11、12或13所述的系统，其中管芯组件被模料包围。
示例实施例15：一种方法，包括：形成具有第一和第二表面的晶圆，在第一和第二表面上形成管芯焊盘，形成覆盖晶圆的第一表面上的管芯焊盘的层合体，翻转晶圆以使第二表面面朝上，在第二表面上形成管芯附接膜，对管芯附接膜进行图案化，分割晶圆以形成管芯，在衬底上安装管芯，用包封材料包封衬底上的管芯，以及对包封材料进行平面化。
示例实施例16：根据示例实施例15所述的方法，其中图案化包括光刻图案化。
示例实施例17：根据示例实施例15所述的方法，其中图案化包括激光图案化。
示例实施例18：根据示例实施例15所述的方法，其中图案化包括掩模蚀刻图案化。
示例实施例19：一种方法，包括：形成管芯，在管芯的第一表面上形成一个或多个管芯焊盘，以及在管芯上形成管芯附接膜，在管芯上形成管芯附接膜包括形成暴露一个或多个管芯焊盘并且延伸到管芯的一个或多个边缘的一个或多个开口。
示例实施例20：根据示例实施例19所述的方法，还包括在管芯安装封装上安装管芯。
示例实施例21：根据示例实施例19或20所述的方法，其中形成一个或多个开口包括光刻图案化、激光图案化或掩模蚀刻图案化。
示例实施例22：根据示例实施例19、20或21所述的方法，其中形成一个或多个开口包括形成一个或多个沟道以及用底部填充材料填充一个或多个沟道。
示例实施例23：根据示例实施例19、20、21或22所述的方法，其中形成一个或多个开口包括形成一个或多个沟道以及用不同于管芯附接膜材料的底部填充材料填充一个或多个沟道。
示例实施例24：一种方法，包括形成封装衬底的包括多个布线元件的部件，在封装衬底的部件上形成管芯附接膜，在管芯附接膜中形成一个或多个开口，以及将管芯放置在管芯附接膜上方，其中管芯的一个或多个管芯焊盘延伸穿过一个或多个开口并且接触多个布线元件中的一个或多个。

Claims (23)

1.一种管芯组件，包括：
管芯；
所述管芯的第一表面上的一个或多个管芯焊盘；以及
所述管芯上的管芯附接膜，其中，所述管芯附接膜包括暴露所述一个或多个管芯焊盘并且延伸到所述管芯的一个或多个边缘的一个或多个开口。
2.根据权利要求1所述的管芯组件，还包括附接到所述管芯的第二表面的一个或多个管芯焊盘。
3.根据权利要求1或2所述的管芯组件，其中，所述一个或多个开口包括包含底部填充材料的一个或多个沟道。
4.根据权利要求1或2所述的管芯组件，其中，所述一个或多个开口包括包含不同于所述管芯附接膜的材料的底部填充材料的一个或多个沟道。
5.根据权利要求1或2所述的管芯组件，其中，所述一个或多个管芯焊盘是穿硅过孔(TSV)后侧管芯焊盘。
6.根据权利要求1或2所述的管芯组件，其中，所述管芯组件在第一封装衬底上，并且所述一个或多个管芯焊盘连接到单个管芯、第一管芯和第二管芯、第二封装衬底或内插器。
7.根据权利要求1或2所述的管芯组件，其中，所述管芯组件被模料包围。
8.一种系统，包括：
一个或多个存储部件；以及
包括管芯组件的一个或多个集成电路管芯，所述管芯组件包括：
管芯安装空间中的管芯；
附接到所述管芯的第一表面的一个或多个管芯焊盘；以及
所述管芯上的管芯附接膜，其中，所述管芯附接膜包括暴露所述一个或多个管芯焊盘并且延伸到所述管芯的一个或多个边缘的一个或多个开口。
9.根据权利要求8所述的系统，还包括附接到所述管芯的第二表面的一个或多个管芯焊盘。
10.根据权利要求8或9所述的系统，其中，所述一个或多个开口包括包含底部填充材料的一个或多个沟道。
11.根据权利要求8或9所述的系统，其中，所述一个或多个开口包括包含不同于所述管芯附接膜的材料的底部填充材料的一个或多个沟道。
12.根据权利要求8或9所述的系统，其中，所述一个或多个管芯焊盘是穿硅过孔(TSV)后侧管芯焊盘。
13.根据权利要求8或9所述的系统，其中，所述管芯组件在第一封装衬底上，并且所述一个或多个管芯焊盘连接到单个管芯、第一管芯和第二管芯、第二封装衬底或内插器。
14.根据权利要求8或9所述的系统，其中，所述管芯组件被模料包围。
15.一种方法，包括：
形成具有第一表面和第二表面的晶圆；
在所述第一表面和所述第二表面上形成管芯焊盘；
形成覆盖所述晶圆的所述第一表面上的所述管芯焊盘的层合体；
翻转所述晶圆以使所述第二表面面朝上；
在所述第二表面上形成管芯附接膜；
对所述管芯附接膜进行图案化；
分割所述晶圆以形成管芯；
在衬底上安装所述管芯；
用包封材料包封所述衬底上的所述管芯；以及
对所述包封材料进行平面化。
16.根据权利要求15所述的方法，其中，所述图案化包括光刻图案化。
17.根据权利要求15或16所述的方法，其中，所述图案化包括激光图案化。
18.根据权利要求15或16所述的方法，其中，所述图案化包括掩模蚀刻图案化。
19.一种方法，包括：
形成管芯；
在所述管芯的第一表面上形成一个或多个管芯焊盘；以及
在所述管芯上形成管芯附接膜，并且在所述管芯附接膜中形成暴露所述一个或多个管芯焊盘并且延伸到所述管芯的一个或多个边缘的一个或多个开口。
20.根据权利要求19所述的方法，还包括在管芯安装封装上安装所述管芯。
21.根据权利要求19或20所述的方法，其中，形成所述一个或多个开口包括光刻图案化、激光图案化或掩模蚀刻图案化。
22.根据权利要求19或20所述的方法，其中，形成所述一个或多个开口包括形成一个或多个沟道以及用底部填充材料填充所述一个或多个沟道。
23.根据权利要求19或20所述的方法，其中，形成所述一个或多个开口包括形成一个或多个沟道以及用不同于所述管芯附接膜的材料的底部填充材料填充所述一个或多个沟道。
CN202010197404.XA 2019-03-27 2020-03-19 可图案化的管芯附接材料和用于图案化的工艺 Pending CN111755419A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/366,661 US11923312B2 (en) 2019-03-27 2019-03-27 Patternable die attach materials and processes for patterning
US16/366,661 2019-03-27

Publications (1)

Publication Number Publication Date
CN111755419A true CN111755419A (zh) 2020-10-09

Family

ID=72604753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010197404.XA Pending CN111755419A (zh) 2019-03-27 2020-03-19 可图案化的管芯附接材料和用于图案化的工艺

Country Status (3)

Country Link
US (2) US11923312B2 (zh)
CN (1) CN111755419A (zh)
DE (1) DE102020103504A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220319954A1 (en) * 2021-03-31 2022-10-06 Texas Instruments Incorporated Package heat dissipation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076216B2 (en) * 2008-11-11 2011-12-13 Advanced Inquiry Systems, Inc. Methods and apparatus for thinning, testing and singulating a semiconductor wafer
US7317256B2 (en) * 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US7902661B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
US9646906B2 (en) * 2014-09-26 2017-05-09 Texas Instruments Incorporated Semiconductor package with printed sensor
US9960130B2 (en) * 2015-02-06 2018-05-01 UTAC Headquarters Pte. Ltd. Reliable interconnect

Also Published As

Publication number Publication date
US20200312771A1 (en) 2020-10-01
US11923312B2 (en) 2024-03-05
DE102020103504A1 (de) 2020-10-01
US20240088052A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
KR102397032B1 (ko) 반도체 디바이스 및 제조 방법
US9607947B2 (en) Reliable microstrip routing for electronics components
US8736065B2 (en) Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
CN106165092B (zh) 具有穿桥导电过孔信号连接的嵌入式多器件桥
US8716873B2 (en) Semiconductor packages and methods of packaging semiconductor devices
EP3951870A1 (en) Method for forming a fan-out package structure
EP3772098A1 (en) Multi-die ultrafine pitch patch architecture and method of making
CN111223829A (zh) 半导体封装
US11217534B2 (en) Galvanic corrosion protection for semiconductor packages
KR20210053233A (ko) 반도체 패키지 및 제조 방법
CN111341751A (zh) 半导体封装
US20220310518A1 (en) Embedded bridge architecture with thinned surface
US20240088052A1 (en) Patternable die attach materials and processes for patterning
US20220352076A1 (en) Electronic substrate having an embedded etch stop to control cavity depth in glass layers therein
KR20210018039A (ko) 초박형 브리지 및 멀티-다이 초미세 피치 패치 아키텍처 및 제조 방법
CN115842004A (zh) 具有到重分布层的无焊接管芯连接的半导体装置
US20220278032A1 (en) Nested interposer with through-silicon via bridge die
US20230187424A1 (en) Fan-out semiconductor package
US10157839B1 (en) Interconnect structure and manufacturing method thereof
EP4092732A1 (en) Hybrid conductive vias for electronic substrates
KR20230134086A (ko) 레이저 천공 공정을 위한 방열 피처
CN117542832A (zh) 一种半导体封装结构、其封装方法及电子设备
CN115810600A (zh) 包含倒置玻璃中介层的精细凸块间距管芯到管芯平铺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination