CN111753976A - 面向神经形态脉冲神经网络的电子传入神经元及实现方法 - Google Patents

面向神经形态脉冲神经网络的电子传入神经元及实现方法 Download PDF

Info

Publication number
CN111753976A
CN111753976A CN202010633543.2A CN202010633543A CN111753976A CN 111753976 A CN111753976 A CN 111753976A CN 202010633543 A CN202010633543 A CN 202010633543A CN 111753976 A CN111753976 A CN 111753976A
Authority
CN
China
Prior art keywords
mifg
transistor
memristor
pulse
neural
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010633543.2A
Other languages
English (en)
Other versions
CN111753976B (zh
Inventor
韩传余
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN202010633543.2A priority Critical patent/CN111753976B/zh
Publication of CN111753976A publication Critical patent/CN111753976A/zh
Application granted granted Critical
Publication of CN111753976B publication Critical patent/CN111753976B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Neurology (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及类脑智能领域的电子传入神经元，解决了传统CMOSFET构建的电子传入神经元存在的功耗高、电路结构和工艺复杂、难以适用于新型神经形态脉冲神经网络等技术问题。本发明提出了一种面向神经形态脉冲神经网络的电子传入神经元，采用金属‑绝缘体转变MIT忆阻器RM、多输入端浮栅MIFG晶体管T0、多阻态忆阻器RD和电容器CF，实现了模拟信号到脉冲信号的转换，是传感器和神经形态脉冲神经网络的接口。同时，本发明基于上述面向神经形态脉冲神经网络的电子传入神经元，还提出了一种面向神经形态脉冲神经网络的电子传入神经元实现方法，对输入生物神经元进行信息整合、频率编码，通过对输出脉冲频率阈值编程控制，实现可编程阈值输出。

Description

面向神经形态脉冲神经网络的电子传入神经元及实现方法
技术领域
本发明涉及类脑智能领域的电子传入神经元，具体涉及一种面向神经形态脉冲神经网络的电子传入神经元及实现方法。
背景技术
人工智能已经成为新一轮科技革命的核心驱动力，类脑智能技术将引领未来人工智能的发展方向。随着神经形态计算(Neuromorphic Computing，NC)和仿生传感技术的快速融合发展，类脑智能机器人已展露雏形。在信息处理端，通过模拟人脑“运算-存储一体化”的信息处理方式，NC脉冲神经网络(Spiking Nerual Network,SNN)的性能得到了快速的提升。在系统功耗远低于传统冯诺依曼架构体系的情况下，实现了对语音、图像等模式的高效识别。这些振奋人心的研究成果大大加快了NC-SNN的发展速度。另一方面，在信息获取端，通过模拟生物的感官功能，科研人员研制出了多种柔性仿生传感器(如电子皮肤、电子舌等)，为未来类脑智能机器人准备好了丰富的“感觉器官”。仿生传感器输出模拟信号，而NC-SNN处理的是脉冲信号信息。面向冯诺依曼架构处理器的传统模-数转换器(ADC)输出的是数字信号，难以应用于NC-SNN，并且其刚性形态使得当前ADC很难灵活地衔接柔性仿生传感器(如电子皮肤)。所以，传统的ADC难以承担起仿生传感器和NC-SNN之间信息传递的角色。因此，当下迫切需要面向NC-SNN的传感接口电子器件，来扮演ADC在冯诺依曼架构体系中同等甚至更为重要的角色。
人体通过传入神经元将感受器接收到的各种刺激转变为神经脉冲，向大脑传输。NC-SNN模拟人脑处理信息的方式工作，与此对照的，具备人体传入神经元功能的电子器件——电子传入神经元将是仿生传感器与NC-SNN进行信息传递的最佳渠道。从神经形态计算的角度，生物传入神经元具有如下关键功能：①频率编码；②信息整合；③可编程阈值输出。这些功能使得传入神经元在传输信息时，边编码边运算(编码-运算一体化)，完成对信息的初步判断、处理，提高了有效信息的传输效率，减轻了大脑的负担，从而使得传入神经元成为了神经形态计算不可或缺的一部分。因此，制备出具有频率编码、信息整合、可编程阈值输出等功能的电子传入神经元必将能灵活地架起仿生传感器与NC-SNN高效通信的“桥梁”，极大地促进类脑计算和仿生传感技术的融合和发展，为制造出类脑智能机器人铺平道路。传统CMOSFET构建的电子传入神经元存在功耗高、电路结构和工艺复杂、难以适用于新型神经形态脉冲神经网络等问题。
发明内容
本发明的目的是解决传统CMOSFET构建的电子传入神经元存在的功耗高、电路结构和工艺复杂、难以适用于新型神经形态脉冲神经网络等技术问题，提出一种面向神经形态脉冲神经网络的电子传入神经元及实现方法。
本发明所采用的技术方案是：一种面向神经形态脉冲神经网络的电子传入神经元，其特殊之处在于：包括输入整合单元、脉冲产生单元以及可编程高通滤波器；
所述输入整合单元包括MIFG(多输入端浮栅)晶体管T0；所述MIFG晶体管T0的n个栅极输入端分别连接外部n个仿生传感器输入信号V1～Vn，MIFG晶体管T0的源极接地，n为大于等于2的正整数；
所述脉冲产生单元包括MIT(金属-绝缘体转变)忆阻器RM；所述MIT忆阻器RM的负极连接电源VDD，MIT忆阻器RM的正极连接所述MIFG晶体管T0的漏极；
所述可编程高通滤波器包括电容器CF和多阻态忆阻器RD；所述电容器CF的一端连接MIFG晶体管T0的漏极，电容器CF的另一端与所述多阻态忆阻器RD的正极连接，并连接到输出端u0；所述多阻态忆阻器RD的负极接地。
进一步地，所述MIFG晶体管T0采用高k栅+浮栅+高k栅堆栈作为叠栅，其中，高k栅均采用HfLaO、NbLaO、Al2O3或HfO2材料，浮栅采用ITO、Pt或Pd材料，使MIFG晶体管T0具有良好的漏电性能和高稳定性。
进一步地，为了获得较好的频率特性，所述的MIT忆阻器RM采用VO2或NbO2金属-绝缘体转变材料作为MIT阻变层。
进一步地，所述多阻态忆阻器RD采用顶电极堆栈结构，通过堆栈的依次氧化或者还原实现了多个阻态，并且具备较高的最高、最低阻态比。
进一步地，为了简化工艺，电容器CF介质层与MIFG晶体管T0的高k栅介质层材料相同。
进一步地，为了减小体积，电容器CF与MIFG晶体管T0集成制备。
同时，本发明还提出了上述面向神经形态脉冲神经网络的电子传入神经元的实现方法，其特殊之处在于：
1)将外部仿生传感器输入信号V1～Vn进行信息整合，得到MIFG晶体管T0的浮栅电压VF；
当VF小于MIFG晶体管T0的阈值电压VT时，MIFG晶体管T0不导通；
当VF达到MIFG晶体管T0的阈值电压VT时，MIFG晶体管T0开始导通，执行步骤2)；
2)MIFG晶体管T0的漏极电流控制MIT忆阻器RM的阻值在高低阻态翻转，从而输出频率与MIFG晶体管T0漏极电流成正比的振荡脉冲信号；
3)对振荡脉冲信号进行高通滤波，通过设置多阻态忆阻器RD的阻值得到高通滤波器的截止频率，实现可编程阈值输出。
进一步地，步骤1)中的信息整合是对外部仿生传感器输入信号V1～Vn加权求和，得到MIFG晶体管T0的浮栅电压VF，
Figure BDA0002566826500000031
式中，C0为MIFG晶体管T0浮栅与沟道之间的电容；
C1～Cn为MIFG晶体管T0各输入端与浮栅之间的电容；
Vi为各输入信号的电压；
wi为各输入信号的相应权重。
进一步地，步骤1)中，MIFG晶体管T0的阈值电压VT取决于其漏源电极与浮栅层之间高k栅的厚度。
进一步地，步骤3)中，多阻态忆阻器RD的阻值通过在输出端和地之间施加脉冲信号来设置，所述脉冲信号为外部脉冲神经网络的反馈信号，或者外部输入的预设信号。
本发明的有益效果是：
本发明提出了一种全新的电子传入神经元实现架构，面向硬件神经形态脉冲神经网络的应用，具有频率编码、信息整合和可编程阈值输出功能，实现了模拟信号到脉冲信号的转换，具有结构简单、功能多、功耗低等优点，更加适应于NC脉冲神经网络。
附图说明
图1为本发明面向神经形态脉冲神经网络的电子传入神经元结构示意图；
图2为本发明面向神经形态脉冲神经网络的电子传入神经元功能示意图；
图3为本发明面向神经形态脉冲神经网络的电子传入神经元中基元器件的结构示意图，其中(a)为MIT忆阻器RM的结构示意图；(b)为MIFG晶体管T0的结构示意图；(c)为多阻态忆阻器RD的结构示意图；
图4为本发明面向神经形态脉冲神经网络的电子传入神经元等效电路图；
图5为本发明面向神经形态脉冲神经网络的电子传入神经元中仿真示意图，其中，(a)为仿真获得的输出电压脉冲滤波前uD(t)和滤波后uO(t)的波形图；(b)为输出脉冲频率f与MIFG晶体管T0的浮栅电压VF及特征参数B的关系图；(c)为输出脉冲频率f与MIFG晶体管T0的浮栅电压VF及MIT忆阻器RM的最高阻态RH、最低阻态RL的关系曲线；(d)为输出脉冲频率f与MIFG晶体管T0的浮栅电压VF及MIT忆阻器RM的特征参数τH的关系图。
附图标记说明：
11-MIT忆阻器顶电极，12-阻变层堆栈，121-界面层，122-MIT阻变层，13-MIT忆阻器底电极，14-MIT忆阻器硅或者玻璃层；
21-漏源电极，22-半导体层，23-高k栅/浮栅堆栈，231-高k栅介质层，232-浮栅层，24-多输入栅电极，25-硅或者玻璃层；
31-多阻态忆阻器顶电极，32-顶电极堆栈，33-隔离层，34-阻变层，35-多阻态忆阻器底电极，36-多阻态忆阻器硅或者玻璃层。
具体实施方式
为了更清楚地说明本发明的技术方案，下面结合附图和具体实施例对本发明进行详细说明。
本发明是一种电子传入神经元的新型实现架构。这种电子传入神经元面向硬件神经形态脉冲神经网络的应用，具有频率编码、信息整合和可编程阈值输出功能，实现了模拟信号到脉冲信号的转换。如图1所示，这种电子传入神经元由如下基元器件构成：一个金属-绝缘体转变MIT忆阻器RM、一个多输入端浮栅MIFG晶体管T0、一个多阻态忆阻器RD和一个电容器CF。
本发明的面向神经形态脉冲神经网络的电子传入神经元各部分功能如图2所示，MIFG晶体管T0和MIT忆阻器RM实现信息整合和脉冲产生功能，多阻态忆阻器RD和电容器CF构成可编程高通滤波器，实现可编程阈值输出功能，输出脉冲至NC脉冲神经网络(NC-SNN)，脉冲神经网络的反馈脉冲控制多阻态忆阻器RD的阻值设置，在其它实施例中，也可以采用外部输入的预设信号来进行多阻态忆阻器RD的阻值设置。
MIFG晶体管T0的浮栅电压VF等于输入信号V1～Vn的加权求和，在VF达到MIFG晶体管T0的阈值电压VT时，MIFG晶体管T0开始导通，漏极电流通过MIT忆阻器RM后产生振荡脉冲信号。
MIFG晶体管T0结构如图3中(b)所示，包括源漏电极21、半导体层22、高k栅/浮栅堆栈23、多输入栅电极24以及硅或者玻璃层25，其中，高k栅/浮栅堆栈23包括高k栅介质层231和浮栅层232。MIFG晶体管T0采用高k栅/浮栅堆栈作为叠栅，多路输入信号通过多输入栅电极和浮栅之间的高k栅介质的耦合进行加权求和，实现多路信号的整合功能，其中高k栅采用HfLaO、NbLaO、Al2O3、HfO2等材料制备而成，浮栅采用ITO、Pt、Pd等材料。MIFG晶体管T0的阈值电压VT为固有特性，VT的大小取决于漏源电极与浮栅层之间高k栅介质层231的厚度，高k栅质层231越厚，VT的电压越高。
外部输入信号V1～Vn的加权求和是通过MIFG晶体管T0输入端的各端口和浮栅之间的电容实现的。如图4等效电路所示，MIFG晶体管T0的输入端与浮栅之间通过电容C1～Cn耦合，浮栅电压VF由输入电压V1～Vn的加权求和值决定：
Figure BDA0002566826500000061
式中，C0为MIFG晶体管T0浮栅与沟道之间的电容；
C1～Cn为MIFG晶体管T0各输入端与浮栅之间的电容；
Vi为各输入信号的电压；
Wi为相应输入电压信号的权重。
如图3中(a)所示，MIT忆阻器RM组成结构包括MIT忆阻器顶电极11、阻变层堆栈12、MIT忆阻器底电极13以及MIT忆阻器硅或者玻璃层14，其中，阻变层堆栈12包括界面层121和MIT阻变层122。MIT忆阻器RM使用了VO2、NbO2等金属-绝缘体转材料作为阻变层，在连续的MIFG晶体管T0输出电流激励下产生振荡脉冲信号输出，对输入电流的大小进行频率编码。本发明电子传入神经元的振荡脉冲信号频率受MIT忆阻器RM的高阻态影响较大，RM的高阻态阻值可以在103～109范围，RM高阻态的阻值越大，产生振荡脉冲信号的频率范围越大。
多阻态忆阻器RD和电容器CF构成了高通滤波器，多阻态忆阻器RD可以通过脉冲信号进行编程控制，从而设置高通滤波器的截止频率，实现输出信号的频率“斩频”输出。
如图3中(c)所示，多阻态忆阻器RD组成结构包括多阻态忆阻器顶电极31、顶电极堆栈32、隔离层33、阻变层34、多阻态忆阻器底电极35以及多阻态忆阻器硅或者玻璃层36，其中，顶电极堆栈32为超薄电极堆栈，制备工艺可采用磁控溅射或者ALD(Atomic layerdeposition，原子层沉积)，通过堆栈的依次氧化或者还原实现了多个阻态，并且具备较高的最高阻态/最低阻态比。在本发明电子传入神经元中，多阻态忆阻器RD的最高阻态/最低阻态比越大，阻态数越多，则可以调节的截止频率个数和范围越大。本发明实施例中，多阻态忆阻器RD的最高阻态/最低阻态比高于103，使得可编程阈值输出具有比较好的调控范围。
电容器CF采用与MIFG晶体管T0的高k栅介质层相同的介质作为介质层，因此，电容器CF也可以同MIFG晶体管T0集成制备。
本发明电子传入神经元的工作原理为：在流过电流时，MIT忆阻器RM的阻值会在高低阻态来回翻转，从而输出振荡脉冲，其频率正比于流经MIT忆阻器RM的电流。MIFG晶体管T0的浮栅电压VF等于输入信号V1、V2···Vn的加权求和。当VF大于MIFG晶体管T0的阈值电压VT时，随着V1～Vn的加权求和值的增大，流经MIT忆阻器RM的电流增大，MIFG晶体管T0漏端电压uD(t)的频率会相应地增高，从而同时实现了频率编码和信息整合功能。电容器CF和多阻态忆阻器RD构成可编程高通滤波器，滤掉了uD(t)中的直流成分,并根据其截止频率判断是否输出uD(t)中的交流脉冲信号，获得输出电压uO(t)，输出脉冲频率f。通过输出端和接地端，可设置多阻态忆阻器RD的阻值，从而设置高通滤波器的截止频率，实现对输出脉冲频率阈值的编程控制，即实现可编程阈值输出功能。
图5为本发明对电子传入神经元进行仿真情况，图5(a)为仿真获得的输出电压脉冲滤波前uD(t)和滤波后uO(t)的波形图，可以看出当输出脉冲频率f大于可编程滤波器的截止频率时，滤波后输出脉冲的幅值减小，使得单个脉冲的功耗降低；当输出脉冲频率f小于截止频率时，输出端无脉冲输出；图5(b)为输出脉冲频率f与MIFG晶体管T0的浮栅电压VF及特征参数B的关系图，可以看出VF及特征参数B越大，输出脉冲频率f也越大，即编码脉冲频率正比于VF及B；图5(c)为输出脉冲频率f与MIFG晶体管T0的浮栅电压VF及MIT忆阻器RM的最高阻态RH、最低阻态RL的关系曲线，可以看出编码频率受RH和RL的影响，随着RH/RL比值的增加而增加；图5(d)为输出脉冲频率f与浮栅电压VF及MIT忆阻器RM的特征参数τH的关系图，可以看出编码频率受τH的影响非常显著。

Claims (10)

1.一种面向神经形态脉冲神经网络的电子传入神经元，其特征在于：包括输入整合单元、脉冲产生单元以及可编程高通滤波器；
所述输入整合单元包括MIFG晶体管T0；所述MIFG晶体管T0的n个栅极输入端分别连接外部n个仿生传感器输入信号V1～Vn，MIFG晶体管T0的源极接地，n为大于等于2的正整数；
所述脉冲产生单元包括MIT忆阻器RM；所述MIT忆阻器RM的负极连接电源VDD，MIT忆阻器RM的正极连接所述MIFG晶体管T0的漏极；
所述可编程高通滤波器包括电容器CF和多阻态忆阻器RD；所述电容器CF的一端连接MIFG晶体管T0的漏极，电容器CF的另一端与所述多阻态忆阻器RD的正极连接，并连接到输出端u0；所述多阻态忆阻器RD的负极接地。
2.根据权利要求1所述的一种面向神经形态脉冲神经网络的电子传入神经元，其特征在于：所述MIFG晶体管T0采用高k栅+浮栅+高k栅堆栈作为叠栅，其中，高k栅均采用HfLaO、NbLaO、Al2O3或HfO2材料，浮栅采用ITO、Pt或Pd材料。
3.根据权利要求1或2所述的一种面向神经形态脉冲神经网络的电子传入神经元，其特征在于：所述MIT忆阻器RM采用VO2或NbO2金属-绝缘体转变材料作为MIT阻变层。
4.根据权利要求3所述的一种面向神经形态脉冲神经网络的电子传入神经元，其特征在于：所述多阻态忆阻器RD采用顶电极堆栈结构。
5.根据权利要求4所述的一种面向神经形态脉冲神经网络的电子传入神经元，其特征在于：电容器CF介质层与MIFG晶体管T0的高k栅介质层材料相同。
6.根据权利要求5所述的一种面向神经形态脉冲神经网络的电子传入神经元，其特征在于：电容器CF与MIFG晶体管T0集成制备。
7.一种面向神经形态脉冲神经网络的电子传入神经元实现方法，基于权利要求1至6任一所述的电子传入神经元，其特征在于：
1)将外部仿生传感器输入信号V1～Vn进行信息整合，得到MIFG晶体管T0的浮栅电压VF；
当VF小于MIFG晶体管T0的阈值电压VT时，MIFG晶体管T0不导通；
当VF达到MIFG晶体管T0的阈值电压VT时，MIFG晶体管T0开始导通，执行步骤2)；
2)MIFG晶体管T0的漏极电流控制MIT忆阻器RM的阻值在高低阻态翻转，从而输出频率与MIFG晶体管T0漏极电流成正比的振荡脉冲信号；
3)对振荡脉冲信号进行高通滤波，通过设置多阻态忆阻器RD的阻值得到高通滤波器的截止频率，实现可编程阈值输出。
8.根据权利要求7所述的一种面向神经形态脉冲神经网络的电子传入神经元实现方法，其特征在于：步骤1)中的信息整合是对外部仿生传感器输入信号V1～Vn加权求和，得到MIFG晶体管T0的浮栅电压VF，
Figure FDA0002566826490000021
式中，C0为MIFG晶体管T0浮栅与沟道之间的电容；
C1～Cn为MIFG晶体管T0各输入端与浮栅之间的电容；
Vi为各输入信号的电压；
wi为各输入信号的相应权重。
9.根据权利要求8所述的一种面向神经形态脉冲神经网络的电子传入神经元实现方法，其特征在于：步骤1)中，MIFG晶体管T0的阈值电压VT取决于其漏源电极与浮栅层之间高k栅的厚度。
10.根据权利要求7或8或9所述的一种面向神经形态脉冲神经网络的电子传入神经元实现方法，其特征在于：步骤3)中，多阻态忆阻器RD的阻值通过在输出端和地之间施加脉冲信号来设置，所述脉冲信号为外部脉冲神经网络的反馈信号，或者外部输入的预设信号。
CN202010633543.2A 2020-07-02 2020-07-02 面向神经形态脉冲神经网络的电子传入神经元及实现方法 Active CN111753976B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010633543.2A CN111753976B (zh) 2020-07-02 2020-07-02 面向神经形态脉冲神经网络的电子传入神经元及实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010633543.2A CN111753976B (zh) 2020-07-02 2020-07-02 面向神经形态脉冲神经网络的电子传入神经元及实现方法

Publications (2)

Publication Number Publication Date
CN111753976A true CN111753976A (zh) 2020-10-09
CN111753976B CN111753976B (zh) 2022-04-05

Family

ID=72679094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010633543.2A Active CN111753976B (zh) 2020-07-02 2020-07-02 面向神经形态脉冲神经网络的电子传入神经元及实现方法

Country Status (1)

Country Link
CN (1) CN111753976B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112819148A (zh) * 2020-12-31 2021-05-18 中国科学院上海微系统与信息技术研究所 基于浮栅晶体管的脉冲神经元网络
CN112836812A (zh) * 2020-12-31 2021-05-25 中国科学院上海微系统与信息技术研究所 基于浮栅晶体管的神经元网络
CN113390464A (zh) * 2021-06-25 2021-09-14 西安交通大学 一种编码脉冲输出的阻变型传感构架
CN113532489A (zh) * 2021-06-25 2021-10-22 西安交通大学 一种基于莫特绝缘体忆阻器的电容型传感架构
CN112836812B (zh) * 2020-12-31 2024-07-05 中国科学院上海微系统与信息技术研究所 基于浮栅晶体管的神经元网络

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120011092A1 (en) * 2010-07-07 2012-01-12 Qualcomm Incorporated Methods and systems for memristor-based neuron circuits
US20130311413A1 (en) * 2012-05-15 2013-11-21 Garrett S. Rose Electronic charge sharing CMOS-memristor neural circuit
CN106910773A (zh) * 2017-02-21 2017-06-30 南京大学 多栅极神经元晶体管及其制备方法和构成的神经网络
CN107346449A (zh) * 2016-05-04 2017-11-14 清华大学 可同时计算和编程的神经形态电路
CN109787592A (zh) * 2018-12-21 2019-05-21 西安交通大学 一种随机神经脉冲发生器
US20190244088A1 (en) * 2018-02-08 2019-08-08 University Of Massachusetts Artificial Neurons Using Diffusive Memristor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120011092A1 (en) * 2010-07-07 2012-01-12 Qualcomm Incorporated Methods and systems for memristor-based neuron circuits
US20130311413A1 (en) * 2012-05-15 2013-11-21 Garrett S. Rose Electronic charge sharing CMOS-memristor neural circuit
CN107346449A (zh) * 2016-05-04 2017-11-14 清华大学 可同时计算和编程的神经形态电路
CN106910773A (zh) * 2017-02-21 2017-06-30 南京大学 多栅极神经元晶体管及其制备方法和构成的神经网络
US20190244088A1 (en) * 2018-02-08 2019-08-08 University Of Massachusetts Artificial Neurons Using Diffusive Memristor
CN109787592A (zh) * 2018-12-21 2019-05-21 西安交通大学 一种随机神经脉冲发生器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YUNUS BABACAN等: ""A spiking and bursting neuron circuit based on memristor"", 《NEUROCOMPUTING》 *
张晨曦等: ""基于忆阻器模拟的突触可塑性的研究进展"", 《中国科学：信息科学》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112819148A (zh) * 2020-12-31 2021-05-18 中国科学院上海微系统与信息技术研究所 基于浮栅晶体管的脉冲神经元网络
CN112836812A (zh) * 2020-12-31 2021-05-25 中国科学院上海微系统与信息技术研究所 基于浮栅晶体管的神经元网络
CN112836812B (zh) * 2020-12-31 2024-07-05 中国科学院上海微系统与信息技术研究所 基于浮栅晶体管的神经元网络
CN113390464A (zh) * 2021-06-25 2021-09-14 西安交通大学 一种编码脉冲输出的阻变型传感构架
CN113532489A (zh) * 2021-06-25 2021-10-22 西安交通大学 一种基于莫特绝缘体忆阻器的电容型传感架构

Also Published As

Publication number Publication date
CN111753976B (zh) 2022-04-05

Similar Documents

Publication Publication Date Title
CN111753976B (zh) 面向神经形态脉冲神经网络的电子传入神经元及实现方法
US8775346B2 (en) Learning method of neural network circuit
CN110289317B (zh) 铁电石墨烯晶体管及基于它的互补型突触器件和调控方法
JP5659361B1 (ja) ニューラルネットワーク回路、およびその学習方法
US8924321B2 (en) Three-layered neuron devices for neural network with reset voltage pulse
CN108985447A (zh) 一种硬件脉冲神经网络系统
JP5289647B1 (ja) ニューラルネットワーク回路の学習方法
JP7119109B2 (ja) 重み更新回路および推論回路を別個に有する抵抗型処理ユニット・アーキテクチャ
CN111275177B (zh) 一种全忆阻器神经网络及其制备方法和应用
EP1349110A2 (en) Integrated circuit apparatus and neuro element
CN109816096B (zh) 一种基于忆阻器的感知器神经网络电路及其调节方法
US20210174173A1 (en) Circuit Structure and Driving Method Thereof, Neural Network
CN210488595U (zh) 基于忆阻器实现多样化stdp学习规则的突触仿生电路
Tu et al. A wide-range operating synaptic device based on organic ferroelectricity with low energy consumption
US20230186060A1 (en) Novel neuromorphic vision system
Ye et al. Self-powered perception system based on triboelectric nanogenerator and artificial neuron for fast-speed multilevel feature recognition
Moon et al. ReRAM-based analog synapse and IMT neuron device for neuromorphic system
Xu et al. Optimized near-zero quantization method for flexible memristor based neural network
Wang et al. Emerging memristive devices for brain-inspired computing and artificial perception
CN109165731A (zh) 电子神经网络及其参数设置方法
CN112396176B (zh) 一种硬件神经网络批归一化系统
CN109346599A (zh) 多铁隧道结忆阻器及其制作方法
CN109978019B (zh) 图像模式识别模拟与数字混合忆阻设备及制备，实现stdp学习规则和图像模式识别方法
CN210666857U (zh) 一种忆阻器桥式触突的工作模式配置电路
Nishitani et al. Artificial synapses using ferroelectric memristors embedded with CMOS Circuit for image recognition

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant