CN111741244A - 图像传感器像素结构 - Google Patents

Abstract

一种图像传感器像素结构，适于在同一次曝光过程中，获得同一场景的N帧图像，以将所获得的N帧图像融合为一帧图像，N为正整数且N≥3；包括：光电转换电路、传输电路、第一电荷存储电路、至少一个第二电荷存储电路及复位电路；其中：所述至少一个第二电荷存储电路，依次串联连接；首个所述第二电荷存储电路，与所述第一电荷存储电路耦接；所述至少一个第二电荷存储电路，适于在曝光过程中，分别存储第三帧至第N帧图像对应的电荷。应用上述方案，可以提高图像传感器的动态范围，并可以使得融合后的图像暗处信噪比更高，图像质量更好。

Description

图像传感器像素结构

技术领域

本发明涉及半导体制造领域，尤其涉及一种图像传感器像素结构。

背景技术

图像传感器是一种将光信号转化为电信号的半导体器件。

图像传感器分为互补金属氧化物(Complementary Metal Oxide Semiconductor，CMOS)图像传感器和电荷耦合器件(Charge Coupled Device，CCD)图像传感器。其中CMOS图像传感器具有工艺简单、易于其它器件集成、体积小、重量轻、功耗小和成本低等优点。因此，随着图像传感技术的发展，CMOS图像传感器越来越多地取代CCD图像传感器应用于各类电子产品中。目前，CMOS图像传感器已经广泛应用于静态数码相机、数码摄像机、医疗用摄像装置和车用摄像装置等。

然而，现有CMOS图像传感器的性能仍有待提高。

发明内容

本发明解决的技术问题是：如何提高CMOS图像传感器的性能。

为解决上述技术问题，本发明实施例提供一种图像传感器的像素结构，适于在同一次曝光过程中，获得同一场景的N帧图像，以将所获得的N帧图像融合为一帧图像，N为正整数且N≥3；包括：光电转换电路、传输电路、第一电荷存储电路、至少一个第二电荷存储电路及复位电路；其中：

所述光电转换电路，适于将光信号转换为曝光信号；

所述传输电路，与所述光电转换电路耦接，适于将所述曝光信号传输至浮动扩散节点；所述浮动扩散节点适于在曝光过程中，存储第一帧图像对应的电荷；

所述第一电荷存储电路，与所述浮动扩散节点耦接，适于在曝光过程中，存储第二帧图像对应的电荷；

所述至少一个第二电荷存储电路，依次串联连接；首个所述第二电荷存储电路，与所述第一电荷存储电路耦接；所述至少一个第二电荷存储电路，适于在曝光过程中，分别存储第三帧至第N帧图像对应的电荷；

所述复位电路，与所述第一电荷存储电路、第二电荷存储电路、浮动扩散节点及光电转换电路耦接，适于对所述第一电荷存储电路、第二电荷存储电路、浮动扩散节点及光电转换电路进行复位。

可选地，所述第一电荷存储电路，包括：第一开关子电路及第一电容；其中：

所述第一开关子电路，与所述浮动扩散节点耦接，适于控制所述第一电容与所述浮动扩散节点之间的通断；

所述第一电容，适于存储所述浮动扩散节点溢出的电荷，以形成所述第二帧图像。

可选地，所述第一开关子电路，包括：

第一晶体管；

所述第一晶体管的栅极适于接入第一开关控制信号，所述第一晶体管的第一端与所述浮动扩散节点连接，所述第一晶体管的第二端与所述第一电容连接。

可选地，所述第二电荷存储电路，包括：第二开关子电路及第二电容；其中：

所述第二开关子电路，适于控制所述第二电容与所述第一电容之间的通断；

所述第二电容，适于存储所述第一电容溢出的电荷，以形成所述第三帧图像。

可选地，所述第二开关子电路，包括：

第二晶体管；

所述第二晶体管的栅极适于接入第二开关控制信号，所述第二晶体管的第一端与所述第一电容连接，所述第二晶体管的第二端与所述第二电容连接。

可选地，所述至少一个第二电荷存储电路，均耦接于所述复位电路及所述第一电荷存储电路之间。

可选地，所述复位电路，包括：第三晶体管，所述第三晶体管的源极与所述第二晶体管耦接，漏极与电源电压输出端连接，栅极适于接入复位控制信号。

可选地，所述第二电容的电容值大于所述第一电容的电容值。

可选地，所述第一电容的电容值大于所述浮动扩散节点的电容值。

可选地，曝光期间，所述第二晶体管处于弱开启状态。

可选地，所述传输电路包括：第四晶体管，所述第四晶体管的源极与所述光电转换电路连接，漏极与所述浮动扩散节点连接，栅极适于接入传输控制信号。

可选地，所述像素结构还包括：

源跟随电路，与所述浮动扩散节点耦接，适于对所述浮动扩散节点的电压进行跟随；

行选择电路，耦接于所述源跟随电路及位线之间，适于在行选择信号的控制下，将所述像素结构所在行的信号输出至所述位线上。

可选地，N＝3。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

采用上述方案，本发明中实施例的像素结构，除具备浮动扩散节点及第一电荷存储电路外，还具备至少一个第二电荷存储电路，所述第二电荷存储电路可以在曝光过程中，分别存储第三帧至第N帧图像对应的电荷，由此可以在同一次曝光过程中，获得同一场景的N帧图像，进而可以通过将N帧图像融合的方式，得到最终的一帧图像，相对于在同一曝光过程中仅获得两帧图像并进行融合的方式，可以明显提高图像传感器的动态范围。另外，相对于采用多次曝光来分别获得同一场景的N帧图像，本发明的像素结构，曝光次数少，在帧率一定的情况下，长帧曝光时间也就更长，图像暗处的细节可以获取更多，长短帧融合交界处的噪比也就更高，图像质量更好。

进一步，通过设置第二电容的电容值大于第一电容的电容值，可以使得第二电容能够存储更多第三帧图像对应的电荷，故第三帧图像可以获得更多亮出细节，由此可以提高图像传感器的动态范围。

附图说明

图1是一种现有像素结构的电路图；

图2是图1中像素结构的工作时序示意图；

图3是一种电荷从光电二极管溢出的示意图；

图4是本发明实施例中一种像素结构的电路图；

图5是本发明实施例中另一种像素结构的电路图；

图6是本发明实施例中又一种像素结构的电路图；

图7是图6中像素结构的工作时序示意图。

具体实施方式

动态范围是图像传感器一项很重要的指标参数。动态范围表示图像传感器在同一幅图像中同时能探测到的最大光强和最小光强的范围，一般用dB来表示。具体公式如下：

其中，P_max表示可探测的最大光强，P_max表示可探测的最小光强。一般图像传感器的动态范围在60-70dB之间，人眼的动态范围在100-120dB之间。高动态范围图像传感器对于兼顾暗处细节和亮出细节非常重要。

图像传感器的满阱容量是指：像素结构所能收集并容纳的最大的电子的数量。大的满阱容量可以有效提高图像传感器的动态范围。对于一般线性响应图像传感器来讲，可探测的最大饱和光强对应满阱容量，最小饱和光强对应图像噪声电子数，所以动态范围也可用满阱容量/底噪噪声电子数来表示。

图1为现有的一种CMOS图像传感器的像素结构10。参照图1，所述像素结构可以包括：光电二极管11，传输晶体管12，开关晶体管13，复位晶体管14，电容C1，源跟随晶体管15及行选择晶体管16。

其中，所述传输晶体管12，栅极施加传输控制信号TX，源极与光电二极管11的阴极连接，漏极连接至浮动扩散节点FD。所述开关晶体管13的栅极施加开关控制信号SS1，所述开关晶体管13的漏极与复位晶体管14的源极连接，所述开关晶体管13的源极连接至浮动扩散节点FD。所述复位晶体管14的栅极施加复位控制信号RST，漏极与电源电压VDD连接。所述电容C1的一端与复位晶体管14的源极连接，另一端接地。所述源跟随晶体管15的栅极连接至浮动扩散节点FD并施加跟随控制信号SF，所述源跟随晶体管15的漏极与电源电压VDD连接，所述源跟随晶体管15的源极与行选择晶体管16的漏极连接。行选择晶体管16的栅极施加行选择信号SEL，源极连接至位线BITLINE。

图2为图1示出的像素结构10的工作时序示意图。结合图1及图2，所述像素结构10在同一次曝光过程中仅能获得两帧图像，对这两帧图像进行融合得到一帧图像。具体工作过程如下：

t1时刻，复位控制信号RST为高电平，传输控制信号TX为高电平，开启复位晶体管14和传输晶体管12，此时，光电二极管11处于复位状态。

接着，将传输控制信号TX及复位控制信号RST切换为低电平，像素结构10开始曝光。在曝光期间，开关晶体管13处于导通状态。当光强相对较弱时，因吸收光信号而产生的电荷仅存储于光电二极管11中。当光强相对较强时，如图3所示，由于传输晶体管12管下面浮动扩散节点FD的电子电势低于光电二极管11周围的电势，因此，当因吸收光信号而产生的电荷在光电二极管11中存满后，会溢出至浮动扩散节点FD和电容C1中。

在曝光结束之后，将行选择信号SEL置为高电平，行选择晶体管16开启。随后，开关晶体管13关断，并在t2时刻采样高增益帧的复位电平。

接着，开启光电二极管11及传输晶体管12，完成电荷信号从光电二极管11到浮动扩散节点FD的转移。在t3时刻采样信号电荷，并与t2时刻采样的复位电平做差，完成相关双采样和高增益帧的量化。

之后，开关晶体管13管切换成高电平，传输控制信号TX变为高电平脉冲，再次开启传输晶体管12，使得残留在光电二极管11的电荷彻底转移到电容C1上。

在t4时刻采样低增益帧的信号电平后，复位控制信号RST变为高电平，复位晶体管14开启。在t5时刻，采样低增益帧的复位电平，与信号电平做差，完成低增益帧的量化。最后，可以用数字算法将高增益帧和低增益帧融合成一帧。

上述像素结构10的满阱容量明显增加。具体地，若电容C1的电容值，为浮动扩散节点FD寄生电容的电容值的32倍，则可使得图像传感器的动态范围增加30dB左右，图像传感器的总动态范围可达100dB左右。

然而，上述像素结构10在同一次曝光过程中仅能获得两帧图像，由此得到的最终图像中，最大光强及最小光强的范围受限，图像传感器的动态范围较差，难以满足某些需要更高动态范围的应用，比如全天候监控和车载等。

为了提高图像传感器的动态范围，现有通常的做法是：对目标场景进行长、短多次曝光，得到不同曝光时间下同一场景的多帧图像，长帧(长曝光时间)包含了更多的暗处的场景的细节，短帧(短曝光时间)则包含了更多亮出的信息，最后运用数字算法将多帧图像融合成一帧图像，可达到扩展动态范围的目的。

然而，通过多次曝光来的方式来获得同一场景的多帧图像，在帧率一定的情况下，长帧曝光时间变短，故所获得的暗处细节较少，且长短帧融合交界处的信噪比下降的很厉害，所以图像质量不高。

针对上述问题，本发明实施例提供了一种图像传感器的像素结构，所述像素结构中设置有至少一个第二电荷存储电路，所述至少一个第二电荷存储电路在曝光过程中，分别存储第三帧至第N帧图像对应的电荷，由此可以实现在同一曝光过程中获得同一场景的N帧图像，最终进行图像融合，可以明显提高图像传感器的动态范围。另外，本发明的像素结构，曝光次数少，在帧率一定情况下，长帧曝光时间更长，图像暗处的细节可以获取更多，长短帧融合交界处的信噪比也就更高，图像质量更好。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。

参照图4及图5，本发明实施例提供了一种图像传感器像素结构40，所述像素结构40可以包括：光电转换电路41、传输电路42、第一电荷存储电路43、至少一个第二电荷存储电路44及复位电路45。其中：

所述光电转换电路41，适于将光信号转换为曝光信号；

所述传输电路42，与所述光电转换电路41耦接，适于将所述曝光信号传输至浮动扩散节点FD；

所述第一电荷存储电路43，与所述浮动扩散节点FD耦接，适于在曝光过程中，存储第二帧图像对应的电荷；

所述至少一个第二电荷存储电路44，依次串联连接；首个所述第二电荷存储电路44，与所述第一电荷存储电路43耦接；所述至少一个第二电荷存储电路44，适于在曝光过程中，分别存储第三帧至第N帧图像对应的电荷；

所述复位电路45，与所述第一电荷存储电路43、第二电荷存储电路44、浮动扩散节点FD及光电转换电路41耦接，适于对所述第一电荷存储电路43、第二电荷存储电路44、浮动扩散节点FD及光电转换电路41进行复位。

由于所述第二电荷存储电路44可以在曝光过程中，分别存储第三帧至第N帧图像对应的电荷，由此可以在同一次曝光过程中，获得同一场景的N帧图像，进而可以通过将N帧图像融合的方式，得到最终的一帧图像，从而提高图像传感器的动态范围，改善图像传感器的性能。并且，由于本发明实施例中的像素结构40，曝光次数少，在帧率一定的情况下，长帧曝光时间也就更长，图像暗处的细节可以获取更多，长短帧融合交界处信噪比也就更高，图像质量更好。

需要说明的是，在本发明以下的实施例中，所谓耦接可以包括直接连接，也可以包括间接连接，只要具备耦接关系的二者之间存在相关性即可。所谓连接，指的是直接连接，即具备连接双方之间不存在其它器件。

在具体实施中，N的取值不作限制，本领域技术人员可以根据实际需求进行设置。第一帧图像对应的电荷，可以存储在浮动扩散节点FD的寄生电容内。第二帧图像对应的电荷，可以存储在第一电荷存储电路43内。除第一帧图像及第二帧图像的电荷外，剩余帧图像的电荷，可以由第二电荷存储电路44存储。

比如，参照图4，N＝3，即在同一次曝光过程中，获得同一场景的3帧图像，以将所获得的3帧图像融合为一帧图像。其中，除第一帧图像及第二帧图像的电荷外，剩余第三帧图像的电荷，可以由第二电荷存储电路44存储。此时，所述第二电荷存储电路44的数量仅设置一个即可。

又如，参照图5，N＝4，即在同一次曝光过程中，获得同一场景的4帧图像，以将所获得的4帧图像融合为一帧图像。其中，除第一帧图像及第二帧图像的电荷外，剩余第三帧图像及第四帧图像的电荷，可以由第二电荷存储电路44存储。此时，所述第二电荷存储电路44的数量设置两个即可，其中一个第二电荷存储电路44存储第三帧图像的电荷，另一个第二电荷存储电路44存储第四帧图像的电荷。

在具体实施中，所述至少一个第二电荷存储电路44，依次串联连接。以光电转换电路41将光信号转换为曝光信号后，所产生的电荷，先溢出至浮动扩散节点FD。浮动扩散节点FD的电荷存满后，再溢出至第一电荷存储电路43。第一电荷存储电路43的电荷存满后，再溢出至首个第二电荷存储电路44。依此类推，前一个电荷存储电路44的电荷存满后，溢出至下一个电荷存储电路44。

在具体实施中，所述第一电荷存储电路43可以存在多种电路结构，具体不作限制，只有能够在曝光过程中，存储第二帧图像对应的电荷即可。

在本发明的一实施例中，参照图6，所述第一电荷存储电路43可以包括：第一开关子电路及第一电容C1。其中：

所述第一开关子电路可以与所述浮动扩散节点FD耦接，适于控制所述第一电容C1与所述浮动扩散节点FD之间的通断；

所述第一电容C1，适于存储所述浮动扩散节点FD溢出的电荷，以形成所述第二帧图像。

在具体实施中，所述第一开关子电路可以采用多种器件实现。比如，所述第一开关子电路可以为单一晶体管组成的电路，也可以为多个晶体管组成的电路，还可以为其它可作为开关的器件组成的电路。

在本发明的一实施例中，参照图6，所述第一开关子电路可以包括：第一晶体管N1。所述第一晶体管N1的栅极适于接入第一开关控制信号SS1，所述第一晶体管N1的第一端与所述浮动扩散节点FD连接，所述第一晶体管N1的第二端与所述第一电容C1连接。所述第二电容C1的另一端接地。

在具体实施中，所述第一晶体管N1可以为PMOS管，也可以为NMOS晶体管。第一晶体管N1的第一端，即所述第一晶体管N1的漏极，第一晶体管N1的第二端，即所述第一晶体管N1的源极。

本发明的实施例中，如图6所示，所述第一晶体管N1为NMOS管。

在具体实施中，所述第二电荷存储电路44可以包括：第二开关子电路及第二电容C2。其中：所述第二开关子电路，适于控制所述第二电容C2与所述第一电容C1之间的通断；所述第二电容C2，适于存储所述第一电容C1溢出的电荷，以形成所述第三帧图像。

在具体实施中，所述第二开关子电路可以采用多种器件实现。比如，所述第二开关子电路可以为单一晶体管组成的电路，也可以为多个晶体管组成的电路，还可以为其它可作为开关的器件组成的电路。

在本发明的一实施例中，所述第二开关子电路可以包括：

在本发明的另一实施例中，参照图6，所述第二开关子电路可以包括：第二晶体管N2。第二晶体管N2的栅极适于接入第二开关控制信号SS2，所述第二晶体管N2的第一端与第一电容C1连接，所述第二晶体管N2的第二端与所述第二电容C2连接。所述第二电容C2的另一端接地。

在具体实施中，第二晶体管N2可以为PMOS管，也可以为NMOS晶体管。所述第二晶体管N2的第一端，为所述第二晶体管N2的漏极，所述第二晶体管N2的第二端，为所述第二晶体管N2的源极。

本发明的实施例中，如图6所示，所述第二晶体管N2为NMOS管。

在本发明的一实施例中，如图4及图5所示，所述至少一个第二电荷存储电路44，均耦接于所述复位电路45及所述第一电荷存储电路43之间。由此，各第二电荷存储电路44可以采用同一复位电路45进行复位，以简化电路结构及控制复杂度，并可以减小电路面积及成本。

比如，当所述第二电荷存储电路44仅设置一个时，如图6所示，所述第二晶体管N2的第一端还与所述第一晶体管N1连接，所述第二晶体管N2的第二端还与所述复位电路45连接。

可以理解的是，当所述第二电荷存储电路44设置两个以上时，首个第二电荷存储电路44第二晶体管N2的第一端与所述第一晶体管N1连接，第二端与下一第二电荷存储电路44的第二晶体管N2连接。最后一个第二电荷存储电路44第二晶体管N2的第一端，与前一第二电荷存储电路44的第二晶体管N2连接，最后一个第二电荷存储电路44第二晶体管N2的第二端，与所述复位电路45连接。

在其它实施例中，各第二电荷存储电路44也可以不与复位电路45连接，首个第二电荷存储电路44与第一电容C1连接，其它第二电荷存储电路44依次串联连接。此时，可以分别为各个第二电荷存储电路44设置相应的复位电路45。所述复位电路45的数量与所述第二电荷存储电路44的数量相同。各个复位电路45的一端与相应的所述第二电荷存储电路44相连接，另一端与电源电压输出端VDD连接。

在本发明的一实施例中，如图6所示，以所述第二电荷存储电路44均耦接于所述复位电路44及所述第一电荷存储电路43之间为例，所述复位电路44可以包括：第三晶体管N3，所述第三晶体管N3的源极与所述第二晶体管N2耦接，漏极与电源电压输出端VDD连接，栅极适于接入复位控制信号RST。

在具体实施中，所述第一电容C1的电容值、第二电容C2的电容值及所述浮动扩散节点FD的电容值，可以根据实际需要进行设置。

在本发明的一实施例中，为了进一步提高图像传感器的动态范围，可以设置所述第二电容C2的电容值大于所述第一电容C1的电容值。比如，设置所述第二电容的电容值，为所述第一电容C1电容值的32倍，由此，所述第二电容C2可存储的电荷会更多，进而可以收集更多亮处的图像信息，最终形成图像的亮处的信噪比更高，图像质量也就更好。

在本发明的另一实施例中，为了进一步提高图像传感器的动态范围，也可以设置所述第一电容C1的电容值大于所述浮动扩散节点FD的电容值。比如，设置所述第一电容C1的电容值，为所述浮动扩散节点FD寄生电容值的16倍，由此，所述第一电容C1可存储的电荷会更多，进而可以收集更多亮处的图像信息，最终形成图像的亮处的信噪比更高，图像质量也就更好。

在本发明的一实施例中，所述传输电路42可以包括：第四晶体管N4，所述第四晶体管N4的源极与所述光电转换电路41连接，漏极与所述浮动扩散节点FD连接，栅极适于接入传输控制信号TX。

在具体实施中，所述光电转换电路41，可以采用多种器件实现。在本发明的一实施例中，所述光电转换电路41可以由光电二极管实现，所述光电二极管的阴极与传输电路42连接，阳极接地。所述光电二极管可以吸收光信号并转换为电信号，同时产生电荷。

在本发明的一实施例中，为了增大像素结构40的满阱容量，所述第一电容C1可以为横向溢出集成电容(Lateral Overflow Integration Capacitor，LOFIC)。采用LOFIC的像素结构40，其动态范围可以达到120dB左右。

在本发明的一实施例中，所述像素结构40，除包括光电转换电路41、传输电路42、第一电荷存储电路43、至少一个第二电荷存储电路44及复位电路45，还可以包括：源跟随电路46及行选择电路47。其中：

所述源跟随电路46，与所述浮动扩散节点FD耦接，适于对所述浮动扩散节点FD的电压进行跟随。所述行选择电路47，耦接于所述源跟随电路46及位线BITLINE之间，适于在行选择信号SEL的控制下，将所述像素结构40所在行的信号输出至所述位线BITLINE上。

在具体实施中，源跟随电路46可以包括第五晶体管N5，所述行选择电路47可以包括第六晶体管N7。第五晶体管N5的栅极与浮动扩散节点FD连接，源极与第六晶体管N7连接，漏极与电源电压输出端VDD连接。第六晶体管N7的栅极适于接入行选择信号SEL，源极与位线BITLINE连接。

在具体实施中，为了简化工艺，所述像素结构40中各晶体管可以均为NMOS管，也可以均为PMOS管。

在具体实施中，为了降低像素结构40的复杂度并尽可能地提高动态范围，可以设置所述第二电荷存储电路44的数量为一个，即N＝3，由此可以在同一曝光过程中，获取同一场景的3帧图像并进行融合。

图7为图6中示出的像素结构40的工作时序示意图。所述像素结构40在同一次曝光过程中，获得同一场景的3帧图像rowa、rowb及rowc并进行图像融合，得到一帧图像。结合图6及图7，对所述像素结构40的工作说明如下：

m1时刻，复位控制信号RST为高电平，传输控制信号TX为高电平，第二开关控制信号SS2由低电平变为高电平，开启第三晶体管N3、第四晶体管N4及第三晶体管N3，这时光电转换电路41中的光电二极管处于复位状态。

接着，传输控制信号TX、复位控制信号RST、第二开关控制信号SS2分别由高电平变低电平，像素曝光开始。曝光过程中，第一晶体管N1处于导通状态。当光强较弱时，光信号产生的电荷存储于光电二极管。当光强较强时，光信号产生的电荷在光电二极管中存满后，溢出到浮动扩散节点和第一C1中(类似图2的情况)。曝光过程中，第二晶体管N2的低电平为中间电平状态(中间电平为0到2V之间)，这样，在光强较强时，第一电容C1的电压下降到一定程度，第二晶体管N2会处于弱开启状态，进而电荷可以通过第二晶体管N2溢出并存储到第二电容C2。

曝光结束之后，行选择信号SEL置为高电平，第五晶体管N5开启。随后，第五晶体管N5关断，后端读出电路可以采样rowa帧复位信号的电平SHR_rowa。

接着，开启光电二极管及第四晶体管N4，光信号产生的电荷从光电二极管转移到浮动扩散节点FD上。第四晶体管N4关闭后，采样rowa帧曝光信号的电平SHS_rowa，并与rowa帧复位信号的电平SHR_rowa做差，完成相关双采样和rowa帧的量化。

然后，将第一晶体管N1切换成高电平，再次开启传输晶体管TX，使得残留在PPD的电荷转移到第一电容C1上，后端读出电路采样rowb帧曝光信号的电平SHS_rowb。

接着，将第二晶体管N2切为高电平状态，随后再次开启第四晶体管N4，使得残留在光电二极管的电荷转移到第二电容C2上，后端读出电路可以采样rowc帧曝光信号的电平SHS_rowc。

将复位控制信号RST变为高电平，第三晶体管N3开启，后端读出电路采样rowc帧复位信号的电平SHR_rowc，与rowc帧曝光信号的电平SHS_rowc电平做差，完成rowc帧的量化。

接着，将第二晶体管N2由高电平变低电平，后端读出电路采样rowb帧的复位电平SHR_rowb，与rowb帧曝光信号的电平SHS_rowb做差，完成rowb帧的量化。

最后，用数字算法将rowa、rowb、rowc三帧融合成超高动态范围图像。

由上述内容可知，本发明实施例中的像素结构40，设置至少一个第二电荷存储电路，由第二电荷存储电路在曝光过程中，分别存储第三帧至第N帧图像对应的电荷，由此可以在同一次曝光过程中，获得同一场景的N帧图像，进而可以通过将N帧图像融合的方式，得到最终的一帧图像，不仅可以提高图像传感器的动态范围，而且最终得到的图像暗处信噪比更高，图像质量更高，图像传感器的性能也就更好。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种图像传感器像素结构，适于在同一次曝光过程中，获得同一场景的N帧图像，以将所获得的N帧图像融合为一帧图像，N为正整数且N≥3；其特征在于，包括：光电转换电路、传输电路、第一电荷存储电路、至少一个第二电荷存储电路及复位电路；其中：

所述光电转换电路，适于将光信号转换为曝光信号；

所述传输电路，与所述光电转换电路耦接，适于将所述曝光信号传输至浮动扩散节点；所述浮动扩散节点适于在曝光过程中，存储第一帧图像对应的电荷；

所述第一电荷存储电路，与所述浮动扩散节点耦接，适于在曝光过程中，存储第二帧图像对应的电荷；

所述至少一个第二电荷存储电路，依次串联连接；首个所述第二电荷存储电路，与所述第一电荷存储电路耦接；所述至少一个第二电荷存储电路，适于在曝光过程中，分别存储第三帧至第N帧图像对应的电荷；

所述复位电路，与所述第一电荷存储电路、第二电荷存储电路、浮动扩散节点及光电转换电路耦接，适于对所述第一电荷存储电路、第二电荷存储电路、浮动扩散节点及光电转换电路进行复位。

2.如权利要求1所述的图像传感器像素结构，其特征在于，所述第一电荷存储电路，包括：第一开关子电路及第一电容；其中：

所述第一开关子电路，与所述浮动扩散节点耦接，适于控制所述第一电容与所述浮动扩散节点之间的通断；

所述第一电容，适于存储所述浮动扩散节点溢出的电荷，以形成所述第二帧图像。

3.如权利要求2所述的图像传感器像素结构，其特征在于，所述第一开关子电路，包括：

第一晶体管；

所述第一晶体管的栅极适于接入第一开关控制信号，所述第一晶体管的第一端与所述浮动扩散节点连接，所述第一晶体管的第二端与所述第一电容连接。

4.如权利要求3所述的图像传感器像素结构，其特征在于，所述第二电荷存储电路，包括：第二开关子电路及第二电容；其中：

所述第二开关子电路，适于控制所述第二电容与所述第一电容之间的通断；

所述第二电容，适于存储所述第一电容溢出的电荷，以形成所述第三帧图像。

5.如权利要求4所述的图像传感器像素结构，其特征在于，所述第二开关子电路，包括：

第二晶体管；

所述第二晶体管的栅极适于接入第二开关控制信号，所述第二晶体管的第一端与所述第一电容连接，所述第二晶体管的第二端与所述第二电容连接。

6.如权利要求5所述的图像传感器像素结构，其特征在于，所述至少一个第二电荷存储电路，均耦接于所述复位电路及所述第一电荷存储电路之间。

7.如权利要求6所述的图像传感器像素结构，其特征在于，所述复位电路，包括：第三晶体管，所述第三晶体管的源极与所述第二晶体管耦接，漏极与电源电压输出端连接，栅极适于接入复位控制信号。

8.如权利要求5所述的图像传感器像素结构，其特征在于，所述第二电容的电容值大于所述第一电容的电容值。

9.如权利要求8所述的图像传感器像素结构，其特征在于，所述第一电容的电容值大于所述浮动扩散节点的电容值。

10.如权利要求5所述的图像传感器像素结构，其特征在于，曝光期间，所述第二晶体管处于弱开启状态。

11.如权利要求1所述的图像传感器像素结构，其特征在于，所述传输电路包括：第四晶体管，所述第四晶体管的源极与所述光电转换电路连接，漏极与所述浮动扩散节点连接，栅极适于接入传输控制信号。

12.如权利要求1所述的图像传感器像素结构，其特征在于，还包括：

源跟随电路，与所述浮动扩散节点耦接，适于对所述浮动扩散节点的电压进行跟随；

行选择电路，耦接于所述源跟随电路及位线之间，适于在行选择信号的控制下，将所述像素结构所在行的信号输出至所述位线上。

13.如权利要求1所述的图像传感器像素结构，其特征在于，N＝3。

Images