CN111736062A - 测试系统以及测试方法 - Google Patents

Abstract

本发明提供一种测试系统以及测试方法。该测试系统包括第一输入模块、第二输入模块、第三输入模块以及测试芯片。测试芯片中的第一测试电路，接收第一输入模块提供的测试数据以产生第一输出数据。测试芯片中的第一比较模块依据第三输入模块提供的掩码数据，判断第一输出数据与第二输入模块提供的比较数据是否相同以产生第一比较结果。

Description

测试系统以及测试方法

技术领域

本发明涉及一种用以测试芯片的测试系统以及测试方法，特别涉及一种降低管脚的数目而提高测试数据压缩率的测试系统以及测试方法。

背景技术

对芯片进行可测性设计(Design for Test，DFT)时，通常都会采用压缩扫描链的方法，该方法可以通过自动测试装备(Automatic Test Equipment，ATE)控制少量的管脚(pad)而对测试电路进行测试数据输入和测试数据输出的观测。

但随着芯片的集成度越来越高，压缩扫描链所需要的管脚数目越来越多，而可用来进行测试的管脚的数目却不能再满足需求，自动测试装备控制管脚的数据量又与日俱增，因此如何提升管脚的利用率，显得至关重要。

发明内容

本发明提出了测试系统以及测试方法，用以减少测试芯片所需的管脚数目。由于测试芯片中的多个测试电路皆共享多个输入管脚，当测试电路的数目增加时，无需增加多个输入管脚的数目。此外，由于多个比较模块位于测试芯片之中，加上多个比较模块共享多个掩码管脚以及多个比较管脚，因此当测试电路的数目增加时，无需增加掩码管脚以及比较管脚的数目。换句话说，无论测试电路的数目为何，本发明提出的测试系统以及测试方法的管脚数目始终维持定值，因此管脚的利用率也得以显著的提升。

有鉴于此，本发明提出一种测试系统，该测试系统包括第一输入模块、第二输入模块、第三输入模块以及测试芯片。测试芯片中的第一测试电路，接收第一输入模块提供的测试数据以产生第一输出数据。测试芯片中的第一比较模块依据第三输入模块提供的掩码数据，判断第一输出数据与第二输入模块提供的比较数据是否相同以产生第一比较结果。

本发明更提出一种测试方法，适用于包括第一测试电路以及第一比较模块的测试芯片，该测试方法包括：提供测试数据至所述第一测试电路，以产生第一输出数据；提供比较数据至所述第一比较模块；提供掩码数据至所述第一比较模块；以及利用所述第一比较模块依据所述掩码数据，判断所述第一输出数据与所述比较数据是否相同，而产生第一比较结果。

附图说明

图1为本发明一实施例所述的测试系统100的方块图；

图2为本发明一实施例所述的测试芯片200的方块图；

图3为本发明一实施例所述的比较模块300的方块图；以及

图4为本发明一实施例所述的测试方法400的流程图。

具体实施方式

以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以权利要求书的界定为准。

虽然在此说明书中可能使用了用语“第一”、“第二”、“第三”等来叙述各种组件、组成成分、区域、层、和/或部分，但这些组件、组成成分、区域、层、和/或部分不应被这些用语限定，这些用语仅是用来区别不同的组件、组成成分、区域、层、和/或部分。因此，以下讨论的第一组件、组成成分、区域、层、和/或部分可在不偏离本发明一些实施例的教示的情况下被称为第二组件、组成成分、区域、层、和/或部分。

值得注意的是，以下所公开的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的组件范例与安排仅用以简单扼要地阐述本发明的精神，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的组件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例和/或配置之间的关系。此外，以下说明书所述之一个特征连接至、耦接至和/或形成于另一特征之上等的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征之间等等，使得该等特征并非直接接触。

图1为本发明一实施例所述的测试系统100的方块图。如图1所示，测试系统100包括第一输入模块110、第二输入模块120、第三输入模块130以及测试芯片140。第一输入模块110用以为测试芯片140提供测试数据DT，第二输入模块120用以为测试芯片140提供比较数据DCMP，第三输入模块130用以为测试芯片140提供掩码数据DMSK。根据本发明一实施例，第一输入模块110、第二输入模块120以及第三输入模块130位于自动测试装备内部。

如图1所示，测试芯片140包括测试电路141以及比较模块142。测试电路141接收第一输入模块110输出的测试数据DT，而产生输出数据DOUT。比较模块142位于测试芯片140内部，比较模块142根据掩码数据DMSK，将输出数据DOUT与比较数据DCMP进行比较，而产生比较结果(图未示)，该比较结果指示测试电路141是否合格。

根据本发明一实施例，比较模块142根据掩码数据DMSK，决定是否将输出数据DOUT的至少一位与比较数据DCMP的对应位进行比较。根据本发明的一实施例，比较模块142将比较结果存储到一寄存器(图未示)，比较模块142如何产生比较结果将于下文进行详细描述。

根据本发明一实施例，测试芯片140包括输出捕获模块143。输出捕获模块143包括至少一个寄存器，每一寄存器用于接收输出数据DOUT的对应位。根据本发明一实施例，当测试电路141发生测试错误时，设计者可通过读取输出捕获模块143中对应的寄存器的数据，判断输出数据DOUT中是哪一位指示对应的电路存在错误，进而修正测试电路141中该位数据对应的电路的错误。根据本发明其他实施例，输出捕获模块143为可选模块。换句话说，测试芯片140可包括输出捕获模块143，也可不包括输出捕获模块143。根据本发明一实施例，图1例示的是测试系统100测试一个测试芯片140的情况。根据本发明另一实施例，测试系统100可同时测试多个测试芯片，以下将结合图2进行详述。

图2为本发明一实施例所述的测试芯片组200的示意图，以例示多个测试芯片同时被测试的情况。当包括多个测试芯片的测试芯片组200被测试时，测试芯片组200耦接第一输入模块110(图未示)以自第一输入模块110接收测试数据DT、耦接第二输入模块120(图未示)以自第二输入模块120接收比较数据DCMP以及耦接第三输入模块130(图未示)以自第三输入模块130接收掩码数据DMSK。图2的测试芯片组200是以包括4个测试芯片为例，因而测试芯片组200也就包括4个测试电路、4个比较模块、4个输出捕获模块。且测试芯片组200是以每个测试芯片需要5位的输入数据DT、5位的比较数据DCMP以及5位的掩码数据DMSK为例。该些数量限制是用于为本发明作出说明解释，而非以任何形式限定本发明。

如图2所示，测试芯片组200包括第一测试电路211、第二测试电路212、第三测试电路213以及第四测试电路214。根据本发明的一实施例，第一测试电路211、第二测试电路212、第三测试电路213以及第四测试电路214为相同电路。

如图2所示，测试芯片组200包括第一输入管脚PI1、第二输入管脚PI2、第三输入管脚PI3以及第四输入管脚PI4。第一测试电路211、第二测试电路212、第三测试电路213以及第四测试电路214中的每一个皆从第一输入管脚PI1、第二输入管脚PI2、第三输入管脚PI3以及第四输入管脚PI4接收第一输入模块110提供的测试数据DT的对应的位，以分别产生第一输出数据DOUT1、第二输出数据DOUT2、第三输出数据DOUT3以及第四输出数据DOUT4。

如图2所示，测试芯片组200还包括第一比较管脚PC1、第二比较管脚PC2、第三比较管脚PC3、第四比较管脚PC4、第五比较管脚PC5、第一掩码管脚PM1、第二掩码管脚PM2、第三掩码管脚PM3、第四掩码管脚PM4、第五掩码管脚PM5、第一比较模块221、第二比较模块222、第三比较模块223以及第四比较模块224。

第二输入模块120通过第一比较管脚PC1、第二比较管脚PC2、第三比较管脚PC3、第四比较管脚PC4、第五比较管脚PC5，而向测试芯片组200提供比较数据DCMP的第一位、第二位、第三位、第四位以及第五位。比较数据DCMP的第一位、第二位、第三位、第四位以及第五位皆被提供至第一比较模块221、第二比较模块222、第三比较模块223以及第四比较模块224中的每一个。第三输入模块130通过第一掩码管脚PM1、第二掩码管脚PM2、第三掩码管脚PM3、第四掩码管脚PM4以及第五掩码管脚PM5，而向测试芯片组200提供掩码数据DMSK的第一位、第二位、第三位、第四位以及第五位。掩码数据DMSK的第一位、第二位、第三位、第四位以及第五位皆被提供至第一比较模块221、第二比较模块222、第三比较模块223以及第四比较模块224中的每一个。

根据本发明的一实施例，举例来说，当第一测试电路211自第一输入管脚PI1、第二输入管脚PI2、第三输入管脚PI3以及第四输入管脚PI4接收到测试数据DT时，第一测试电路211根据测试数据DT产生第一输出数据DOUT1，并且将第一输出数据DOUT1提供至第一比较模块221，第一比较模块221将第一测试电路211输出的第一输出数据DOUT1与比较数据DCMP进行比较，而产生第一比较结果(图未示)。取决于对掩码数据DMSK的定义，根据本发明的一实施例，当掩码数据DMSK中的至少一位为第一电平，例如逻辑高电平时，第一比较模块221判断第一输出数据DOUT1的对应位与比较数据DCMP的对应位是否相同。当掩码数据DMSK中的至少一位为第二电平，例如逻辑低电平时，第一比较模块221不对第一输出数据DOUT1以及比较数据DCMP进行对应位的比较。而根据本发明另一实施例，当掩码数据DMSK中的至少一位为第一电平，例如逻辑高电平时，第一比较模块221不对第一输出数据DOUT1的对应位以及比较数据DCMP的对应位进行比较。当掩码数据DMSK中的至少一位为第二电平，例如逻辑低电平时，第一比较模块221判断第一输出数据DOUT1的对应位与比较数据DCMP的对应位是否相同。

同样地，第二测试电路212、第三测试电路213以及第四测试电路214分别通过第一输入管脚PI1、第二输入管脚PI2、第三输入管脚PI3以及第四输入管脚PI4接收测试数据DT而各自产生第二输出数据DOUT2、第三输出数据DOUT3以及第四输出数据DOUT4。

第二比较模块222、第三比较模块223以及第四比较模块224根据掩码数据DMSK，分别将第二测试电路212、第三测试电路213以及第四测试电路214输出的第二输出数据DOUT2、第三输出数据DOUT3以及第四输出数据DOUT4与比较数据DCMP进行比较，而分别产生第二比较结果、第三比较结果以及第四比较结果(图未示)。根据本发明的一实施例，第一比较模块221、第二比较模块222、第三比较模块223以及第四比较模块224位于测试芯片组200之内。

根据本发明的一实施例，如图2所示，测试芯片组200可还包括第一输出捕获模块231、第二输出捕获模块232、第三输出捕获模块233以及第四输出捕获模块234。第一输出捕获模块231、第二输出捕获模块232、第三输出捕获模块233以及第四输出捕获模块234用以分别接收第一测试电路211、第二测试电路212、第三测试电路213以及第四测试电路214输出的第一输出数据DOUT1、第二输出数据DOUT2、第三输出数据DOUT3以及第四输出数据DOUT4。

根据本发明一实施例，第一输出捕获模块231、第二输出捕获模块232、第三输出捕获模块233以及第四输出捕获模块234为可选模块。换句话说，测试芯片组200可包括用以分别接收并存储第一输出数据DOUT1、第二输出数据DOUT2、第三输出数据DOUT3以及第四输出数据DOUT4的第一输出捕获模块231、第二输出捕获模块232、第三输出捕获模块233以及第四输出捕获模块234，也可不包括第一输出捕获模块231、第二输出捕获模块232、第三输出捕获模块233以及第四输出捕获模块234。

根据本发明的一实施例，第一输出捕获模块231、第二输出捕获模块232、第三输出捕获模块233以及第四输出捕获模块234各自包括多个寄存器，用以接收并存储第一输出数据DOUT1、第二输出数据DOUT2、第三输出数据DOUT3以及第四输出数据DOUT4的数据位，以支持后续对第一输出数据DOUT1、第二输出数据DOUT2、第三输出数据DOUT3以及第四输出数据DOUT4中的数据位是对应的电路是否存在错误进行判断。根据本发明的一实施例，设计者可通过数据存取的方式，存取第一输出捕获模块231、第二输出捕获模块232、第三输出捕获模块233以及第四输出捕获模块234的任何一个所存储的数据，藉以对第一测试电路211、第二测试电路212、第三测试电路213以及第四测试电路214所输出的第一输出数据DOUT1、第二输出数据DOUT2、第三输出数据DOUT3以及第四输出数据DOUT4进行分析。

图3为本发明一实施例所述的比较模块300的方块图。如图3所示，比较模块300对应图2的第一比较模块221、第二比较模块222、第三比较模块223以及第四比较模块224中的任意一个，或对应图1的比较模块142。

如图3所示，比较模块300包括第一比较逻辑门311、第二比较逻辑门312、第三比较逻辑门313、第四比较逻辑门314以及第五比较逻辑门315。第一比较逻辑门311判断比较数据DCMP中的第一比较数据位DCMP_1与第一输出数据DOUT1的第一输出数据位DOUT_1是否相符，而产生第一比较位CP1。第二比较逻辑门312判断第二比较数据位DCMP_2与第一输出数据DOUT1的第二输出数据位DOUT_2是否相符，而产生第二比较位CP2。第三比较逻辑门313判断第三比较数据位DCMP_3与第三输出数据位DOUT_3是否相符，而产生第三比较位CP3。第四比较逻辑门314判断第四比较数据位DCMP_4与第四输出数据位DOUT_4是否相符，而产生第四比较位CP4。第五比较逻辑门315判断第五比较数据位DCMP_5与第五输出数据位DOUT_5是否相符，而产生第五比较位CP5。

根据本发明一实施例，第一输出数据位DOUT_1、第二输出数据位DOUT_2、第三输出数据位DOUT_3、第四输出数据位DOUT_4以及第五输出数据位DOUT_5分别对应至第一输出数据DOUT1、第二输出数据DOUT2、第三输出数据DOUT3以及第四输出数据DOUT4中任意一个的第一位、第二位、第三位、第四位以及第五位。

根据本发明的一实施例，第一比较逻辑门311、第二比较逻辑门312、第三比较逻辑门313、第四比较逻辑门314以及第五比较逻辑门315为异或(XOR)门。举例来说，当第一比较数据位DCMP_1以及第一输出数据位DOUT_1相同时，第一比较位CP1为逻辑低电平；当第一比较数据位DCMP_1以及第一输出数据位DOUT_1不同时，第一比较位CP1为逻辑高电平。

如图3所示，比较模块300包括第一掩码逻辑门321、第二掩码逻辑门322、第三掩码逻辑门323、第四掩码逻辑门324以及第五掩码逻辑门325。第一掩码逻辑门321根据掩码数据DMSK的第一掩码数据位DMSK_1以及第一比较位CP1输出产生第一通过位PS1。第二掩码逻辑门322根据掩码数据DMSK的第二掩码数据位DMSK_2以及第二比较位CP2产生第二通过位PS2。第三掩码逻辑门323根据掩码数据DMSK的第三掩码数据位DMSK_3以及第三比较位CP3产生第三通过位PS3。第四掩码逻辑门324根据掩码数据DMSK的第四掩码数据位DMSK_4以及第四比较位CP4产生第四通过位PS4。第五掩码逻辑门325根据掩码数据DMSK的第五反相掩码数据位DMSK_5以及第五比较位CP5产生第五通过位PS5。

根据本发明的一实施例，第一掩码逻辑门321、第二掩码逻辑门322、第三掩码逻辑门323、第四掩码逻辑门324以及第五掩码逻辑门325为与门。举例来说，当第一掩码数据位DMSK_1为逻辑高电平时，第一掩码逻辑门321将第一比较位CP1输出为第一通过位PS1。当第一掩码数据位DMSK_1为逻辑低电平时，第一掩码逻辑门321输出的第一通过位PS1恒为逻辑低电平。其他的第二掩码逻辑门322、第三掩码逻辑门323、第四掩码逻辑门324以及第五掩码逻辑门325操作方式与此相同，在此不再重复赘述。

根据本发明另一实施例，也可以在第三输入模块130及比较模块142之间增加反相器，对掩码数据DMSK进行反相，而用掩码数据DMSK的反相信号DMSKB的各个数据位分别控制第一掩码逻辑门321～第五掩码逻辑门321。举例来说，当第一反相掩码数据位DMSKB_1为逻辑高电平时，第一掩码逻辑门321将第一比较位CP1输出为第一通过位PS1。当第一反相掩码数据位DMSKB_1为逻辑低电平时，第一掩码逻辑门321输出的第一通过位PS1恒为逻辑低电平。其他的第二掩码逻辑门322、第三掩码逻辑门323、第四掩码逻辑门324以及第五掩码逻辑门325操作方式与此相同，在此不再重复赘述。

如图3所示，比较模块300包括整合比较逻辑门331。整合比较逻辑门331用以判断第一通过位PS1、第二通过位PS2、第三通过位PS3、第四通过位PS4以及第五通过位PS5中是否有输出为逻辑高电平的位，并输出比较结果PR。当比较结果PR为逻辑高电平，则表示第一通过位PS1、第二通过位PS2、第三通过位PS3、第四通过位PS4以及第五通过位PS5中至少有一位为逻辑高电平。当比较结果PR为逻辑低电平，则表示第一通过位PS1、第二通过位PS2、第三通过位PS3、第四通过位PS4以及第五通过位PS5皆为逻辑低电平。根据本发明一实施例，整合比较逻辑门331可以是或门。

根据本发明的一实施例，比较结果PR为图1的比较模块142所产生的比较结果。根据本发明的另一实施例，比较结果PR为图2的第一比较模块221、第二比较模块222、第三比较模块223以及第四比较模块224所分别产生的第一比较结果或第二比较结果或第三比较结果或第四比较结果(图2并未显示)。

如图3所示，比较模块300还包括或门341、比较寄存器342以及存储寄存器343。或门341接收比较结果PR以及通过存储位PST而产生存储位ST。比较寄存器342根据时钟信号CLK，而将存储位ST输出为通过存储位PST，并且存储寄存器343存储通过存储位PST。其中，当比较结果PR为第二电平，例如逻辑低电平，代表比较模块300对应的测试电路没有异常发生。当比较结果PR由第二电平变为第一电平，例如由逻辑低电平变为逻辑高电平，则代表比较模块300对应的测试电路有异常发生。

根据本发明的一实施例，当比较结果PR以及通过存储位PST为逻辑低电平时，或门341产生为逻辑低电平的存储位ST。比较寄存器342根据时钟信号CLK，而将逻辑低电平的存储位ST输出为通过存储位PST，并将通过存储位PST存储于存储寄存器343。

根据本发明的另一实施例，当比较结果PR为逻辑高电平时，无论通过存储位PST是逻辑高电平或逻辑低电平，或门341输出的存储位ST为逻辑高电平，并且逻辑高电平的存储位ST经比较寄存器342产生逻辑高电平的通过存储位PST。即便后续比较结果PR从逻辑高电平变为了逻辑低电平，存储位ST以及通过存储位PST仍维持为逻辑高电平，标示该测试电路发生过异常，并将逻辑高电平的通过存储位PST存储于存储寄存器343。在测试流程中，当测试电路发生过异常，则表示该测试电路不合格，反之，当测试电路没有发生过异常，则表示该测试电路合格。

图4为本发明一实施例所述的测试方法400的流程图。以下针对测试方法400的叙述，将搭配图1及图2，以利详细说明。

首先，通过图2的第一输入管脚PI1、第二输入管脚PI2、第三输入管脚PI3以及第四输入管脚PI4，将图1的第一输入模块110所提供的测试数据DT分别输入至第一测试电路211、第二测试电路212、第三测试电路213以及第四测试电路214中的每一个，而各自产生第一输出数据DOUT1、第二输出数据DOUT2、第三输出数据DOUT3以及第四输出数据DOUT4(步骤S41)。

接着，通过图2的第一比较管脚PC1、第二比较管脚PC2、第三比较管脚PC3、第四比较管脚PC4以及第五比较管脚PC5，将图1的第二输入模块120所提供的比较数据DCMP输入至图2的第一比较模块221、第二比较模块222、第三比较模块223以及第四比较模块224(步骤S42)。

通过图2的第一掩码管脚PM1、第二掩码管脚PM2、第三掩码管脚PM3、第四掩码管脚PM4以及第五掩码管脚PM5，将图1的第三输入模块130所提供的掩码数据DMSK输入至图2的第一比较模块221、第二比较模块222、第三比较模块223以及第四比较模块224(步骤S43)。

利用图2的第一比较模块221、第二比较模块222、第三比较模块223以及第四比较模块224，根据掩码数据DMSK，分别判断第一测试电路211、第二测试电路212、第三测试电路213以及第四测试电路214所各自产生的第一输出数据DOUT1、第二输出数据DOUT2、第三输出数据DOUT3、第四输出数据DOUT4与比较数据DCMP是否相同，而产生比较结果(步骤S44)，该比较结果指示对应的测试电路是否合格。

本发明提出了测试系统以及测试方法，用以减少测试芯片所需的管脚数目。由于测试芯片中的至少一个测试电路可以共享输入管脚，所以当测试电路的数目有所增加，无需额外增加输入管脚。此外，由于与测试电路数量相同的比较模块也是位于测试芯片之中，这些比较模块共享掩码管脚以及比较管脚，因此当测试电路的数目增加时，无需增加掩码管脚以及比较管脚的数目。换句话说，无论测试电路的数目为何，本发明提出的测试系统以及测试方法的管脚数目始终维持定值，因此管脚的利用率也得以显著的提升。

虽然本发明的实施例及其优点已公开如上，但应该了解的是，本领域技术人员，在不脱离本发明的精神和范围内，当可作更动、替代与润饰发明。此外，本发明的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，本领域技术人员可从本发明一些实施例的揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明一些实施例使用。因此，本发明的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本发明的保护范围也包括各个权利要求及实施例的组合。

Claims (14)

1.一种测试系统，包括：

第一输入模块，为测试芯片提供测试数据；

第二输入模块，为所述测试芯片提供比较数据；

第三输入模块，为所述测试芯片提供掩码数据；以及

所述测试芯片，包括：

第一测试电路，耦接所述第一输入模块，以接收所述测试数据，所述第一测试电路依据所述测试数据产生第一输出数据；以及

第一比较模块，耦接所述第二输入模块以及所述第三输入模块，以接收所述比较数据以及所述掩码数据，所述第一比较模块依据所述掩码数据，判断所述第一输出数据与所述比较数据是否相同，以产生第一比较结果。

2.如权利要求1所述的测试系统，其中所述测试芯片还包括：

第一输出捕获模块，耦接所述第一测试电路，以接收所述第一输出数据，所述第一输出捕获模块包括多个寄存器，以分别接收每位所述第一输出数据。

3.如权利要求1所述的测试系统，其中所述测试芯片还包括：

第二测试电路，耦接所述第一输入模块以接收所述测试数据，所述第二测试电路依据所述测试数据产生第二输出数据；以及

第二比较模块，耦接所述第二输入模块以及所述第三输入模块，以接收所述比较数据以及所述掩码数据，所述第二比较模块依据所述掩码数据判断所述第二输出数据与所述比较数据是否相同，而产生第二比较结果。

4.如权利要求3所述的测试系统，其中所述测试芯片还包括：

第二输出捕获模块，耦接所述第二测试电路，以接收所述第二输出数据，所述第二输出捕获模块包括多个寄存器，以分别接收每位所述第二输出数据。

5.如权利要求3所述的测试系统，其中所述第一比较模块以及所述第二比较模块通过多个比较管脚耦接第二输入模块，以及通过多个掩码管脚耦接第三输入模块。

6.如权利要求3所述的测试系统，其中所述第一比较模块或所述第二比较模块包括：

第一比较逻辑门，判断所述第一输出数据的第一位是否与所述比较数据的第一位相同，以产生第一比较位；

第一掩码逻辑门，接收所述第一比较位以及所述掩码数据的第一位，当所述掩码数据的第一位为第一电平时，以所述第一比较位为第一通过位；

第二比较逻辑门，判断所述第一输出数据的第二位是否与所述比较数据的第二位相同，以产生第二比较位；

第二掩码逻辑门，接收所述第二比较位以及所述掩码数据的第二位，当所述掩码数据的第二位为所述第一电平时，以所述第二比较位为第二通过位；以及

整合比较逻辑门，判断所述第一通过位与所述第二通过位是否为所述第一电平，以产生所述第一比较结果。

7.如权利要求6所述的测试系统，其中所述第一比较模块或所述第二比较模块还包括：

或门，接收所述第一比较结果以及通过存储位，而产生存储位；

比较寄存器，将所述存储位输出为所述通过存储位；以及

存储寄存器，存储所述通过存储位。

8.如权利要求6所述的测试系统，其中所述第一比较逻辑门以及所述第二比较逻辑门为异或门，所述整合比较逻辑门为或门，所述第一掩码逻辑门以及所述第二掩码逻辑门为与门，

当所述掩码数据的第一位为第二电平时，所述第一比较位为所述第二电平，

当所述掩码数据的第二位为所述第二电平时，所述第二比较位为所述第二电平。

9.一种测试方法，适用于包括第一测试电路以及第一比较模块的测试芯片，所述测试方法包括：

提供测试数据至所述第一测试电路，以产生第一输出数据；

提供比较数据至所述第一比较模块；

提供掩码数据至所述第一比较模块；以及

利用所述第一比较模块依据所述掩码数据，判断所述第一输出数据与所述比较数据是否相同，而产生第一比较结果。

10.如权利要求9所述的测试方法，其中所述测试芯片还包括第一输出捕获模块，所述测试方法还包括：

利用所述第一输出捕获模块，接收所述第一输出数据，其中所述第一输出捕获模块包括多个寄存器，以分别接收每位所述第一输出数据。

11.如权利要求9所述的测试方法，其中所述测试芯片还包括第二测试电路以及第二比较模块，所述测试方法还包括：

将所述测试数据输入至所述第二测试电路，而产生第二输出数据；以及

利用所述第二比较模块根据所述掩码数据，判断所述第二输出数据与所述比较数据是否相同，而产生第二比较结果。

12.如权利要求11所述的测试方法，其中所述测试芯片还包括第二输出捕获模块，所述测试方法还包括：

利用所述第二输出捕获模块，接收所述第二输出数据，其中所述第二输出捕获模块包括多个寄存器，以分别接收每位所述第二输出数据。

13.如权利要求9所述的测试方法，其中所述利用所述第一比较模块依据所述掩码数据，判断所述第一输出数据与所述比较数据是否相同而产生所述比较结果的步骤还包括：

判断所述第一输出数据的第一位是否与所述比较数据的第一位相同，以产生第一比较位，当所述掩码数据的第一位为第一电平时，以所述第一比较位为第一通过位，当所述掩码数据的第一位为第二电平时，不输出所述第一比较位；

判断所述第一输出数据的第二位是否与所述比较数据的第二位相同，以产生第二比较位，当所述掩码数据的第二位为所述第一电平时，以所述第二比较位输出为第二通过位，当所述掩码数据的第二位为所述第二逻辑电平时，不输出所述第二比较位；以及

判断所述第一通过位是否与所述第二通过位相同，而产生所述第一比较结果或所述第二比较结果。

14.如权利要求13所述的测试方法，其中所述利用所述第一比较模块根据所述掩码数据判断所述第一输出数据与所述比较数据是否相同而产生所述第一比较结果的步骤还包括：

利用或门，接收所述第一比较结果以及通过存储位而产生存储位；

利用比较寄存器，将所述存储位输出为所述通过存储位；以及

利用存储寄存器，存储所述通过存储位。

Images