CN111725978B - 具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路 - Google Patents
具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路 Download PDFInfo
- Publication number
- CN111725978B CN111725978B CN202010624746.5A CN202010624746A CN111725978B CN 111725978 B CN111725978 B CN 111725978B CN 202010624746 A CN202010624746 A CN 202010624746A CN 111725978 B CN111725978 B CN 111725978B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- resistor
- diode
- sic mosfet
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001629 suppression Effects 0.000 title claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims abstract description 53
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 12
- 230000009471 action Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 230000001052 transient effect Effects 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 29
- 229910010271 silicon carbide Inorganic materials 0.000 description 29
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0038—Circuits or arrangements for suppressing, e.g. by masking incorrect turn-on or turn-off signals, e.g. due to current spikes in current mode control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路，第一稳压管与第一电容并联后的负极与前级的功率推挽电路T1、T2输出端连接，第一电容与第一稳压管的正极与第一二极管的负极、第二二极管的正极、第二电阻的前端连接，第二二极管的负极通过第二电容、第三电阻的并联电路与接地端、第三电容与第四电阻的后端连接，第一二极管的正极与第一电阻的前端连接，第一mos管的栅极通过第四电阻与接地端连接，第一mos管的漏极通过第三电容与接地端连接，第一电阻的后端、第二电阻的后端、第一mos管的源极与SiC MOSFET的栅极连接。
Description
技术领域
本发明属于电力电子驱动技术领域，具体涉及一种具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路。
背景技术
碳化硅材料作为一种性能出众且理想的新式半导体材料，从数值上来看，其热导率和禁带宽度一般都能达到Si的三倍以上，载流子饱和飘逸速度更快。传统的Si MOSFET较窄的宽带直接影响了它在实际应用中阻断电压、开关损耗、开关频率上限等方面的表现，而使用SiC制成的功率开关导通电阻小、开关速度快且耐高压高温，满足了高功率工况下的开关需求。
随着开关速度和母线电压的提高，当桥臂电路中的SiC MOSFET交替进行开关动作时，MOSFET的漏极和源极将承受较大的电压和电流，而较大的dv/dt将作用于MOSFET的栅漏极电容而产生串扰电流igd，该串扰电流作用于栅源极电容就会抬高或降低MOSFET栅极电势；源极电流的高速变化di/dt将作用于共源电感而抬高或降低MOSFET源极电势。MOSFET栅源极电势在以上两方面作用下，将产生较大的正向或负向波动，过大的正向尖峰将容易超过开关管阈值电压而出现误导通，过大的负向尖峰将超过开关管最大可承受的负压值而损坏MOSFET。所以SiC MOSFET的栅极驱动电路应该格外重视串扰现象所带来的负面影响。
发明内容
本发明要解决的技术问题是提供一种具有负压关断和串扰抑制功能的SiCMOSFET栅极驱动电路，高速且具有串扰抑制能力，利用了负压驱动和密勒钳位的优势，在器件进行高速开关动作的同时，有效抑制了串扰，保证驱动电路能稳定正常工作。
为解决上述技术问题，本发明采用如下的技术方案：
一种具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路，包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第二电容C2、第三电容C3、第一稳压管Z1、第一二极管D1、第二二极管D2和第一mos管S1，第一稳压管Z1与第一电容C1并联后的负极与前级的功率推挽电路T1、T2的输出端连接，第一电容C1与第一稳压管Z1的正极与第一二极管D1的负极、第二二极管D2的正极、第二电阻R2的前端连接，第二二极管D2的负极通过第二电容C2、第三电阻R3的并联电路与接地端、第三电容C3与第四电阻R4的后端连接，第一二极管D1的正极与第一电阻R1的前端连接，第一mos管S1的栅极通过第四电阻R4与接地端连接，第一mos管S1的漏极通过第三电容C3与接地端连接，第一电阻R1的后端、第二电阻R2的后端、第一mos管S1的源极与SiC MOSFET的栅极连接。
优选地，SiC MOSFET导通瞬态时，第一电容C1与第二电容C2构成分压电路，第一电容C1为SiC MOSFET提供正压驱动；SiC MOSFET导通稳态时，第一稳压管Z1与驱动电源Vcc共同作用提供正压，通过配置第一电容C1、第二电容C2比值与第一稳压管Z1和驱动电源Vcc取值加速导通过程。
优选地，SiC MOSFET关断期间通过无源器件第一电容C1作用制造负压。
优选地，所述第一mos管S1、第三电容C3构成的回路在SiC MOSFET关断时由于第一稳压管Z1和第一电容C1的共同作用制造的负压而打开，形成低阻抗回路，为串扰电流igd提供释放通道。
优选地，所述第三电容C3为10nf。
采用本发明具有如下的有益效果：利用无源器件制造负压，该负压不受占空比限制且可调，成本低且易封装，加速关断过程。结合负压驱动与密勒钳位有效抑制串扰，密勒钳位管由于关断期间的负压自然导通，无需主动控制，结构简单，提高了栅极驱动电路的稳定性。
附图说明
图1为本发明实施例的具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路的拓扑结构图；
图2为本发明实施例的具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路的开通过程分析图；
图3为本发明实施例的具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路的关断过程分析图；
图4为本发明实施例的具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路的电平移位示意图；
图5为本发明实施例的具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路的串扰抑制分析图；
图6为本发明实施例的具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路的串扰抑制波形图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参照图1，所示为本发明实施例的具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第二电容C2、第三电容C3、第一稳压管Z1、第一二极管D1、第二二极管D2和第一mos管S1，第一稳压管Z1与第一电容C1并联后的负极与前级的功率推挽电路T1，T2输出端连接，第一电容C1与第一稳压管Z1的正极与第一二极管D1的负极、第二二极管D2的正极、第二电阻R2的前端连接，第二二极管D2的负极通过第二电容C2、第三电阻R3的并联电路与接地端、第三电容C3与第四电阻R4的后端连接，第一二极管D1的正极与第一电阻R1的前端连接，第一mos管S1的栅极通过第四电阻R4与接地端连接，第一mos管S1的漏极通过第三电容C3与接地端连接，第一电阻R1的后端、第二电阻R2的后端、第一mos管S1的源极与SiC MOSFET Q的栅极连接。第一电容C1和第二电容C2取值应远大于SiC MOSFET Q的结电容Cgs，第三电阻R3为50千欧。
进一步地，参考图2，电路的开通过程分析如下。
1)在SiC MOSFET Q2导通瞬态，驱动信号输出高电平，T1导通，第一二极管D1正偏，Vcc同时为C1、C2和Cgs充电。假设Vcc为理想电源且忽略T1导通压降，由于第一第二电容(C1、C2)远大于结电容Cgs，可解出第一电容的C1电压vc1(t)为：
因此，vc1(t)初值vc1(0)为：
2)在SiC MOSFET Q2导通稳态，由于C1、C2的分压作用在C1建立起电势差，第一稳压管Z1开始工作，将C1两端电压vc1钳位至第一稳压管Z1两端电压vz1，因此最终的栅极电压vgs为Vcc-vz1。综上，为了在导通过程中快速建立电平加速开通，电容C1、C2应远大于SiC MOSFETQ2结电容且C1、C2关系应满足：
关断过程分析如下，参见图3。
当驱动信号置低时，图腾柱上管T1关断，下管T2导通。第一二极管D1反向关断，第二二极管D2、第三电阻R3和第二电容C2构成的RCD回路从驱动回路断开。结电容Cgs并联于第一电容C1两端。若时间常数较大，则可忽略第一电容C1的放电，因此栅极电压vgs为-vz1。
在SiC MOSFET Q2关断期间，第二二极管D2关断，第二二极管D2、第三电阻R3和第二电容C2构成的RCD回路从驱动回路断开，此时，高阻值电阻R3被用于轻微泄放第二电容C2存储的电荷。以防止不断累积在C2上的电荷导致vc2上的电压升高，进而影响到vgs的电压。因此第三电阻R3取值为50千欧。
如图4所示，通过电平调理电路的最终栅极导通和关断电压分别降低了vz1。因此可以通过选择不同击穿电压的第一稳压管Z1来获得所需的关断负压，通过调整电源Vcc和第一稳压管Z1来获得所需的导通电压。
参照图5，串扰抑制的分析如下：假设SiC MOSFET下管Q2处于关断稳态，此时S12的源极电压被钳位至-vz12，由栅源极的电势差vz12驱动S12导通。在SiC MOSFET上管Q1导通时刻，上管漏源极电压vds1从母线电压快速下降至0，下管漏源极电压vds2从0快速上升至母线电压，因此SiC MOSFET下管Q2漏极产生一个极大的dv/dt，该dv/dt作用在Q2的结电容Cgd2上则会产生串扰电流igd。igd流入结电容Cgs2支路则会导致vgs2升高，产生一个正向电压尖峰。而由于导通的S12和C32形成的低阻抗回路使得原本流入结电容Cgs2的串扰电流igd大部分转而流经此处。因此有效抑制了因串扰电流igd引起的vgs2的电压尖峰。当上管Q1关断时，原理与导通类似，在此不做赘述。
参照图6，所示为典型半桥结构的开关波形，其中下管Q2一直处于关断，对上管Q1进行开通和关断动作：t0-t1时，上管Q1经过前一次的开关动作已实现上管Q1栅源极电压vgs1的电平移相，vgs1保持负压-vz12不变，上管Q1漏源极电压vds1维持母线电压；t1时刻，上管Q1进行开通动作，下管Q2的钳位mos开通，为Q2的结电容Cgd2上感应出的串扰电流igd提供低阻抗释放通道，同时vgs2会出现一个正的电压尖峰；t1-t2为上管开通时的稳态；t2时刻，上管Q1进行关断动作，此时串扰电流的值为负，vgs2会出现一个负的电压尖峰；t2-t3为上管关断时的稳态。
应当理解，本文所述的示例性实施例是说明性的而非限制性的。尽管结合附图描述了本发明的一个或多个实施例，本领域普通技术人员应当理解，在不脱离通过所附权利要求所限定的本发明的精神和范围的情况下，可以做出各种形式和细节的改变。
Claims (5)
1.一种具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路，其特征在于，包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第二电容C2、第三电容C3、第一稳压管Z1、第一二极管D1、第二二极管D2和第一mos管S1，第一稳压管Z1与第一电容C1并联后的负极与前级的功率推挽电路T1、T2的输出端连接，第一电容C1与第一稳压管Z1的正极与第一二极管D1的负极、第二二极管D2的正极、第二电阻R2的前端连接，第二二极管D2的负极通过第二电容C2、第三电阻R3的并联电路与接地端、第三电容C3与第四电阻R4的后端连接，第一二极管D1的正极与第一电阻R1的前端连接，第一mos管S1的栅极通过第四电阻R4与接地端连接，第一mos管S1的漏极通过第三电容C3与接地端连接，第一电阻R1的后端、第二电阻R2的后端、第一mos管S1的源极与SiC MOSFET的栅极连接。
2.如权利要求1所述的具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路，其特征在于，所述SiC MOSFET导通瞬态时，第一电容C1与第二电容C2构成分压电路，第一电容C1为SiC MOSFET提供正压驱动；所述SiC MOSFET导通稳态时，第一稳压管Z1与驱动电源Vcc共同作用提供正压，通过配置第一电容C1、第二电容C2比值与第一稳压管Z1和驱动电源Vcc取值加速导通过程。
3.如权利要求1所述的具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路，其特征在于，所述SiC MOSFET关断期间通过无源器件第一电容C1作用制造负压。
4.如权利要求1所述的具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路，其特征在于，所述第一mos管S1、第三电容C3构成的回路在SiC MOSFET关断时由于第一稳压管Z1和第一电容C1的共同作用制造的负压而打开，形成低阻抗回路，为串扰电流igd提供释放通道。
5.如权利要求1所述的具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路，其特征在于，所述第三电容C3为10nf。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010624746.5A CN111725978B (zh) | 2020-07-02 | 2020-07-02 | 具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010624746.5A CN111725978B (zh) | 2020-07-02 | 2020-07-02 | 具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111725978A CN111725978A (zh) | 2020-09-29 |
| CN111725978B true CN111725978B (zh) | 2024-05-03 |
Family
ID=72571137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010624746.5A Active CN111725978B (zh) | 2020-07-02 | 2020-07-02 | 具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111725978B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112468131B (zh) * | 2020-11-30 | 2023-12-12 | 珠海格力电器股份有限公司 | 驱动电路和驱动装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105871230A (zh) * | 2016-05-17 | 2016-08-17 | 南京航空航天大学 | 一种SiC MOSFET管的驱动电路 |
| CN108988617A (zh) * | 2018-08-22 | 2018-12-11 | 哈尔滨工业大学 | 一种主动抑制SiC MOSFET串扰现象的驱动电路及电路改进方法 |
| CN110048698A (zh) * | 2019-04-17 | 2019-07-23 | 西安电子科技大学 | 抑制SiC MOSFET栅极串扰的驱动电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017157338A1 (zh) * | 2016-03-17 | 2017-09-21 | 汪洪亮 | 单相五电平有源嵌位变换器单元及变换器 |
-
2020
- 2020-07-02 CN CN202010624746.5A patent/CN111725978B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105871230A (zh) * | 2016-05-17 | 2016-08-17 | 南京航空航天大学 | 一种SiC MOSFET管的驱动电路 |
| CN108988617A (zh) * | 2018-08-22 | 2018-12-11 | 哈尔滨工业大学 | 一种主动抑制SiC MOSFET串扰现象的驱动电路及电路改进方法 |
| CN110048698A (zh) * | 2019-04-17 | 2019-07-23 | 西安电子科技大学 | 抑制SiC MOSFET栅极串扰的驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111725978A (zh) | 2020-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6839280B2 (ja) | ＧａＮトランジスタに基づく電力コンバータのためのブートストラップキャパシタ過電圧管理回路 | |
| CN111211762B (zh) | 一种高开通性能的SiC MOSFET驱动电路 | |
| Kelley et al. | Improved two-stage DC-coupled gate driver for enhancement-mode SiC JFET | |
| CN109494969A (zh) | 一种碳化硅半导体场效应管的驱动电路 | |
| KR20120030411A (ko) | 증가형 및 공핍형 광대역 반도체 ｊｆｅｔ용 게이트 드라이버 | |
| CN102780474B (zh) | 绝缘栅极双极型晶体管控制电路 | |
| CN111181362B (zh) | 高抗扰SiC MOSFET驱动电路及工作方法 | |
| US7701279B2 (en) | Driving circuit for an emitter-switching configuration | |
| CN107623512B (zh) | 一种有源密勒箝位保护电路 | |
| CN112000167B (zh) | 一种多路并联的超高速低压大电流脉冲式恒流源 | |
| CN111600461A (zh) | 一种改进型SiC MOSFET桥臂串扰抑制驱动电路及方法 | |
| CN113315354A (zh) | 一种抑制SiC MOSFET串扰的低阻抗钳位驱动电路 | |
| CN109980905A (zh) | 碳化硅场效应管的串扰抑制电路、驱动电路及桥式变换器 | |
| CN115173676A (zh) | 一种抑制过冲尖峰的SiC MOSFET驱动电路 | |
| Dong et al. | A gate drive circuit with mid-level voltage for GaN transistors in a 7-MHz isolated resonant converter | |
| CN111725978B (zh) | 具有负压关断和串扰抑制功能的SiC MOSFET栅极驱动电路 | |
| CN111555596B (zh) | 一种具有可调负压的SiC MOSFET栅极串扰抑制驱动电路 | |
| KR20140063466A (ko) | 효율 최적화 구동 회로 | |
| CN112953174B (zh) | 基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路 | |
| CN114337201A (zh) | 一种抑制SiC MOSFET尖峰及串扰的驱动电路 | |
| CN212543643U (zh) | 一种控制超级结mosfet开关速度的电路 | |
| Li et al. | Dynamic Gate Drive for SiC Power MOSFETs with Sub-nanosecond Timings | |
| CN114744861B (zh) | 一种SiC MOSFET串扰抑制驱动电路 | |
| CN118012220B (zh) | 一种基于威尔逊电流镜的SiC MOSFET有源栅极驱动电路 | |
| CN116614121B (zh) | 一种改善电磁兼容的功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |