CN111722079A - 一种集成电路老炼方案功能验证装置 - Google Patents
一种集成电路老炼方案功能验证装置 Download PDFInfo
- Publication number
- CN111722079A CN111722079A CN202010366573.1A CN202010366573A CN111722079A CN 111722079 A CN111722079 A CN 111722079A CN 202010366573 A CN202010366573 A CN 202010366573A CN 111722079 A CN111722079 A CN 111722079A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- scheme
- burn
- always
- aging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开一种集成电路老炼方案功能验证装置,该装置结构简单,使用方便,适用于不同封装、不同类型集成电路的老炼试验的方案验证及功能测试。采用老炼转接板、基板与多个集成电路封装夹具板相结合的构造,能够对不同集成电路进行功能试验和方案验证评估。该装置可以将设定的信号从老炼设备上提炼到转接板上,再由转接板提供到基板上,在基板上利用阵列插孔搭接集成电路的外围器件,不需要焊接,快速组成电路典型用法,验证老炼方案,该装置在制作老炼板前就对集成电路的老炼方案进行充分验证,在采购插座的同时,就能保证老炼板的有效制作。
Description
【技术领域】
本发明属于集成电路老炼领域,具体涉及一种集成电路老炼方案功能验证装置。
【背景技术】
受集成电路种类繁多、封装多样性以及老炼板开发周期短的制约,集成电路老炼板的制作是先制板后验证,而集成电路功能各不相同,给确定老炼原理和方案增加了难度,使得后续验证有可能不充分而带来隐患。目前现有的手段为依据产品规范中的经典电路进行老炼方案的确定,并通过在线仿真的方法进行模拟,该手段在一些电路功能不太复杂的集成电路上可以得到很好的应用,而对一些电路相对复杂,外围结构组成相对繁琐的电路,并不一定可以准确把握器件功能,确定老炼方案。对于一些集成电路,为了达到最佳的老炼状态,还需要对外围电路的参数进行调整,这时的做法要么直接制作老炼板,通过做好的老炼板进行首件验证,反复验证,然后确定外围电路参数,再进行整个老炼板的加工制作;或者前期投一块验证板,在验证板上反复进行老炼功能验证,待验证完后,再进行PCB老炼板的设计、制板和加工。这些方法或多或少的延长了整个制板周期或者增加了生产成本,而前一种方法更是由于来回更改参数导致反复焊接印制板,使得制作的老炼板可靠性降低。因此制作一款通用的集成电路方案验证装置,就显得十分必要。
【发明内容】
本发明的目的在于克服上述现有技术的缺点,提供一种集成电路老炼方案功能验证装置;以解决不同封装、不同功能集成电路的老炼原理方案快速验证问题。
为达到上述目的,本发明采用以下技术方案予以实现:
一种集成电路老炼方案功能验证装置,包括转接板,转接板上接插有基板,转接板连接至老炼设备;基板上设置有锁紧式DIP插座和负载阵列;所述锁紧式DIP插座上插入有封装夹具板,封装夹具板中夹装有集成电路,所述负载阵列上连接有集成电路的外围器件;负载阵列和锁紧式DIP插座对应连接。
本发明的进一步改进在于:
优选的,转接板通过金手指接口和老炼设备连接。
优选的,所述外围器件包括电阻、电容、电感、晶体管和发光二极管。
优选的,基板上设置信号发生器,信号发生器和负载阵列通过跳线连接。
优选的,负载阵列由N路负载块组成,一路负载块的一端和集成电路的一个管脚连接,另一端连接至老炼信号。
优选的,所述负载块为插孔式插针,负载块上插接有集成电路的外围器件。
优选的,所述集成电路包括SOIC、TSSOP、SSOP、MOSP、WSOP、SOT23、TO-252和PLCC,每一种封装的集成电路对应一个封装夹具板。
与现有技术相比,本发明具有以下有益效果:
本发明公开一种集成电路老炼方案功能验证装置,该装置结构简单,使用方便,适用于不同封装、不同类型集成电路的老炼试验的方案验证及功能测试。采用老炼转接板、基板与多个集成电路封装夹具板相结合的构造,能够对不同集成电路进行功能试验和方案验证评估。该装置可以将设定的信号从老炼设备上提炼到转接板上,再由转接板提供到基板上,集成电路通过封装夹具板插接在基板上的锁紧式DIP插座上,在基板上利用阵列插孔搭接集成电路的外围器件,不需要焊接,快速组成电路典型用法,验证老炼方案,该装置在制作老炼板前就对集成电路的老炼方案进行充分验证,在采购插座的同时,就能保证老炼板的有效制作。在时间不变的前提下,使得老炼板的开发变为先验证后制板,该装置解决了开发新品集成电路在无专用板的前提下,对不同封装、不同功能器件的老炼方案功能验证。使得在制作专用老炼板前就可以对新品电路的老炼方案进行充分验证。解决新品电路老炼方案是否正确的验证问题。为后期制作集成电路老炼板奠定基础。
进一步的,转接板通过金手指接口和老炼设备连接,便于在老炼设备上对集成电路进行试验和检测。
进一步的,通过负载阵列可以连接有多个外围器件,能够充分的对集成电路进行功能验证。
进一步的,基板上设置有信号发生器,使得基板即便不连接老炼设备也能够提供老炼所需信号进行相应的试验验证。
进一步的,负载阵列为插孔式插针,便于外围器件的快速插装。
进一步的,通过不同类型的封装夹具板对应不同类型的集成电路,不同封装的集成电路通过一个封装夹具板和锁紧式DIP插座转换为统一的DIP标准,便于集成电路老炼方案的验证。
【附图说明】
图1为本发明中的老炼方案功能验证装置原理框图;
图2为本发明中的集成电路功能验证装置结构示意主视图;
图3为本发明中的集成电路功能验证装置结构示意侧视图;
图4为实施例中的集成电路功能验证装置实物图;
图5为实施例中的基板图;其中(a)图为40管脚以内基板图例,(b)图为TSSOP28线封装电路功能验证示意图,(c)图为32管脚以内基板图例;
图6为实施例中的封装夹具板;其中(a)图为SOP封装夹具板,(b)图为FP封装家具板(c)图为SOJ封装夹具板,(d)图为WSOP封装夹具板,(e)图为SOT封装夹具板,(f)图为TSOP封装夹具板,(g)图为封装夹具板底座底视图,(h)图为封装夹具板底座俯视图,(i)图为TO252封装夹具板。
其中:1-转接板;2-基板;3-封装夹具板;4-集成电路;5-负载阵列;6-信号发生器;7-锁紧式DIP插座;8-金手指接口;9-负载块。
【具体实施方式】
下面结合附图对本发明做进一步详细描述:
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制;术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性;此外,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
本发明公开了一种集成电路老炼方案功能验证装置,参见图2和图3,该装置包括转接板1、基板2、封装夹具板3、集成电路4、负载阵列5、信号发生器6、锁紧式DIP插座7和金手指接口8。
基板2通过接插件插入在转接板1上,转接板1上设置有金手指接口8,金手指接口8用于和老炼设备连接,不同型号的老炼设备配置有对应的转接板1,转接板1通过金手指接口8提取老炼设备上的各种老炼信号,转接板1上采用标准化布线布局。
基板2的主要功能是对集成电路4外围器件的快速安装,使得能模拟电路的正常工作状态;基板2的主要构成为负载阵列5、信号发生器6和锁紧式DIP插座7,负载阵列5中的负载块9通过插孔直接搭接电阻、电容等外围器件或者通过引线和其它负载块9进行互联。所述负载阵列5由N路负载块9组成,N为≥1的自然数,负载块9为插孔式插针,负载块9用于插接集成电路4的外围器件,其中每一路负载块9的一端对应连接集成电路4的一个管脚,另一端直接连接到VCC、GND或CP老炼信号,使得负载阵列满足集成电路外围器件所施加的老炼条件,方便器件的插装,负载阵列5和锁紧式DIP插座7在基板2上直接电连接,每一路的负载块9对应连接锁紧式DIP插座7上的一个引脚。因此一路的负载块9一端连接至锁紧式DIP插座7上的一个引脚,另一端连接老炼信号。锁紧式DIP插座7用于连接不同封装的集成电路4封装夹具板3,来满足不同封装的集成电路4功能验证,锁紧式DIP插座7和集成电路4的管脚一一对应,不同封装的集成电路4对应有不同的电路封装夹具板3,电路封装夹具板3插入在锁紧式DIP插座7中,使得集成电路4和基板2连接,锁紧式DIP插座7上设置有多个引脚,一个引脚连接一路的负载块9。
基板2上信号发生器6主要功能是模拟集成电路4所需要的信号,包括电源信号、老炼频率信号、模拟信号等。老炼信号可通过转接板1从老炼设备上获取,也可通过基板2上的信号发生器6获取,通过跳线进行信号获取方式,信号发生器6和负载阵列5通过跳线连接,当发射信号时,通过负载阵列5中的一个个负载块9将信号传递至不同的外围器件,进行老炼试验。
集成电路4封装夹具板3,插入在锁紧式DIP插座7中,为了适应不同封装的电路,设计不同封装的电路夹具板,将各种封装电路(SOIC、TSSOP、SSOP、MOSP、WSOP、SOT23、TO-252,PLCC等)管脚转接到基板2中的锁紧式DIP插座7上,配合基板2使用,可根据需要对集成电路4的每种封装形式设计一种管脚最多的夹具板,兼容管脚少的同封装集成电路4,配合基板2使用。
参见图1,本发明的工作原理为:集成电路4通过集成电路4对应的封装夹具板3和基板2相连,集成电路4的每个管脚接入基板上的负载阵列5,负载阵列5一端对应连接集成电路4各管脚,另一端通过连接不同的插孔可对应连接到VCC、GND或CP老炼信号,负载阵列5为插孔式插针,可以匹配不同的电阻、电容和电感;基板2的所有老炼信号可以通过转接板1从老炼设备上获得,或者通过跳线从基板2的信号发生器6上获得,基板2上各管脚对应连接负载插孔阵列,直接插装外围元件,并可快速调整大小,免去了来回焊接的缺陷,能有效模拟电路不同工作状态,从而实现对集成电路4的功能验证。本发明解决新品集成电路4老炼方案快速验证问题,加快了集成电路4老炼板的开发速度。
实施例
根据本发明的内容,设计一款32管脚以内通用集成电路4老炼方案功能验证装置,其转接板1按市场上常用的集成电路4高温动态老炼系统进行标准化设计,其尺寸为610mm*280mm,可以将老炼所需的所有信号提供到基板2上,以便模拟电路在实际老炼设备上的老炼工作状态,基板2设计32路外围阻抗阵列插孔和锁紧DIP插座,用于快速安装外围元件和封装夹具板3,封装夹具板3设计有SOIC、TSSOP、SSOP、MOSP、WSOP、SOT23等,让大部分的集成电路4在无专用板的情况下提前得到功能验证。经投入使用,本发明有效的节省了成本,缩短了老炼板研发周期,并提高了老炼板的可靠性,如附图4、图5和图6所示。其中图4为集成电路功能验证装置的实物图,其中1为转接板,2为基板,3为封装夹具板,4为待验证的集成电路,从图中可以看出转接板1为标准制版,通过左边金手指接口8将设备上的老炼信号转接到基板2上,使用时将该装置放入老炼设备中,就可以通过设备进行操作验证;其中图5为基板2的实物图,基板尺寸大小可根据负载块9的数量确定,最大不能超过转接板尺寸,本实施例中基板上共有32路插孔阵列,分别对应DIP插座的32路管脚,在每一路插孔阵列上插有不同电阻,用来模拟电路工作状态;其中图6为封装夹具板3的实物图,从图中可以看出针对不同封装电路制作不同封装管脚最多的夹具板,夹具板制作一次,可以反复使用,兼容相同封装管脚少的集成电路,本发明中未提及的封装电路都可根据本发明中的方法进行补充制作和完善。
该装置可以在老炼设备上使用,模拟电路实际老炼工作状态,确保了电路老炼效果,同时缩短了集成电路老炼板开发周期,也使得集成电路的动态验证更加充分有效。从而达到更好、更快、更高效的制作高温老炼板的目的。该装置能快速有效模拟集成电路正常工作状态,可任意调整集成电路工作状态,达到老炼要求的满功率、满负载、最高工作电压、最大工作电流等。模拟集成电路工作状态的外围器件均为直接插装,可快速调整大小,直到适合电路工作的状态,免去了来回焊接的缺陷。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种集成电路老炼方案功能验证装置,其特征在于,包括转接板(1),转接板(1)上接插有基板(2),转接板(1)连接至老炼设备;基板(2)上设置有锁紧式DIP插座(7)和负载阵列(5);所述锁紧式DIP插座(7)上插入有封装夹具板(3),封装夹具板(3)中夹装有集成电路(4),所述负载阵列(5)上连接有集成电路(4)的外围器件;负载阵列(5)和锁紧式DIP插座(7)对应连接。
2.根据权利要求1所述的一种集成电路老炼方案功能验证装置,其特征在于,转接板(1)通过金手指接口(8)和老炼设备连接。
3.根据权利要求1所述的一种集成电路老炼方案功能验证装置,其特征在于,所述外围器件包括电阻、电容、电感、晶体管和发光二极管。
4.根据权利要求1所述的一种集成电路老炼方案功能验证装置,其特征在于,基板(2)上设置信号发生器(6),信号发生器(6)和负载阵列(5)通过跳线连接。
5.根据权利要求1所述的一种集成电路老炼方案功能验证装置,其特征在于,负载阵列(5)由N路负载块(9)组成,一路负载块(9)的一端和集成电路(4)的一个管脚连接,另一端连接至老炼信号。
6.根据权利要求5所述的一种集成电路老炼方案功能验证装置,其特征在于,所述负载块(9)为插孔式插针,负载块(9)上插接有集成电路(4)的外围器件。
7.根据权利要求1-6任意一项所述的集成电路老炼方案功能验证装置,其特征在于,所述集成电路(4)包括SOIC、TSSOP、SSOP、MOSP、WSOP、SOT23、TO-252和PLCC,每一种封装的集成电路(4)对应一个封装夹具板(3)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010366573.1A CN111722079B (zh) | 2020-04-30 | 2020-04-30 | 一种集成电路老炼方案功能验证装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010366573.1A CN111722079B (zh) | 2020-04-30 | 2020-04-30 | 一种集成电路老炼方案功能验证装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111722079A true CN111722079A (zh) | 2020-09-29 |
CN111722079B CN111722079B (zh) | 2023-02-24 |
Family
ID=72563673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010366573.1A Active CN111722079B (zh) | 2020-04-30 | 2020-04-30 | 一种集成电路老炼方案功能验证装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111722079B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112630571A (zh) * | 2020-12-24 | 2021-04-09 | 贵州航天计量测试技术研究所 | 一种用于功率驱动模块的动态老炼试验装置及其测试方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101109784A (zh) * | 2007-08-24 | 2008-01-23 | 北京中星微电子有限公司 | 集成电路高温动态老化测试方法及测试装置 |
CN101398861A (zh) * | 2007-09-28 | 2009-04-01 | 英业达股份有限公司 | 电子元件焊接区域布局检测方法 |
CN103713265A (zh) * | 2013-12-26 | 2014-04-09 | 北京航天测控技术有限公司 | 一种老炼检测系统 |
CN205670184U (zh) * | 2016-06-02 | 2016-11-02 | 中芯国际集成电路制造(天津)有限公司 | 转接板及老化测试板 |
CN206649124U (zh) * | 2017-04-21 | 2017-11-17 | 信丰明新电子科技有限公司 | 一种性能稳定的集成电路芯片测试装置 |
CN208953665U (zh) * | 2018-09-26 | 2019-06-07 | 湖北航天技术研究院计量测试技术研究所 | J750ex-hd集成电路测试系统通用适配器 |
CN110058146A (zh) * | 2019-05-22 | 2019-07-26 | 西安太乙电子有限公司 | 一种换模通用老炼试验装置及其操作方法 |
-
2020
- 2020-04-30 CN CN202010366573.1A patent/CN111722079B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101109784A (zh) * | 2007-08-24 | 2008-01-23 | 北京中星微电子有限公司 | 集成电路高温动态老化测试方法及测试装置 |
CN101398861A (zh) * | 2007-09-28 | 2009-04-01 | 英业达股份有限公司 | 电子元件焊接区域布局检测方法 |
CN103713265A (zh) * | 2013-12-26 | 2014-04-09 | 北京航天测控技术有限公司 | 一种老炼检测系统 |
CN205670184U (zh) * | 2016-06-02 | 2016-11-02 | 中芯国际集成电路制造(天津)有限公司 | 转接板及老化测试板 |
CN206649124U (zh) * | 2017-04-21 | 2017-11-17 | 信丰明新电子科技有限公司 | 一种性能稳定的集成电路芯片测试装置 |
CN208953665U (zh) * | 2018-09-26 | 2019-06-07 | 湖北航天技术研究院计量测试技术研究所 | J750ex-hd集成电路测试系统通用适配器 |
CN110058146A (zh) * | 2019-05-22 | 2019-07-26 | 西安太乙电子有限公司 | 一种换模通用老炼试验装置及其操作方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112630571A (zh) * | 2020-12-24 | 2021-04-09 | 贵州航天计量测试技术研究所 | 一种用于功率驱动模块的动态老炼试验装置及其测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111722079B (zh) | 2023-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8174277B2 (en) | Compensation for voltage drop in automatic test equipment | |
US6870381B2 (en) | Insulative covering of probe tips | |
CN101231322A (zh) | 集成电路开路/短路的测试连接方法及装置 | |
CN111722079B (zh) | 一种集成电路老炼方案功能验证装置 | |
CA2592901C (en) | Semi-generic in-circuit test fixture | |
US10739382B2 (en) | Testing apparatus having a configurable probe fixture | |
US6300781B1 (en) | Reliable method and apparatus for interfacing between a ball grid array handler and a ball grid array testing system | |
WO2003027694A2 (en) | Method and apparatus for in-circuit testing of sockets | |
TW200643440A (en) | Semiconductor test interface | |
US6784675B2 (en) | Wireless test fixture adapter for printed circuit assembly tester | |
CN102998612A (zh) | 具有多引脚装置触点的接触器 | |
CN216560878U (zh) | 数字集成电路通用测试装置 | |
CN101545946A (zh) | 用于产品可靠性测试板的跳线板 | |
US6507205B1 (en) | Load board with matrix card for interfacing to test device | |
CN212873278U (zh) | 一种vcu功能测试信号转换装置以及转换系统 | |
JP3589835B2 (ja) | 電子回路アセンブリ試験方法及び試験装置及び該試験用アダプタ | |
KR200274849Y1 (ko) | 디바이스를 테스트하기 위한 디유티의 소켓결합구조 | |
JPH06174786A (ja) | バーンインボード | |
CN212808508U (zh) | 芯片测试组件和芯片测试装置 | |
CN220730355U (zh) | 芯片测试板、测试系统 | |
JPH0720193A (ja) | Dutボード | |
CN220752283U (zh) | 一种电源模块测试台 | |
TWI385391B (zh) | 高效率和高準確度之測試治具 | |
CN221326686U (zh) | 一种多支路达林顿晶体管阵列测试电路及装置 | |
CN217718668U (zh) | 一种用于检测指纹识别模组性能的测试治具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |