CN111711164B - 一种延迟过电流保护的电路及设计方法 - Google Patents

Abstract

本发明提供一种延迟过电流保护的电路及设计方法，包括：包括电源管理IC以及接在所述电源管理IC外部的回路；所述回路包括：第一保护电阻R1、第二保护电阻R2、n通道MOS管Q3、充电延时电路和比较电路；所述第一保护电阻R1与所述n通道MOS管Q3的D极分别连接电源管理IC，所述第二保护电阻R2连接n通道MOS管Q3的S极；所述n通道MOS管Q3的G极与比较电路的输出端连接，所述充电延时电路的输入端和比较电路的输入端分别与所述电源管理IC的输出端负极连接；所述第一保护电阻R1、第二保护电阻R2与充电延时电路均接地。本发明针对瞬间增加输出电流会触发过电流保护机制的情况，延迟过电流保护，从而增加电源管理IC使用上的便利性。

Description

一种延迟过电流保护的电路及设计方法

技术领域

本发明属于电源安全技术领域，具体涉及一种延迟过电流保护的电路及设计方法。

背景技术

通常情况下，电源管理IC的过电流保护实现方法是透过IC外部变更阻值来调整过电流保护的大小，电阻越大，过电流保护点也越大，电阻越小，过电流保护点变小；

现有的电源管理IC设定过电流保护的方式如图1所示，采用在外部接一个保护电阻实现电流保护。如图2所示，电源管理IC内部设置一个比较器，比较器的负端的电流源流经保护电阻后，产生一个基准的电压V-；比较器的正端为输出电感上检测的电压V+；若输出电流增加，则电感上的电压峰值则会增加，若增加到超过比较器负端V-的基准电压则会出发保护机制，将电源管理IC关闭并通知系统。

若输出在做动态负载或者需要短时间内瞬间加大输出电流会触发电源管理IC 的过电流保护机制，会造成使用上的不便利。

发明内容

针对现有技术的上述不足，本发明提供一种延迟过电流保护的电路及设计方法，以解决上述技术问题。

第一方面，本发明提供一种延迟过电流保护的电路，包括电源管理IC以及接在所述电源管理IC外部的回路；所述回路包括：第一保护电阻R1、第二保护电阻R2、n通道MOS管Q3、充电延时电路和比较电路；所述第一保护电阻 R1与所述n通道MOS管Q3的D极分别连接电源管理IC，所述第二保护电阻R2 连接n通道MOS管Q3的S极；所述n通道MOS管Q3的G极与比较电路的输出端连接，所述充电延时电路的输入端和比较电路的输入端分别与所述电源管理 IC的输出端负极连接；所述第一保护电阻R1、第二保护电阻R2与充电延时电路均接地。

进一步的，所述比较电路包括：反相器和第一比较器COMP1；所述充电延时电路包括：第二比较器COMP2、第三保护电阻R3和电容C1；所述反相器的输出端和第二比较器COMP2的输出端分别与所述n通道MOS管Q3的G极连接；所述反相器的输入端与第一比较器COMP1的输出端连接；所述第二比较器COMP2的输出端与第三保护电阻R3连接；所述第三保护电阻R3与电容C1连接，所述电容C1接地。

进一步的，所述电源管理IC的输出端负极串联低阻抗电阻R4；所述第一比较器COMP1的输入端与第二比较器COMP2的输入端分别并联在低阻抗电阻R4 两端。

第二方面，本发明提供一种延迟过电流保护的设计方法，包括：

增加n通道MOS管Q3以及与第一保护电阻R1并联的第二保护电阻R2，用于设置正常工作状态时降低过流保护点；

增加低阻抗电阻R4和比较电路，用于设置输出电流过大状态下增加过流保护点；

增加充电延时电路用于以充电的方式延迟过电流保护时间；

通过测试调整充电的饱和点确定延迟过电流保护的触发时间。

进一步的，所述设计方法还包括：

初始化时设置n通道MOS管Q3为导通状态。

进一步的，在所述增加低阻抗电阻R4和比较电路中，所述设计方法还包括：

增加第一比较器COMP1，并设置第一比较器COMP1监测低阻抗电阻R4的电压状态；

增加反相器，并设置反相器的接收第一比较器COMP1的信号并控制n通道 MOS管Q3截止。

进一步的，在所述增加充电延时电路中，所述设计方法还包括：

增加电容C1用于以充电饱和的方式延迟过电流保护触发时间；

增加第二比较器COMP2用于电容C1充电饱和后控制n通道MOS管Q3导通；

增加所述第三保护电阻R3用于增加电路的稳定性。

本发明的有益效果在于，

本发明提供的一种延迟过电流保护的电路及设计方法，针对瞬间增加输出电流会触发过电流保护机制的情况，通过电容C1的充电功能延迟过电流保护的电流设定点，并调整电容C1的容值来延迟过电流保护的触发时间，从而增加电源管理IC使用上的便利性。

此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明现有技术的过电流保护电阻设置的结构示意图；

图2是本发明现有技术的电源管理IC内部结构示意图；

图3是本发明一个实施例的电路结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。

下面将参考附图并结合实施例来详细说明本发明。

实施例1

如图3所示，本实施例提供一种延迟过电流保护的电路，包括电源管理IC 以及接在所述电源管理IC外部的回路；所述回路包括：第一保护电阻R1、第二保护电阻R2、n通道MOS管Q3、低阻抗电阻R、第二比较器COMP2、第三保护电阻R3、电容C1、反相器和第一比较器COMP1；所述第一保护电阻R1与所述n通道MOS管Q3的D极分别连接电源管理IC，所述第二保护电阻R2连接n 通道MOS管Q3的S极；所述电源管理IC的输出端负极串联低阻抗电阻R4；所述第一比较器COMP1的输入端与第二比较器COMP2的输入端分别并联在低阻抗电阻R4两端；所述反相器的输出端和第二比较器COMP2的输出端分别与所述n 通道MOS管Q3的G极连接；所述反相器的输入端与第一比较器COMP1的输出端连接；所述第二比较器COMP2的输出端与第三保护电阻R3连接；所述第三保护电阻R3与电容C1连接，所述第一保护电阻R1、第二保护电阻R2与电容C1均接地。

在正常情况下，n通道MOS管Q3的栅极因反向器的缘故呈现高准位，故MOS 管Q3为导通状态，此时R1与R2并联，故保护电路因并联而阻值变小，故过电流设定点是小的。在输出端负级串联一个低阻抗电阻R4，用来侦测输出电流是否瞬间增大，第一比较器COMP1将低阻抗电阻R4的电压做比较，若两端电压瞬间，则第一比较器COMP1的输出为高准位，使得反向器的栅极为低准位，让n 通道MOS管Q3截止，这时的电路只有第一保护电阻R1导通，此时过电流保护的设定值变成为R1，与并联时的情况相比此时过电流设定点增加，过电流保护点增加，即触发过电流保护的阈值增加，从而延迟过电流保护的触发时间。

具体实现过程如下：所述第二比较器COMP2的输出端接有电容C1，此时第二比较器COMP2的输出端为低准位，则会先对电容C1充电，此电容C1充饱后，第二比较器COMP2的输出端才会呈现高准位，使得n通道MOS管Q3导通，n通道MOS管Q3导通后这时等于R1与R2又呈现并联状态，过电流保护点再次变小。

此电路若瞬间加大输出电流，若在电容C1达到充点饱和状态之前，将吸收一部分电流，使输出电流恢复正常状态，就不会触发过电流保护，整个电源系统可以继续正常工作；若在电容C1达到充点饱和状态时，输出电流没有恢复正常，则会触发过电流保护，电源管理IC会停止工作并通知系统做后续的处理，故我们 可以调整电容C1的容值来调整电容C1达到充点饱和状态的时间，从而延迟过电流保护的触发时间。

故本实施例在延迟过电流保护的触发时间上采取两种方式：

第一种方式是电路设计过程中可以通过实际的测试，调整电容C1的容值来改变电容C1达到充点饱和状态的时间；

第二种方式是在电源管理IC工作过程中，增加触发过电流保护的电流的阈值，达到过保护电流状态的阈值越高，需要的时间就越久，从而延迟过电流保护的触发时间。

实施例2

本实施例提供一种延迟过电流保护的设计方法，所述设计方法的主体可以为一种延迟过电流保护的电路。

具体的，所述的一种延迟过电流保护的设计方法包括：

S1、增加n通道MOS管Q3以及与第一保护电阻R1并联的第二保护电阻R2，设置初始化时n通道MOS管Q3为导通状态，用于设置正常工作状态时降低过流保护点，在后续步骤中增加过流保护点时为了不影响过电流保护机制，使后续的过电流保护点保持原状，需要先降低过流保护点；

S2、增加低阻抗电阻R4、第一比较器COMP1和反相器，设置第一比较器COMP1 用于监测低阻抗电阻R4的电压状态；设置反相器的接收第一比较器COMP1的信号并控制n通道MOS管Q3截止；实现输出电流过大状态下增加过流保护点；

S3、增加电容C1，用于以充电饱和的方式延迟过电流保护触发时间；增加第二比较器COMP2、用于电容C1充电饱和后控制n通道MOS管Q3导通；增加第三保护电阻R3用于保护电路，增加电路的稳定性。

S4、通过测试调整充电的饱和点确定延迟过电流保护的触发时间。

根据设计连接电路后，开始进行测试，设置输出电流瞬间增大，调整电流增大数值和电容C1的容值，并记录过电流保护的触发时间，多次测试得到符合要求的延迟触发时间后，确定对应的容值，从而选择合适的电容作为电容C1。

尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (6)

1.一种延迟过电流保护的电路，其特征在于，包括电源管理IC以及接在所述电源管理IC外部的回路；所述回路包括：第一保护电阻R1、第二保护电阻R2、n通道MOS管 Q3、充电延时电路和比较电路；所述第一保护电阻R1与所述 n通道MOS管Q3的D极分别连接电源管理IC，所述第二保护电阻R2连接 n通道MOS管Q3的S极；所述 n通道MOS管Q3的G极与比较电路的输出端连接，所述充电延时电路的输入端和比较电路的输入端分别与所述电源管理IC的输出端负极连接；所述第一保护电阻R1、第二保护电阻R2与充电延时电路均接地；

所述比较电路包括：反相器和第一比较器COMP1；所述充电延时电路包括：第二比较器COMP2、第三保护电阻R3和电容C1；所述反相器的输出端和第二比较器COMP2的输出端分别与所述n通道MOS管Q3的G极连接；所述反相器的输入端与第一比较器COMP1的输出端连接；所述第二比较器COMP2的输出端与第三保护电阻R3连接；所述第三保护电阻R3与电容C1连接，所述电容C1接地。

2.根据权利要求1所述的一种延迟过电流保护的电路，其特征在于，所述电源管理IC的输出端负极串联低阻抗电阻R4；所述第一比较器COMP1的输入端与第二比较器COMP2的输入端分别并联在低阻抗电阻R4两端。

3.一种基于权利要求1或2所述的延迟过电流保护的电路的延迟过电流保护的设计方法，其特征在于，包括：

增加n通道MOS管Q3以及与第一保护电阻R1并联的第二保护电阻R2，用于设置正常工作状态时降低过流保护点；

增加低阻抗电阻R4和比较电路，用于设置输出电流过大状态下增加过流保护点；

增加充电延时电路用于以充电的方式延迟过电流保护时间；

通过测试调整充电的饱和点确定延迟过电流保护的触发时间。

4.根据权利要求3所述的一种延迟过电流保护的设计方法，其特征在于，所述设计方法还包括：

初始化时设置n通道MOS管Q3为导通状态。

5.根据权利要求3所述的一种延迟过电流保护的设计方法，其特征在于，在所述增加低阻抗电阻R4和比较电路中，所述设计方法还包括：

增加第一比较器COMP1，并设置第一比较器COMP1监测低阻抗电阻R4的电压状态；

增加反相器，并设置反相器的接收第一比较器COMP1的信号并控制n通道MOS管Q3截止。

6.根据权利要求3所述的一种延迟过电流保护的设计方法，其特征在于，在所述增加充电延时电路中，所述设计方法还包括：

增加电容C1用于以充电饱和的方式延迟过电流保护触发时间；

增加第二比较器COMP2用于电容C1充电饱和后控制n通道MOS管Q3导通；

增加所述第三保护电阻R3用于增加电路的稳定性。

Images