CN111710323B - 一种蜂鸣器控制方法及其控制电路 - Google Patents

Abstract

本发明提供一种蜂鸣器控制方法及其控制电路，控制电路包括信号处理模块、驱动模块和全桥驱动电路，信号处理模块用于接收外部逻辑信号并输出驱动信号，控制蜂鸣器工作在高声压声音模式、低声压声音模式或不工作模式，驱动模块接收驱动信号并生成控制信号，控制全桥驱动电路的四个功率管的导通与关断。本发明能够实现一个系统中即能产生高声压，又能产生低声压，且通过外置电阻RD可以调节音量。

Description

一种蜂鸣器控制方法及其控制电路

技术领域

本发明涉及蜂鸣器，特别涉及一种针对压电蜂鸣器的蜂鸣器控制控制方法及其控制电路。

背景技术

蜂鸣器是一种电子讯响器，广泛应用于报警器、电子玩具、定时器、计算机、打印机、小家电等领域，其中蜂鸣器又分为电磁式和压电式，电磁式一般应用在一些小型化的场合，压电式一般使用在体积较大和声压级要求较大的场合，压电蜂鸣器是一种以压电陶瓷作为电声换能器的发声体，压电蜂鸣器主要由多谐振荡器、压电蜂鸣片，共鸣箱，外壳等组成；压电蜂鸣器的核心是压电陶瓷薄片粘贴在金属片上的换能器件，即压电蜂鸣片，压电蜂鸣器由于无射频噪声、功耗低、音量大等特点备受重视并且发展迅速。压电蜂鸣器等效模型为一个电容，根据压电效应，在蜂鸣器两端产生电势差后，压电陶瓷发生形变，变化的电势差造成蜂鸣片振动，从而发出声响。

一般传统的控制压电蜂鸣器的方法有两类，一类是使用控制IC实现驱动，传统方案1如图1所示，该方案直接使用控制芯片IC1输出一个高电平驱动信号经过电阻R1限制电流以后给蜂鸣器充电，产生电势差，电压为上正下负，驱动电压变为低电平以后通过电阻R1和R2的并联回路放电，这种方案的缺点是芯片本身的驱动电压是有限的，不能应用在声压级要求较大的场合。传统方案2如图2所示，使用控制芯片IC2驱动一个开关S1，当开关管S1开通的时候输入电压经过限流电阻R3给蜂鸣器充电，蜂鸣器产生电势差发生形变，当驱动关断的时候蜂鸣器通过电阻R3和R4串联回路放电，这种方案蜂鸣器两端压差和放电电阻取值基本成线性关系，随着R4取值的增加压差下降，压差下降明显，因此声压级也会下降明显，为了减少压差的降低，放电电阻要减小取值，但是取值的大小会影响系统整体的损耗,所以无法得到声压级大小和功耗方面很好的折中。另外一类驱动方法不使用控制芯片，原理示意图如图3所示，该方案的工作频率需要通过外器件匹配，同时需要一个变压器，造成人工成本高，一致性差的缺点，因此已经逐渐被淘汰。

通过分析我们知道目前传统方案工作方式比较单一，只能使用在某些特定场合，蜂鸣器的声压级不可控，对于需要有不同声压级要求的场合，如同时需要较大声压级的报警音和较小声压级的提示音场合，就需要使用两个蜂鸣器配套两个驱动电路来实现，所以总体成本高，方案复杂，协同性差。

发明内容

有鉴于此，本发明要解决的技术问题是提供一种蜂鸣器控制方法及其控制电路，以解决现有蜂鸣器驱动电路难以同时满足较大声压级和较小声压级的要求，能够在同一个压电蜂鸣器上面实现超宽范围声压级的要求。

本发明要解决上述技术问题的技术方案如下：

一种蜂鸣器控制电路，包括信号处理模块、驱动模块和全桥驱动电路，信号处理模块的信号采集端连接所述蜂鸣器控制电路的DS端，DS端用于通过外部电阻连接GND端，信号处理模块的第一输入端连接控制电路的LS端，用于接入外部逻辑信号1，信号处理模块的第二输入端连接控制电路的HS端，用于接入外部逻辑信号2，驱动模块接收信号处理模块输出的信号，并输出四路驱动信号驱动全桥驱动电路，全桥驱动电路包括PMOS管S1、PMOS管S2、NMOS管S3和NMOS管S4，PMOS管S1的源极和PMOS管S2的源极连接所述蜂鸣器控制电路的VIN端，VIN端用于连接输入母线电压，PMOS管S1的漏极连接内置电阻RL1的一端，RL1的另外一端连接所述蜂鸣器控制电路的VA端，同时连接内置电阻RL2的一端，RL2的另一端连接NMOS管S4的漏极，PMOS管S2的漏极和NMOS管S3的漏极连接所述蜂鸣器控制电路的VB端，NMOS管S3的源极和NMOS管S4的源极连接所述蜂鸣器控制电路的GND端，PMOS管S1的栅极、PMOS管S2的栅极、NMOS管S3的栅极和NMOS管S4的栅极分别连接四路驱动信号，所述蜂鸣器控制电路的VA端和VB端用于连接外部蜂鸣器负载电路。

作为信号处理模块的一种实施方式，信号处理模块包括三角波发生模块1、占空比产生模块1和逻辑处理模块1，三角波发生模块1的一输入端作为信号处理模块1的信号采集端，三角波发生模块1的另一输入端和逻辑处理模块1的一输入端作为信号处理模块1的第一输入端，逻辑处理模块1的另一输入端连接控制电路的LS端作为信号处理模块1的第二输入端，三角波发生模块1的输出端连接占空比产生模块1的输入端，占空比产生模块1的输出端连接逻辑处理模块1的输入端，逻辑处理模块1的输出端作为信号处理模块1的输出端。

优选的，三角波发生模块1由电流源1、电流源2、压控电流源1、NMOS管Q1、NMOS管Q2、NMOS管Q3，二极管D1、电容C1、电阻R1、电阻R2构成，电流源1的供电端连接电压信号VDD，电流源1的输出端和压控电流源1的输入端连接信号处理模块的信号采集端，采集蜂鸣器控制电路的DS端电压，压控电流源1的供电端连接电压信号VDD，压控电流源1的电压参考端连接参考地GND，压控电流源1的输出端连接NMOS管Q3的漏极和二极管D1的阳极，NMOS管Q3的栅极连接信号处理模块的第一输入端，外部逻辑信号2控制NMOS管Q3的开通与关断，NMOS管Q3的源极接地；电流源2的供电端连接电压信号VDD，电流源2的输出端连接二极管D1的阴极、电容C1的正端和NMOS管Q2的漏极，电容C1的负端、NMOS管Q2的源极连接参考地GND，NMOS管Q2的栅极连接NMOS管Q1的漏极和电阻R1的一端，电阻R1的另一端连接电压信号VDD，NMOS管Q1的源极连接参考地GND，NMOS管Q1的栅极接电阻R2的一端；

占空比产生模块1由比较器1、振荡器1和锁存器SR1构成，比较器1的正输入端连接电流源2的输出端，比较器1的负输入端连接内部基准电压VREF1，比较器1的输出端连接锁存器SR1的复位端R，锁存器SR1的置位端S连接振荡器1，锁存器SR1的输出端Q连接电阻R2的另一端；

逻辑处理模块1由反相器1、与门1、与门2A、与门2B、或门1构成，与门1的一输入端和反相器1的输入端连接锁存器SR1的输出端Q，反相器1的输出端连接与门2A的一输入端，或门1的两个输入端分别连接信号处理模块的第一输入端和第二输入端，或门1的输出端连接与门1的另一输入端和与门2A的另一输入端，与门2A的输出端连接与门2B的一个输入端，与门2B的另外一个输入端连接信号处理模块的第二输入端，与门1的输出端作为信号处理模块的第一输出端，与门2B的输出端作为信号处理模块的第二输出端，与门2A的输出端作为信号处理模块的第三输出端。

作为信号处理模块的另一种具体实施方式，包括三角波发生模块2、三角波发生模块3、占空比产生模块2、占空比产生模块3和逻辑处理模块2；

三角波发生模块2由电流源3、电流源4、压控电流源2、NMOS管Q4、NMOS管Q5、NMOS管Q6、二极管D2、电容C2、电阻R3、电阻R4构成，电流源3的供电端连接电压信号VDD，电流源3的输出端和压控电流源2的输入端连接信号处理模块的信号采集端，采集蜂鸣器控制电路的DS端电压，压控电流源2的供电端连接电压信号VDD，压控电流源2的电压参考端连接参考地GND，压控电流源2的输出端连接NMOS管Q6的漏极和二极管D2的阳极，NMOS管Q6的栅极连接信号处理模块的第一输入端，外部逻辑信号2控制NMOS管Q6的开通与关断，NMOS管Q6的源极接地，电流源4的供电端连接电压信号VDD，电流源4的输出端连接二极管D2的阴极、电容C2的正端和NMOS管Q5的漏极，电容C2的负端、NMOS管Q5的源极连接参考地GND，NMOS管Q5的栅极连接NMOS管Q4的漏极和电阻R3的一端，电阻R3的另一端连接电压信号VDD，NMOS管Q4的源极连接参考地GND，NMOS管Q4的栅极连接电阻R4的一端；

三角波发生模块3由电流源5、压控电流源3、NMOS管Q7、NMOS管Q8、电容C3、电阻R4、电阻R5构成，压控电流源3的输入端连接信号处理模块的信号采集端，压控电流源3的供电端连接电压信号VDD，压控电流源3的电压参考地连接参考地GND，电流源5的供电端连接电压信号VDD，压控电流源3的输出端和电流源5的输出端连接电容C3的正端和NMOS管Q8的漏极，NMOS管Q8的栅极连接NMOS管Q7的漏极和电阻R5的一端，电阻R5另一端连接电压信号VDD，NMOS管Q7的栅极连接电阻R6的一端，NMOS管Q7的源极、NMOS管Q8的源极和电容C3的负端连接参考地GND；

占空比产生模块2由比较器2、振荡器2和锁存器SR2构成，比较器2的正输入端连接电流源4的输出端，比较器2的负输入端连接内部基准电压VREF2，比较器2的输出端连接锁存器SR2的复位端R，锁存器SR2的置位端S连接振荡器2，锁存器SR2的输出端Q连接电阻R4的另一端；

占空比产生模块3由比较器3、反相器3和锁存器SR3构成，反相器3的输入端连接锁存器SR2的输出端Q，比较器3的正输入端连接电流源5的输出端，比较器3的负输入端连接内部基准电压VREF3，比较器3的输出端连接锁存器SR3的复位端R，锁存器SR3的置位端S连接反相器3的输出端，锁存器SR3的输出端Q连接电阻R6的另一端；

逻辑处理模块2由反相器2、反相器4、与门3、与门4、与门5A、与门5B、与门6、或门2和或门3构成，与门6的第一输入端和或门2的另一输入端连接信号处理模块的第一输入端，反相器4的输入端、与门5A的一输入端和或门2的一输入端连接信号处理模块的第二输入端，反相器2的输入端和与门3的一输入端连接锁存器SR2的输出端Q，与门6的第二输入端连接锁存器SR3的输出端Q，反相器4的输出端连接与门6的第三输入端，与门6的输出端连接或门3的一输入端，反相器2的输出端连接与门4的一输入端，或门2的输出端连接与门3的另一输入端和与门4的另一输入端，与门4的输出端连接与门5A的另一输入端，与门5A的输出端连接或门3的另一输入端，与门5B的一个输入端连接信号处理模块的第二输入端，与门5B的另一个输入端连接或门3的输出端，与门3的输出端作为信号处理模块的第一输出端，与门5B的输出端作为信号处理模块的第二输出端，或门3的输出端作为信号处理模块的第三输出端。

本发明上述蜂鸣器控制电路的应用电路的技术方案如下：

一种蜂鸣器控制电路的应用电路，包括蜂鸣器控制电路、电阻RD和蜂鸣器负载，蜂鸣器控制电路包括信号处理模块、驱动模块和全桥驱动电路，电阻RD的一端连接蜂鸣器控制电路的DS端，电阻RD的另一端连接和蜂鸣器控制电路的GND端连接参考地，通过蜂鸣器控制电路的DS端采集电阻RD两端的电压，驱动模块接收信号处理模块输出的信号，并输出四路驱动信号驱动全桥驱动电路，全桥驱动电路的第一输出端和第二输出端并联在蜂鸣器的两端，控制蜂鸣器负载的声压。

对应地，本发明还提供上述蜂鸣器控制电路的应用电路的控制方法，技术方案如下：

当HS端接高电平信号，LS端接高电平信号或低电平信号，信号处理模块输出三路占空比均为50％的信号，其中GT02和GT04是时序完全相同的，GT13和GT02成互补关系，驱动模块接收三路驱动信号并产生四路驱动信号GT1、GT2、GT3和GT4驱动全桥驱动电路，蜂鸣器工作在高声压声音模式；当HS端接低电平信号，LS端接高电平信号，信号处理模块输出一路占空比小于50％的信号GT13、一路占空比大于50％的互补信号GT04，GT02输出的信号为零，驱动模块接收三路驱动信号并产生四路驱动信号GT1、GT2、GT3和GT4驱动全桥驱动电路，蜂鸣器工作在低声压声音模式；当HS端接低电平信号，LS端接低电平信号，蜂鸣器不工作。

优选的，当蜂鸣器工作在高声压声音模式时，GT1和GT3是一组时序一致的占空比为50％的驱动信号，GT2和GT4是一组时序一致的占空比为50％的驱动信号，两组驱动信号互补；当蜂鸣器工作在低声压声音模式时，GT1和GT3是一组时序一致的占空比小于50％的驱动信号，GT2是持续为零的信号，GT4是一组占空比大于50％的驱动信号，与驱动信号GT1和GT3互补。

作为上述控制方法的等同替换，当HS端接高电平信号，LS端接高电平信号或低电平信号，信号处理模块输出三路占空比均为50％的互补信号，驱动模块接收三路互补信号并产生四路驱动信号GT1、GT2、GT3和GT4驱动全桥驱动电路，蜂鸣器工作在高声压声音模式；当HS端接低电平信号，LS端接高电平信号，信号处理模块输出两路占空比小于50％非互补信号GT13和GT04，GT02为持续的零电平，驱动模块接收三路驱动信号并产生四路驱动信号GT1、GT2、GT3和GT4驱动全桥驱动电路，蜂鸣器工作在低声压声音模式；当HS端接低电平信号，LS端接低电平信号，蜂鸣器不工作。

当蜂鸣器工作在高声压声音模式时，GT1和GT3是一组时序一致的占空比为50％的驱动信号，GT2和GT4是一组时序一致的占空比为50％的驱动信号，两组驱动信号互补；当蜂鸣器工作在低声压声音模式时，GT1和GT3是一组时序一致的占空比小于50％的驱动信号，GT2是持续为零的信号，GT4是占空比小于50％的驱动信号，GT1与GT3和GT4驱动信号非互补，占空比相等。

本发明的工作原理将在具体实施方式进行详细分析，本发明对比现有技术具有如下有益效果：

1、通过设定高声压模式驱动策略和低声压模式驱动策略，能够让蜂鸣器实现一个系统中既产生高声压又可以产生低声压。

2、通过内置电阻RL1和RL2使系统外围不需要加限流电阻，简化外围。

3、通过DS端外置电阻调节驱动信号脉冲宽度可以让蜂鸣器产生可调节的音量。

4、通过低声压模式下GT2持续为低电平，可以使降声压的效果更加明显，使声压调节范围更宽。

5、通过功能集成和复用的技术，同一个蜂鸣器中实现两种功能，外围电路简单，大大降低方案应用成本。

6、因为使用集成电路设计，相比分立器件电路，可靠性和一致性得到提高。

附图说明

图1为传统方案1的原理图；

图2为传统方案2的原理图；

图3为传统方案3的原理图；

图4为本发明蜂鸣器控制电路的应用原理图；

图5为本发明第一实施例信号处理模块的原理框图；

图6为本发明第一实施例信号处理模块的原理图；

图7为本发明高声压声音模式互补驱动波形示意图；

图8为本发明第一实施例低声压声音模式互补驱动波形示意图；

图9为本发明第二实施例信号处理模块的原理图；

图10为本发明第二实施例低声压声音模式非互补驱动波形示意图。

具体实施方式

图4为本发明蜂鸣器控制电路的应用原理图，如图所示，一种蜂鸣器控制电路的应用电路，包括信号处理模块、驱动模块、带内置电阻RL1和RL2的全桥驱动电路、电阻RD、蜂鸣器，其连接关系为信号处理模块的信号采集端连接所述蜂鸣器控制电路的DS端，DS端通过电阻RD连接GND端，信号处理模块的第一输入端连接控制电路的LS端，用于接入外部逻辑信号1，信号处理模块的第二输入端连接控制电路的HS端，用于接入外部逻辑信号2，信号处理模块输出三路信号GT13、GT02和GT04，驱动模块通过接收信号GT13、GT02、GT04并输出四路控制信号GT1、GT2、GT3和GT4控制全桥驱动电路，全桥驱动电路包括PMOS管S1、PMOS管S2、NMOS管S3、NMOS管S4、内置电阻RL1和内置电阻RL2，PMOS管S1的栅极、PMOS管S2的栅极、NMOS管S3的栅极和NMOS管S4的栅极分别连接控制信号GT1、GT2、GT3和GT4，PMOS管S1、S2的控制信号GT1、GT2参考点为VIN端，PMOS管S3、S4的控制信号GT3、GT4参考点为GND端，PMOS管S1的源极和PMOS管S2的源极连接所述蜂鸣器控制电路的VIN端，VIN端用于连接输入母线电压，PMOS管S1的漏极通过内置电阻RL1和内置电阻RL2连接NMOS管S4的漏极，内置电阻RL1和内置电阻RL2的连接点连接所述蜂鸣器控制电路的VA端，PMOS管S2的漏极和NMOS管S3的漏极连接所述蜂鸣器控制电路的VB端，NMOS管S3的源极和NMOS管S4的源极连接所述蜂鸣器控制电路的GND端，所述蜂鸣器控制电路的VA端和VB端分别连接蜂鸣器的两端。

下面结合实施例及其附图对本发明进行详细说明，以帮助本领域的技术人员更好的理解本发明的发明构思，但本发明权利要求的保护范围不限于下述实施例，对本领域的技术人员来说，在不脱离本发明之发明构思的前提下，没有做出创造性劳动所获得的所有其他实施例，都属于本发明的保护范围，在介绍实施例的时候仅详细描述本发明的关键模块，也就是信号处理模块的原理，其余驱动模块是常规已知技术模块，不进行描述。

第一实施例

图5为本实施例信号处理模块的原理框图，信号处理模块包括三角波发生模块1、占空比产生模块1和逻辑处理模块1，恒定电压源VDD为各模块提供偏置电压，所述三角波发生模块1的一输入端连接DS端，采集电阻RD两端的电压，所述三角波发生模块1的另一输入端和所述逻辑处理模块1的一输入端连接HS端，所述逻辑处理模块1的另一输入端连接LS端，所述三角波发生模块1的输出端连接所述占空比产生模块1的输入端，所述占空比产生模块1的输出端连接所述三角波发生模块1的反向控制端和所述逻辑处理模块1的输入端，所述逻辑处理模块1的输出端输出三路驱动信号GT13、GT02和GT04。

图6为本实施例信号处理模块的原理图，如图所示，三角波发生模块1由电流源1、电流源2、压控电流源1、NMOS管Q1、NMOS管Q2、NMOS管Q3，二极管D1、电容C1、电阻R1、电阻R2构成，占空比产生模块1由比较器1、振荡器1和锁存器SR1构成，逻辑处理模块1由反相器1、与门1、与门2A、与门2B、或门1构成，电流源1的供电端连接恒定电压源VDD，电流源1的输出端连接DS端，电流流过电阻RD，压控电流源1的供电端连接恒定电压源VDD，压控电流源1的输入端连接DS端，采集电阻RD两端的电压，压控电流源1的电压参考端连接参考地GND，压控电流源1的输出端连接NMOS管Q3的漏极和二极管D1的阳极，NMOS管Q3的栅极连接HS端输入外部逻辑信号2，控制NMOS管Q3的开通与关断，NMOS管Q3的源极接地；电流源2的输入端连接恒定电压源VDD，电流源2的输出端连接电容C1的正端为电容C1充电，其连接点同时与二极管D1的阴极和NMOS管Q2的漏极连接，作为三角波发生模块1的输出端，电容C1的负端、NMOS管Q2的源极连接参考地GND，NMOS管Q2的栅极连接NMOS管Q1的漏极和电阻R1的一端，电阻R1的另一端连接恒定电压源VDD，NMOS管Q1的源极连接参考地GND，NMOS管Q1的栅极接电阻R2的一端，电阻R2的另一端作为三角波发生模块1的反向控制端；比较器1的正输入端连接三角波发生模块1的输出端，比较器1的负输入端连接内部基准电压VREF1，比较器1的输出端连接锁存器SR1的复位端R，锁存器SR1的置位端S连接振荡器1，锁存器SR1的输出端Q分别连接三角波发生模块1的反向控制端、与门1的一输入端和反相器1的输入端，反相器1的输出端连接与门2A的一输入端，或门1的两个输入端分别连接HS端和LS端，或门1的输出端连接与门1的另一输入端和与门2A的另一输入端，与门2A的输出端输出驱动信号GT04，同时连接与门2B的一个输入端，与门2B的另外一个输入端连接HS端，与门1的输出端输出驱动信号GT13，与门2B的输出端输出驱动信号GT02。

具体原理为：当输入母线电压建立，VIN端达到工作电压后，该应用电路的工作情况分为四种：

1、当外部逻辑信号1为低电平，外部逻辑信号2为高电平(LS端接低电平、HS端接高电平)：电流源1输出一个恒定的电流到电阻RD上，在电阻RD上产生一个电压VDS，压控电流源1产生一个和电压VDS成正比例的电流IVin，因为HS端为高电平，NMOS管Q3开通，电流IVin不会流经二极管D1，电流源2提供一个恒定的电流给电容C1充电，形成电压VC1，当电压VC1低于基准电压VREF1时，比较器1输出低电平，锁存器SR1在振荡器1出现上升沿的时候输出端Q就打出高电平，反向控制NMOS管Q1开通，拉低NMOS管Q2的栅极电位，NMOS管Q2关断，电流源2持续给电容C1充电；当电压VC1达到基准电压VREF1后，比较器1输出高电平，锁存器SR1复位输出低电平，此时NMOS管Q1关断，NMOS管Q2的栅极电位拉高并开通，电容C1通过NMOS管Q2释放电能，锁存器SR1维持输出低电平信号，通过设定电流源2和电容C1以及基准电压VREF1，使锁存器SR1输出的信号GT0A为一个占空比为50％的方波信号，此状态下LS端接低电平、HS端接高电平，所以或门1输出高电平，与门1输出和GT0A一致的50％占空比的方波信号GT13，与门2A由于反相器1反相，输出一个和GT13互补的50％占空比的方波信号GT04，因为HS为高电平，所以GT02和GT04是一样的信号，驱动模块接收到驱动信号GT13、GT02、GT04后通过内部的放大和转换，产生4个控制信号GT1、GT2、GT3、GT4，其中GT1和GT2是经过电平移位的控制信号，GT1和GT3是一组时序一致的占空比为50％的控制信号，GT2和GT4是一组时序一致的占空比为50％的控制信号，这两组控制信号成互补关系，当控制信号GT1为负电压，控制信号GT3为正电平的时候，PMOS管S1和NMOS管S3开通，输入母线电压经过VIN端、PMOS管S1、内置电阻RL1、蜂鸣器、NMOS管S3到参考地GND然后回到VIN端形成电流回路，蜂鸣器两端电压为上正下负，最终蜂鸣器两端电压会充到接近输入母线电压，当50％的占空比结束后，GT1和GT3变为零电平，经过一定死区时间，GT2变为负电平，GT4变为高电平，此时PMOS管S2和NMOS管S4开通，输入母线电压经过VIN端、PMOS管S2、蜂鸣器、内置电阻RL2、NMOS管S4到参考地然后回到VIN端形成电流回路，蜂鸣器两端电压为下正上负，最终蜂鸣器两端电压会充到接近输入母线电压，当50％的占空比结束后，GT2和GT4变为零电平，经过一定死区时间，GT1又变为负电平，GT3又变为正电平，如此循环往复工作，系统进入高声压声音模式。在这种情况下蜂鸣器两端的压差是最大的，可以达到2倍的输入母线电压，因此声压级非常高，输出音量非常大；控制信号GT1、GT2、GT3、GT4的驱动波形如图7所示。

2、外部逻辑信号1为高电平，外部逻辑信号2也为高电平(LS端接高电平、HS端接高电平)，系统还是进入高声压声音模式，HS端具有最高优先级，工作原理同情况1。

3、外部逻辑信号1为高电平，外部逻辑信号2为低电平(LS端接高电平、HS端接低电平)：电流源1输出一个恒定的电流到电阻RD上，在电阻RD上产生一个电压VDS，压控电流源1产生一个和电压VDS成正比例的电流IVin，因为HS端为低电平，NMOS管Q3关断，电流IVin流经二极管D1，与电流源2共同为给电容C1充电，形成电压VC1，当电压VC1低于基准电压VREF1时，比较器1输出低电平，锁存器SR1在振荡器1出现上升沿的时候输出端Q就打出高电平，反向控制NMOS管Q1开通，拉低NMOS管Q2的栅极电位，NMOS管Q2关断，电流源2持续给电容C1充电；当电压VC1达到基准电压后，比较器1输出高电平，锁存器SR1复位输出低电平，此时NMOS管Q1关断，NMOS管Q2的栅极电位拉高并开通，电容C1通过NMOS管Q2释放电能，锁存器SR1维持输出低电平信号，通过设定不同阻值的电阻RD，调节低声压声音模式下的驱动信号脉冲宽度，使电容C1获得不同大小的充电电流，使得锁存器SR1输出的信号GT0A为一个占空比远小于50％的方波信号，此状态下LS端接高电平、HS端接低电平，与门1输出和GT0A一致的占空比远小于50％的驱动信号GT13，与门2A由于反相器1反相，因此输出一个和GT13互补的占空比远大于50％的驱动信号GT04，因为HS端接低电平，所以GT02输出零电平，驱动模块接收到控制信号GT13、GT02、GT04后通过内部的放大和电平移位，产生4个控制信号GT1、GT2、GT3、GT4，其中GT1和GT2是经过电平移位的控制信号，GT1和GT3是时序完全一样的一组占空比远小于50％的控制信号，GT2为持续零电平，GT4是占空比远大于50％的控制信号，它和控制信号GT1、GT3成互补关系，当控制信号GT1为负电平，控制信号GT3为正电平的时候，PMOS管S1和NMOS管S3开通，输入母线电压经过VIN端、PMOS管S1、内置电阻RL1、蜂鸣器、NMOS管S3到参考地GND然后回到VIN端形成电流回路，假设蜂鸣器电压上正下负，控制信号GT1和GT3的占空比结束后，GT1和GT3变为零电平，经过一定死区时间，控制信号GT2同样持续为零电平，GT4变为正电平，此时NMOS管S4开通，蜂鸣器VA端电压通过内置电阻RL2、NMOS管S4、NMOS管S3的体二极管到蜂鸣器VB端形成电流回路，蜂鸣器此时正向放电，控制信号GT4的占空比结束后，控制信号GT4变为零电平，经过一定死区时间，GT1又变为负电平，GT3又变为正电平，如此循环往复工作，系统进入低声压声音模式。此时由于两组驱动信号占空比不对称，因此蜂鸣器两端的压差会随着占空比不对称性的增加而减小，因此蜂鸣器的音量就会减小；控制信号GT1、GT2、GT3、GT4的驱动波形如图8所示。

4、外部逻辑信号1和外部逻辑信号2均为低电平(LS端接低电平、HS端接低电平)，此时或门1输出低电平，因此驱动信号GT13和GT02、GT04均为低电平，全桥驱动电路不工作，蜂鸣器不发出声响。

图6所示的信号处理模块的原理图仅是图5信号处理模块所示原理框图的一种具体实施方式，但本发明权利要求的保护范围不限于上述具体实施方式。

表1第一实施例单向互补控制方式和双向互补控制方式谐波分量对比数据

占空比	单向互补谐波分量大小	双向互补谐波分量大小
			50％/50％	26.3V	53.2V
40％/60％	24.9V	51.2V
			30％/70％	21.1V	42.9V
20％/80％	15.2V	31.2V
			10％/90％	7.9V	16.2V
1％/99％	0.854V	2V

表1为本专利单向互补方式和202010304221.3《一种蜂鸣器控制器、应用电路及控制方法》的双向互补控制方式对比谐波分量数值，可以看到，本专利方案谐波分量减小，声压调节效果更好，能够降低更多的声压，使声压调节范围拓宽。

实施例二

图9为本实施例信号处理模块的原理图；信号处理模块包括三角波发生模块2、三角波发生模块3、占空比产生模块2、占空比产生模块3和逻辑处理模块2；三角波发生模块2由电流源3、电流源4、压控电流源2、NMOS管Q4、NMOS管Q5、NMOS管Q6、二极管D2、电容C2、电阻R3、电阻R4构成，三角波发生模块3由电流源5、压控电流源3、NMOS管Q7、NMOS管Q8、电容C3、电阻R4、电阻R5构成，占空比产生模块2由比较器2、振荡器2和锁存器SR2构成，占空比产生模块3由比较器3、反相器3和锁存器SR3构成，逻辑处理模块2由反相器2、反相器4、与门3、与门4、与门5A、与门5B、与门6、或门2和或门3构成；

电流源3的供电端连接恒定电压源VDD，电流源3的输出端连接DS端，电流流过电阻RD，压控电流源2的供电端连接恒定电压源VDD，压控电流源2的输入端连接DS端，采集电阻RD两端的电压，压控电流源2的电压参考端连接参考地GND，压控电流源2的输出端连接NMOS管Q6的漏极和二极管D2的阳极，NMOS管Q6的栅极连接HS端输入外部逻辑信号2，控制NMOS管Q6的开通与关断，NMOS管Q6的源极接地；电流源4的输入端连接恒定电压源VDD，电流源4的输出端连接电容C2的正端为电容C2充电，其连接点同时与二极管D2的阴极和NMOS管Q5的漏极连接，作为三角波发生模块2的输出端，电容C2的负端、NMOS管Q5的源极接地，NMOS管Q5的栅极连接NMOS管Q4的漏极和电阻R3的一端，电阻R3的另一端连接恒定电压源VDD，NMOS管Q4的源极连接参考地GND，NMOS管Q4的栅极接电阻R4的一端，电阻R4的另一端作为三角波发生模块2的反向控制端；

压控电流源3的供电端和电流源5的输入端连接恒定电压源，压控电流源3的输入端连接DS端，采集电阻RD两端的电压，压控电流源3的输出端和电流源5的输出端连接电容C3的正端为电容C3充电，其连接点与NMOS管Q8的漏极连接，作为三角波发生模块3的输出端，NMOS管Q8的栅极连接NMOS管Q7的漏极和电阻R5的一端，电阻R5另一端连接恒定电压源VDD，NMOS管Q7的栅极连接电阻R6的一端，电阻R6的另一端作为三角波发生模块3的反向控制端，压控电流源3的电压参考地、NMOS管Q7的源极、NMOS管Q8的源极和电容C3的负端连接参考地GND；

比较器2的正输入端连接三角波发生模块2的输出端，比较器2的负输入端连接内部基准电压VREF2，比较器2的输出端连接锁存器SR2的复位端R，锁存器SR2的置位端S连接振荡器2，锁存器SR2的输出端Q连接三角波发生模块2的反向控制端和反相器3的输入端；

比较器3的正输入端连接三角波发生模块3的输出端，比较器3的负输入端连接内部基准电压VREF3，比较器3的输出端连接锁存器SR3的复位端R，锁存器SR3的置位端S连接反相器3的输出端，锁存器SR3的输出端Q连接三角波发生模块3的反向控制端；

与门6的第一输入端和或门2的一输入端连接LS端，反相器4的输入端、与门5A的一输入端、与门5B的一输入端和或门2的另一输入端连接HS端，反相器2的输入端和与门3的一输入端连接锁存器SR2的输出端Q，与门6的第二输入端连接锁存器SR3的输出端Q，反相器4的输出端连接与门6的第三输入端，与门6的输出端连接或门3的一输入端，反相器2的输出端连接与门4的一输入端，或门2的输出端连接与门3的另一输入端和与门4的另一输入端，与门4的输出端连接与门5A的另一输入端，与门5A的输出端连接或门3的另一输入端，或门3的输出端连接与门5B的另一输入端，与门3的输出端输出驱动信号GT13，与门5B的输出端输出驱动信号GT02，或门3的输出端输出驱动信号GT04。

具体原理为：当输入母线电压建立，VIN端达到工作电压后，该应用电路的工作情况分为四种：

1、当外部逻辑信号1为低电平，外部逻辑信号2为高电平(LS端接低电平、HS端接高电平)：电流源3输出一个恒定的电流到电阻RD上，在电阻RD上产生一个电压VDS，该电压控制压控电流源2产生一个和电压VDS成正比例的电流IVin，因为HS端为高电平，NMOS管Q6开通，电流IVin不会流经二极管D2，电流源4提供一个恒定的电流给C2充电，形成电压VC2，当电压VC2低于基准电压VREF2时，比较器2输出低电平，锁存器SR2在振荡器2出现上升沿的时候输出端Q就打出高电平，反向控制NMOS管Q4开通，拉低NMOS管Q5的栅极电位，NMOS管Q5关断，电流源4持续给电容C2充电，当电压VC2达到基准电压后，比较器2输出高电平，锁存器SR2复位输出低电平，此时NMOS管Q4关断，NMOS管Q5的栅极电位被拉高并开通，电容C2通过NMOS管Q6释放电能，锁存器SR2维持输出低电平信号，通过设定电流源4和电容C2以及基准电压VREF2，使锁存器SR2输出的信号GT0B为一个占空比为50％的方波信号，此状态下LS端接低电平、HS端接高电平，所以或门1输出高电平，与门3输出和GT0B一致的50％占空比的驱动信号GT13，与门4由于反相器2反相，输出一个和GT13互补的50％占空比信号GT24B，与门5A输出和GT24B一致的信号GT24C，与门6输出低电平，或门3输出和GT24C一致的驱动信号GT04，HS为高电平，因此与门5B输出和GT04同样的驱动信号GT02，驱动模块接收到驱动信号GT13、GT02、GT04后通过内部的放大和电平移位，产生4个控制信号GT1、GT2、GT3、GT4，其中GT1和GT2是经过电平移位的控制信号，GT1和GT3是一组时序一致的占空比接近50％的控制信号，GT2和GT4是一组时序一致的占空比接近50％的控制信号，这两组控制信号成互补关系，当GT1为负电平、GT3为正电平的时候，PMOS管S1和NMOS管S3开通，输入母线电压经过VIN端、PMOS管S1、内置电阻RL1、蜂鸣器、NMOS管S3到参考地GND然后回到VIN端形成电流回路，蜂鸣器两端电压为上正下负，最终蜂鸣器两端电压会充到接近输入母线电压，当50％的占空比结束后，GT1和GT3变为零电平，经过一定死区时间，GT2变为负电平，GT4变为正电平，此时PMOS管S2和NMOS管S4开通，输入母线电压经过VIN端、PMOS管S2、蜂鸣器、内置电阻RL2、NMOS管S4到参考地然后回到VIN端形成电流回路，蜂鸣器两端电压为下正上负，最终蜂鸣器两端电压会充到接近输入母线电压，当50％的占空比结束后，GT2和GT4变为零电平，经过一定死区时间，GT1又变为负电平，GT3又变为正电平，如此循环往复工作，系统进入高声压声音模式。在这种情况下蜂鸣器两端的压差是最大的，可以达到2倍的输入母线电压，因此声压级非常高，输出音量非常大；

2、外部逻辑信号1为高电平，外部逻辑信号2也为高电平(LS端接高电平、HS端接高电平)，系统还是进入高声压声音模式，HS信号具有最高优先级，工作原理同情况1。

3、外部逻辑信号1为高电平，外部逻辑信号2为低电平(LS端接高电平、HS端接低电平)：电流源3输出一个恒定的电流到电阻RD上，在电阻RD上产生一个电压VDS，该电压控制压控电流源2产生一个和电压VDS成正比例的电流IVin，因为HS端为低电平，NMOS管Q6关断，电流IVin流经二极管D2，与电流源4共同为电容C2充电，形成电压VC2，当电压VC2低于基准电压VREF2时，比较器2输出低电平，锁存器SR2在振荡器2出现上升沿的时候输出端Q就打出高电平，反向控制NMOS管Q4开通，拉低NMOS管Q5的栅极电位，NMOS管Q5关断，电流源4持续给电容C2充电，当电压VC2达到基准电压后，比较器2输出高电平，锁存器SR2复位输出低电平，此时NMOS管Q4关断，NMOS管Q5的栅极电位被拉高并开通，电容C2通过NMOS管Q6释放电能，锁存器SR2维持输出低电平信号，通过设定不同的电阻RD，调节低声压声音模式下的驱动信号脉冲宽度，使电容C2获得不同大小的充电电流，使得锁存器SR2输出的信号GT0B为一个占空比远小于50％的方波信号，此状态下LS端接高电平、HS端接低电平，或门2输出高电平，与门3输出和GT0B一致的方波信号GT13，与门4由于反相器2反相，因此输出一个和GT13互补的占空比信号GT24A，经过与门4输出一个一致的信号GT24B，由于HS端接低电平，因此GT24B信号不会被与门5传输过来，锁存器SR2输出端Q变为低电平后反相器3输出一个上升沿，此时锁存器SR3输出高电平，NMOS管Q7开通，拉低NMOS管Q8的栅极电压，NMOS管Q8关断，外部电压VDS控制压控电流源输出一个电流IVin，和电流源5的电流共同给电容C3持续充电，当电压VC3高于基准电压VREF3时，比较器3输出高电平，锁存器SR3输出低电平，NMOS管Q7关断，NMOS管Q8开通，电容C3放电，比较器3输出低电平，锁存器SR3的输出端Q信号维持，把三角波发生器2和三角波发生器3的电流源和电压源以及电容设为一致的，把占空比产生电路2和占空比产生电路3的基准电压设为一致的，使锁存器SR3输出的方波信号宽度和锁存器SR2输出的方波信号宽度一样，与门6输出和GT0C一致的信号GT24D，通过或门3输出和GT24D一致的驱动信号GT04，HS为低电平，因此GT02持续输出零电平，驱动模块接收到驱动信号GT13、GT02、GT04后通过内部的放大和电平移位，产生4个控制信号GT1、GT2、GT3、GT4，其中GT1和GT2是经过电平移位的控制信号，GT1和GT3是一组时序一致的占空比远小于50％的控制信号，GT2持续为零电平，GT4也是占空比远小于50％的控制信号，控制信号GT1和GT4为非互补关系，占空比一致，当GT1为负电平，GT3为正电平的时候，PMOS管S1和NMOS管S3开通，输入母线电压经过VIN端、PMOS管S1、内置电阻RL1、蜂鸣器、NMOS管S3到参考地GND然后回到VIN端形成电流回路，假设蜂鸣器电压上正下负，控制信号GT1和GT3的占空比结束后，GT1和GT3变为零电平，经过一定死区时间，控制信号GT2同样持续为零电平，GT4变为正电平，此时NMOS管S4开通，蜂鸣器VA端电压通过内置电阻RL2、NMOS管S4、NMOS管S3的体二极管到蜂鸣器VB端形成电流回路，蜂鸣器此时正向放电，控制信号GT4的占空比结束后，控制信号GT4变为低电平，控制信号GT1、GT2、GT3、GT4保持零电平，直到振荡器2再次打出高电平上升沿，GT1又变为负电平，GT3又变为正电平，如此循环往复工作，系统进入低声压声音模式。此时两组占空比都非常小，因此蜂鸣器两端的压差会随着占空比的减小而减小，因此蜂鸣器的音量就会减小，控制信号GT1、GT2、GT3、GT4的驱动波形如图10所示。

4、外部逻辑信号HS和LS均为低电平，此时或门2输出低电平，因此驱动信号GT13和GT02、GT04均为低电平，全桥电路不工作，蜂鸣器不发出声响。

表2第二实施例单向非互补控制方式和双向非互补控制方式谐波分量对比数据

占空比	双向非互补谐波分量大小	单向非互补谐波分量大小
			50％/50％	53.2V	26.3V
40％/40％	50.7V	25V
			30％/30％	42.5V	20.89V
20％/20％	27.9V	13.7V
			10％/10％	9.7V	4.67V
1％/1％	141mV	64mV

表2为本专利单向非互补方式和202010304221.3《一种蜂鸣器控制器、应用电路及控制方法》双向非互补控制方式对比谐波分量数值，可以看到，本专利方案谐波分量减小，声压调节效果更好，能够降低更多的声压，使声压调节范围拓宽。

以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干改进和润饰，对三角波发生模块、占空比产生模块和逻辑处理莫得进行改进和润饰也应视为本发明的保护范围，这里不再用实施例赘述，本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种蜂鸣器控制方法，采用全桥驱动电路控制蜂鸣器，其特征在于：包括如下步骤：

信号处理步骤：接收外部逻辑信号1和外部逻辑信号2，并输出三路驱动信号GT13、GT02、GT04，具体地：(1)当外部逻辑信号1为低电平或高电平、外部逻辑信号2为高电平时，驱动信号GT13和GT02互补，驱动信号GT02和GT04时序相同，占空比均为50％；(2)当外部逻辑信号1为高电平，外部逻辑信号2为低电平时，驱动信号GT13占空比小于50％，驱动信号GT04占空比大于50％，驱动信号GT13和GT04互补，驱动信号GT02为零电平信号；(3)当外部逻辑信号1和外部逻辑信号2均为低电平时，驱动信号GT13、GT02、GT04均输出零电平信号；

驱动步骤：接收三路驱动信号GT13、GT02、GT04，其中，驱动信号GT13经过放大和电平移位后生成控制信号GT1；驱动信号GT02经过放大和电平移位后生成控制信号GT2，驱动信号GT13经过放大形成控制信号GT3；驱动信号GT04经过放大形成控制信号GT4；

全桥控制步骤：四路控制信号控制全桥驱动电路的四个功率管的导通与关断。

2.根据权利要求1所述的蜂鸣器控制方法，其特征在于：当蜂鸣器工作在高声压声音模式时，控制信号GT1和GT3是一组时序一致的占空比为50％的控制信号，控制信号GT2和GT4是一组时序一致的占空比为50％的控制信号，两组控制信号互补；当蜂鸣器工作在低声压声音模式时，控制信号GT1和GT3是一组时序一致的占空比小于50％的控制信号，控制信号GT4是占空比大于50％的控制信号，与控制信号GT1、GT3互补，控制信号GT2为持续的零电平信号。

3.一种蜂鸣器控制方法，采用全桥驱动电路控制蜂鸣器，其特征在于：包括如下步骤：

信号处理步骤：接收外部逻辑信号1和外部逻辑信号2，并输出三路驱动信号GT13、GT02、GT04，具体地：(1)当外部逻辑信号1为低电平或高电平、外部逻辑信号2为高电平时，驱动信号GT13和GT02互补，驱动信号GT02和GT04时序相同，占空比均为50％；(2)当外部逻辑信号1为高电平，外部逻辑信号2为低电平时，驱动信号GT13占空比小于50％，驱动信号GT04占空比小于50％，驱动信号GT13和GT04非互补，驱动信号GT02为零电平信号；(3)当外部逻辑信号1和外部逻辑信号2均为低电平时，驱动信号GT13、GT02、GT04均输出零电平信号；

驱动步骤：接收三路驱动信号GT13、GT02、GT04，其中，驱动信号GT13经过放大和电平移位后生成控制信号GT1；驱动信号GT02经过放大和电平移位后生成控制信号GT2，驱动信号GT13经过放大形成控制信号GT3；驱动信号GT04经过放大形成控制信号GT4；

全桥控制步骤：四路控制信号控制全桥驱动电路的四个功率管的导通与关断。

4.根据权利要求3所述的蜂鸣器控制方法，其特征在于：当蜂鸣器工作在高声压声音模式时，控制信号GT1和GT3是一组时序一致的占空比为50％的控制信号，控制信号GT2和GT4是一组时序一致的占空比为50％的控制信号，两组控制信号互补；当蜂鸣器工作在低声压声音模式时，控制信号GT1和GT3是一组时序一致的占空比小于50％的控制信号，控制信号GT4是占空比小于50％的控制信号，与控制信号GT1、GT3非互补，控制信号GT2为持续的零电平信号。

5.一种蜂鸣器控制电路，采用全桥驱动电路控制蜂鸣器，其特征在于：还包括信号处理模块、驱动模块，所述信号处理模块的第一输入端连接所述蜂鸣器控制电路的LS端，所述信号处理模块的第二输入端连接所述蜂鸣器控制电路的HS端，HS端和LS端用于输入电平信号，控制蜂鸣器工作在高声压声音模式、低声压声音模式或不工作模式，所述信号处理模块的信号采集端连接所述蜂鸣器控制电路的DS端，DS端通过外部电阻连接GND端，用于通过外部电阻调节低声压声音模式下的音量，所述驱动模块用于接收所述信号处理模块的输出信号，并输出驱动信号用于驱动所述全桥驱动电路，所述全桥驱动电路的供电端连接VIN端，所述全桥驱动电路的四个功率管的栅极为全桥驱动电路的输入端，所述全桥驱动电路的第一输出端连接所述蜂鸣器控制电路的VA端，全桥驱动电路的第二输出端连接所述蜂鸣器控制电路的VB端，所述蜂鸣器控制电路的VA端和VB端用于连接外部蜂鸣器；

所述全桥驱动电路包括功率管S1、功率管S2、功率管S3、功率管S4、电阻RL1和电阻RL2，功率管S1的源极和功率管S2的源极连接VIN端，功率管S1的漏极经过电阻RL1和电阻RL2连接功率管S4的漏极，电阻RL1和电阻RL2的连接点作为所述全桥驱动电路的第一输出端，功率管S2的漏极连接功率管S3的漏极作为所述全桥驱动电路的第二输出端，功率管S3的源极和功率管S4的源极连接GND端。

6.根据权利要求5所述的蜂鸣器控制电路，其特征在于：所述信号处理模块包括三角波发生模块1、占空比产生模块1和逻辑处理模块1，所述三角波发生模块1的一输入端作为所述信号处理模块的信号采集端，所述三角波发生模块1的另一输入端和所述逻辑处理模块1的一输入端作为所述信号处理模块的第一输入端，所述逻辑处理模块1的另一输入端作为所述信号处理模块的第二输入端，所述三角波发生模块1的输出端连接所述占空比产生模块1的输入端，所述占空比产生模块1的输出端连接所述三角波发生模块1的反向控制端和所述逻辑处理模块1的输入端，所述逻辑处理模块1的输出端作为所述信号处理模块的输出端。

7.根据权利要求6所述的蜂鸣器控制电路，其特征在于：

所述三角波发生模块1由电流源1、电流源2、压控电流源1、NMOS管Q1、NMOS管Q2、NMOS管Q3、二极管D1、电容C1、电阻R1、电阻R2构成，电流源1的供电端连接电压信号VDD，电流源1的输出端通过外部电阻RD连接参考地GND，其连接点作为所述蜂鸣器控制电路的DS端，压控电流源1的输入端连接DS端，压控电流源1的供电端连接电压信号VDD，压控电流源1的电压参考端连接参考地GND，压控电流源1的输出端连接NMOS管Q3的漏极和二极管D1的阳极，NMOS管Q3的栅极连接所述蜂鸣器控制电路的HS端，NMOS管Q3的源极接地；电流源2的供电端连接电压信号VDD，电流源2的输出端连接二极管D1的阴极、电容C1的正端和NMOS管Q2的漏极，电容C1的负端、NMOS管Q2的源极连接参考地GND，NMOS管Q2的栅极连接NMOS管Q1的漏极和电阻R1的一端，电阻R1的另一端连接电压信号VDD，NMOS管Q1的源极连接参考地GND，NMOS管Q1的栅极接电阻R2的一端；

所述占空比产生模块1由比较器1、振荡器1和锁存器SR1构成，比较器1的正输入端连接电流源2的输出端，比较器1的负输入端连接内部基准电压VREF1，比较器1的输出端连接锁存器SR1的复位端R，锁存器SR1的置位端S连接振荡器1，锁存器SR1的输出端Q连接电阻R2的另一端；

所述逻辑处理模块1由反相器1、与门1、与门2A、与门2B、或门1构成，与门1的一输入端和反相器1的输入端连接锁存器SR1的输出端Q，反相器1的输出端连接与门2A的一输入端，或门1的两个输入端分别连接所述蜂鸣器控制电路的HS端和LS端，或门1的输出端连接与门1的另一输入端和与门2A的另一输入端，与门1的输出端输出驱动信号GT13，与门2A的输出端连接与门2B的一输入端，与门2B的另一输入端连接HS端，与门2B的输出端输出驱动信号GT02，与门2A的输出端同时输出驱动信号GT04。

8.根据权利要求7所述的蜂鸣器控制电路，其特征在于：

(1)当HS端为高电平、LS端为低电平或高电平时，驱动信号GT13和GT02为一组占空比为50％的互补信号，驱动信号GT13和GT04为一组占空比为50％的互补信号；

(2)当HS端为低电平、LS端为高电平时，驱动信号GT13占空比小于50％，驱动信号GT04占空比大于50％，驱动信号GT13和GT04互补，驱动信号GT02为零电平信号；

(3)当HS端为低电平、LS端为低电平时，驱动信号GT13、GT02、GT04均输出零电平信号。

9.根据权利要求5所述的蜂鸣器控制电路，其特征在于：信号处理模块包括三角波发生模块2、三角波发生模块3、占空比产生模块2、占空比产生模块3和逻辑处理模块2；

所述三角波发生模块2的一输入端和所述三角波发生模块3的一输入端连接作为所述信号处理模块的信号采集端，所述三角波发生模块2的另一输入端、所述三角板发生模块3的另一输入端和所述逻辑处理模块1的一输入端连接作为所述信号处理模块的第一输入端，所述逻辑处理模块2的另一输入端作为所述信号处理模块的第二输入端，所述三角波发生模块2的输出端连接所述占空比产生模块2的输入端，所述三角波发生模块3的输出端连接所述占空比产生模块3的输入端，所述占空比产生模块2的输出端连接所述三角波发生模块2的反向控制端和所述逻辑处理模块2的第一输入端，所述占空比产生模块3的输出端连接所述三角波发生模块3的反向控制端和所述逻辑处理模块2的第二输入端，所述逻辑处理模块2的输出端作为所述信号处理模块的输出端。

10.根据权利要求9所述的蜂鸣器控制电路，其特征在于：所述三角波发生模块2由电流源3、电流源4、压控电流源2、NMOS管Q4、NMOS管Q5、NMOS管Q6、二极管D2、电容C2、电阻R3、电阻R4构成，电流源3的供电端连接电压信号VDD，电流源3的输出端通过外部电阻RD连接参考地GND，其连接点作为所述蜂鸣器控制电路的DS端，压控电流源2的输入端连接DS端，压控电流源2的供电端连接电压信号VDD，压控电流源2的电压参考端连接参考地GND，压控电流源2的输出端连接NMOS管Q6的漏极和二极管D2的阳极，NMOS管Q6的栅极连接所述蜂鸣器控制电路的HS端，NMOS管Q6的源极接地，电流源4的供电端连接电压信号VDD，电流源4的输出端连接二极管D2的阴极、电容C2的正端和NMOS管Q5的漏极，电容C2的负端、NMOS管Q5的源极连接参考地GND，NMOS管Q5的栅极连接NMOS管Q4的漏极和电阻R3的一端，电阻R3的另一端连接电压信号VDD，NMOS管Q4的源极连接参考地GND，NMOS管Q4的栅极连接电阻R4的一端；

所述三角波发生模块3由电流源5、压控电流源3、NMOS管Q7、NMOS管Q8、电容C3、电阻R4、电阻R5构成，压控电流源3的输入端连接DS端，压控电流源3的供电端连接电压信号VDD，压控电流源3的电压参考地连接参考地GND，电流源5的供电端连接电压信号VDD，压控电流源3的输出端和电流源5的输出端连接电容C3的正端和NMOS管Q8的漏极，NMOS管Q8的栅极连接NMOS管Q7的漏极和电阻R5的一端，电阻R5另一端连接电压信号VDD，NMOS管Q7的栅极连接电阻R6的一端，NMOS管Q7的源极、NMOS管Q8的源极和电容C3的负端连接参考地GND；

所述占空比产生模块2由比较器2、振荡器2和锁存器SR2构成，比较器2的正输入端连接电流源4的输出端，比较器2的负输入端连接内部基准电压VREF2，比较器2的输出端连接锁存器SR2的复位端R，锁存器SR2的置位端S连接振荡器2，锁存器SR2的输出端Q连接电阻R4的另一端；

所述占空比产生模块3由比较器3、反相器3和锁存器SR3构成，反相器3的输入端连接锁存器SR2的输出端Q，比较器3的正输入端连接电流源5的输出端，比较器3的负输入端连接内部基准电压VREF3，比较器3的输出端连接锁存器SR3的复位端R，锁存器SR3的置位端S连接反相器3的输出端，锁存器SR3的输出端Q连接电阻R6的另一端；

所述逻辑处理模块2由反相器2、反相器4、与门3、与门4、与门5A、与门5B、与门6、或门2和或门3构成，与门6的第一输入端和或门2的一输入端连接所述蜂鸣器控制电路的LS端，反相器4的输入端、与门5A的一输入端、与门5B的一输入端和或门2的另一输入端连接所述蜂鸣器控制电路的HS端，反相器2的输入端和与门3的一输入端连接锁存器SR2的输出端Q，与门6的第二输入端连接锁存器SR3的输出端Q，反相器4的输出端连接与门6的第三输入端，与门6的输出端连接或门3的一输入端，反相器2的输出端连接与门4的一输入端，或门2的输出端连接与门3的另一输入端和与门4的另一输入端，与门4的输出端连接与门5A的另一输入端，与门5A的输出端连接或门3的另一输入端，与门3的输出端输出驱动信号GT13，或门3的输出端连接与门5B的另一输入端，与门5B的输出端输出驱动信号GT02，或门3的输出端同时输出驱动信号GT04。

11.根据权利要求9所述的蜂鸣器控制电路，其特征在于：

(1)当HS端为高电平、LS端为低电平或高电平时，驱动信号GT13和GT02为一组占空比为50％的互补信号，驱动信号GT13和GT04为一组占空比为50％的互补信号；

(2)当HS端为低电平、LS端为高电平时，驱动信号GT13占空比小于50％，驱动信号GT04占空比小于50％，驱动信号GT13和GT04非互补，驱动信号GT02为零电平信号；

(3)当HS端为低电平、LS端为低电平时，驱动信号GT13、GT02、GT04均输出零电平信号。

Images