CN101675590B - 用于低功率开关电源的数字脉冲频率/脉冲幅度(dpfm/dpam)控制装置 - Google Patents

用于低功率开关电源的数字脉冲频率/脉冲幅度(dpfm/dpam)控制装置 Download PDF

Info

Publication number
CN101675590B
CN101675590B CN2008800086397A CN200880008639A CN101675590B CN 101675590 B CN101675590 B CN 101675590B CN 2008800086397 A CN2008800086397 A CN 2008800086397A CN 200880008639 A CN200880008639 A CN 200880008639A CN 101675590 B CN101675590 B CN 101675590B
Authority
CN
China
Prior art keywords
ring oscillator
digital modulator
delay
cycle
delay cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800086397A
Other languages
English (en)
Other versions
CN101675590A (zh
Inventor
阿里克桑达·普罗迪克
王琨
埃米尔·帕拉扬德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Exar Corp
Original Assignee
Exar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Exar Corp filed Critical Exar Corp
Publication of CN101675590A publication Critical patent/CN101675590A/zh
Application granted granted Critical
Publication of CN101675590B publication Critical patent/CN101675590B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
    • H03K9/02—Demodulating pulses which have been modulated with a continuously-variable signal of amplitude-modulated pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
    • H03K9/06—Demodulating pulses which have been modulated with a continuously-variable signal of frequency- or rate-modulated pulses

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

用于dc-dc开关转换装置的数字控制装置可以在小负载条件下操作。控制装置可以适合用在开关模式电源中，为手持设备和其它低功率电子装置提供调整的输出电压。与数字逻辑的传播时间相比，为了产生长时间间隔，DPFM/DPAM可以采用具有两组延迟单元和围绕所述环追赶的两个信号的环形振荡器。

Description

用于低功率开关电源的数字脉冲频率/脉冲幅度(DPFM/DPAM)控制装置
要求优先权
本申请要求下述共同待决申请的优先权，在此结合其全部内容：由Aleksandar 
Figure G2008800086397D00011
等人于2007年3月16日递交的、名称为“用于低功率开关电源的数字脉冲频率/脉冲幅度(DPFM/DPAM)的控制装置”的美国临时申请No.60/895,386(Attorney Docket No.SIPEX-01018US0)；和由Aleksandar
Figure G2008800086397D00012
等人于2008年2月20日递交的、名称为“用于低功率开关电源的数字脉冲频率/脉冲幅度(DPFM/DPAM)的控制装置”的美国专利申请No.12/034,573(Attorney Docket No.SIPEX-01018US1)。
背景技术
低功率开关转换装置的数字控制允许有多个优点，包括使用数字设计工具的能力、转换成不同实施技术的适应性以及对外部影响的低灵敏度。
然而，在电池供电的于持设备中，如在移动电话、数位相机(DSC)和个人数据助理(PDA)中，上要采用模拟控制dc-dc开关转换装置。与模拟方案相比，成功的数字实施方案的主要障碍之一是较低的开关频率，以及缺少能够支持脉冲频率调制(PFM)的低功率数字结构。当开关模式电源(SMPS)的输出负载很轻或很小时，PFM导致显著的效率改善。在手持设备中，为了延长电池寿命，当被供电的设备进行简单的处理任务或在备用模式中运行时，通常使用PFM。
在最近的公开物中，已经提出了仅支持数字脉宽调制控制、或者结合数字脉宽调制器(DPWM)和模拟PFM的几种低功率方案。
模拟实施方案的问题是，模拟控制装置需要相对长的设计过程，且在每次实现技术改变时几乎都需要完全重新设计。因此，它们不适合与快速变化的数字硬件单片集成，大多数便携设备基于数字硬件。而且，在最新的CMOS工艺中，由于非常有限的电源电压，并不是模拟控制装置的所有的功能块都能被实施。
另一方面，一些DPFM也不适合低功率开关转换装置。为了产生通常以短接通时间间隔和长关闭时间间隔为表征的脉冲频率调制的(PFM)信号，一些实现方案采用高频时钟，并采用功率效率不佳的计数器，其使它们不适合低功率应用，其中，SMPS的总效率受控制装置的功耗的影响非常大。
附图说明
图1示出由DPFM/DPAM控制装置调整的降压转换装置。
图2示出本发明一个实施例的数字调制器。
图3-4示出本发明一个实施例的数字控制装置的操作。
图5示出本发明一个实施例的芯片布局。
具体实施方式
设计低功率数字脉冲频率调制器(DPFM)的一个挑战是采用非常快的数字逻辑产生长时间间隔。由于在DPFM中操作的SMPS的开关周期比现有数字电路的传播时间大几个数量级，则用在DPWM结构中的直接实施方案是不实际的。传统的环形振荡器将需要几千个延迟单元和很大的片上面积。另一方面，基于计数器的DPFM结构消耗相当大量的功率，尤其是当要求大的频率范围时。
以下描述的几个实施例包括低功率数字脉冲频率调制/脉冲幅度控制装置的结构，其为之前提及的问题提供解决方案，并具有下述独特的特点：
采用数字逻辑能够完全实现DPFM/DPAM控制装置，从而允许它在最新的CMOS工艺中实施；
DPFM/DPAM控制装置消耗非常少量的功率，对总的SMPS效率的影响可忽略；
DPFM/DPAM可以在非常小的硅片面积上实现，从而允许经济地实现控制装置。这个特征在成本敏感型的便携应用中极其重要。
除了像脉冲频率调制器一样操作之外，DPFM/DPAM控制装置还可以以这样的模式进行操作，在所述模式中开关频率和晶体管接通时间(on-time)同时变化，以进一步优化转换装置的效率。这个特征对其它低功率控制方案来说不是特征性的。
由DPFM/DPAM控制装置调整的降压转换装置如图1所示。这种控制装置能够像传统的PFM系统一样操作，其中，晶体管Q1的接通时间保持恒定的同时，开关频率依赖于输出负载进行变化。在非常轻的负载时，开关频率fsw＝1/Tsw很低，导致实际上很小的占空比值D＝ton/Tsw，且能量从输入源至所述输出的转换慢。当负载增加时，晶体管开关更频繁，从而为负载提供更多能量。
在这种具体的实施中，开关频率的控制以数字方式进行。采用模数转换器(A/D)，输出电压vout(t)被转换成它的数字等效值vout[n]，并与所希望的参考值Vref[n]进行比较。比较的结果是数字误差信号e[n]，如果输出较小，则数字误差信号e[n]的值为正，当所调整的电压超过参考值时，数字误差信号e[n]的值为负。随后，由补偿装置对误差信号进行处理。所述模块的主要任务是产生fsw[n]控制信号，fsw[n]控制信号根据下述离散时间控制定律通过DPFM/DPAM来调整转换装置的开关频率：
fsw[n]＝fsw[n-1]+aswe[n](1)
其中fsw[n]为控制信号的电流值，fsw[n-1]是控制信号的一个开关周期之前的前值，且asw为被选择用来提供稳定的转换装置操作的常数。在这种具体实施中，离散时间控制定律由利用查表法的补偿装置来实施。基于乘法器的补偿装置的实现也是可能的。
可以看出，负值的e[n]使开关频率下降，和当误差为正的时，频率增加。此外，如在以下段落中所描述的，通过ton[n]，对于任何给定的操作点，设定优化的ton和fsw[n]，这种结构允许晶体管的接通时间动态改变。在PFM操作中，ton时间的动态改变导致感应电流的峰值(即它的幅度)动态变化，由此可以改变幅度和频率。由于这个原因，所提出的结构被称为数字脉冲频率/脉冲幅度调制器。
本发明的一个实施例为数字调制器200，包括设定数字调制器200的输出信号的接通时间的延迟线202，和设定数字调制器200的输出信号的周期的电路204。电路可以包括环形振荡器206，环形振荡器206具有慢延迟单元210和快延迟单元212，慢延迟单元210用来设定通过环形振荡器的脉冲的正沿，快延迟单元212用来设定通过环形振荡器的脉冲的负沿。在周期内，脉宽可以随时间变窄。
环形振荡器可以允许数字调制器延长输出周期。此外，脉冲在环形振荡器206中变窄的速度可以被调整，以调整周期。例如，慢延迟越接近快延迟，输出周期越长。
慢延迟单元或快延迟单元中的至少一个延迟是可以调整的，以调整周期。在一个实施例中，慢延迟单元的延迟是可以调整的，以调整周期。
延迟线202可以是可调整的，以调整数字调制器的输出信号的接通时间(time on)。
电路204可以包括可以设定进入环形振荡器206的起始脉宽的另一延迟线216。在所述另一延迟线216中的延迟可以是可调整的。
所述电路可以包括检测周期的结束并输出clk信号的追赶结束(end-of-race)探测器214。环形振荡器206可以包括连接至快延迟单元212和慢延迟单元210的SR锁存器。
数字调制器可以是DPFM或DPFM/DPAM。图2所示的基于信号追赶的DPFM/DPAM结构允许采用快数字逻辑产生很长的时间间隔，并可以采用低功率硬件进行实施。DPFM的操作可以基于围绕环形振荡器的两个信号的追赶，其中一个信号首先开始，且传播稍微快点的第二信号稍微晚点开始。一旦较快的信号赶上第一信号，则追赶结束。DPFM信号的周期可以由第一信号的开始和追赶的结束之间的时间差来定义。应当注意，这种追赶的持续时间(即开关周期)与这两个信号之间的时间间隔成正比，并与这两个信号的速度差(即数字逻辑的时间延迟)成反比。
在一个实施例中，采用四个主要的功能模块：两个数字可编程延迟线216和202、称为追赶结束探测器214(EoR)的数字模块以及包括SR锁存器220和两组延迟单元210和212的环形振荡器206。在一个实施例中，设定SR锁存器的单元210较慢，并且是可编程的，反向延迟单元212具有恒定的传播时间，其小于慢单元的传播时间。图2的实施例具有3个数字输入和开始信号。输入fsw[n]和fpf[n]可以分别改变开关频率和所述电路运行的频率范围的范围。第三输入ton[n]可以用来控制晶体管Q1的接通时间。
以下描述示例性电路的示例性操作。所有的SR锁存器的初始状态为零。当短持续的开始信号发生时，两个脉冲在可编程延迟线的输出处产生信号p(t)，该信号的持续时间与fsw[n]和用作晶体管Q1的接通信号的信号c(t)成反比。这种信号的持续时间依赖于控制值ton[n]。
p(t)的正沿将所述环的第一SR锁存器设定成高电平。依次，第一SR锁存器的输出将设定第二SR锁存器，并且通过环形振荡器移动上升沿的过程将持续。这在图2中示出为在上道(upper track)上传播的正沿。当p(t)的负沿出现时，在之前由正沿设定之后，第一锁存器将被复位至零。第一SR锁存器从高电平至低电平的转换将复位第二锁存器的输出，以同样的方式，第二锁存器将复位第三个。负沿的这种传播将持续通过所述环。这显示为负沿沿着复位线行进。因此，正沿和负沿将开始围绕SR锁存器环彼此追赶。由于设定延迟模块的延迟被使得稍微较大，在一定时间之后，负沿将赶上正沿，并且所有的SR锁存器将被设为零。这个时间例子由产生短clk脉冲的追赶结束探测器(EoR)指示。clk脉冲用来再次触发两条延迟线，并开始新的追赶循环。
通过改变p(t)的上升沿和下降沿之间的时间距离，可以控制这种DPFM的开关频率。所述沿之间的距离越长，开关频率越低。fpf[n]信号被用来提供对开关频率的另外的调整。它设定单元之间的速度差，并且以这种方式调整开关频率的范围。传播时间之间的差越小，追赶越长。对于电路中总是导致开关和传导损耗的最小和的给定情况，通过采用延迟线202选择ton时间，所述系统可以用于效率优化。
慢的数字可编程延迟单元可以以多种方式实现，例如全数字模块或数字可编程电流驱动的延迟单元，它们更适合专用IC设计。
基于图1和2所示的视图，在降压转换装置周围构建了基于FPGA的实验性的控制装置。另外，专用IC被设计和模拟。
图3示出当控制信号fsw[n]的5个最高有效位在低值和高值之间变化时，在开环中的DPFM/DPAM的操作。可以看出，控制变量的变化有效地改变开关频率。图4示出当输出负载在1mA和2mA之间变化时，这种系统的闭环操作结果。可以看出，控制装置通过改变控制变量fsw[n]而对负载变化起作用，其反过来增加开关频率。这些实验结果都验证了新发明的功能性。
为了验证低功耗和在小硅片面积上实现的可能性，以0.18CMOS技术设计了作为较大的控制装置IC的一部分的专用IC，并对其进行模拟。图5和表1示出了DPFM/DPAM控制装置的主要特点。可以看出，它占用了约0.3mm2的很小的硅片面积，并且当连接至1.8V电源时，仅消耗50μA的电流。
表1-片上实现的DPFM/DPAM控制装置的参数
  面积   频率范围   电流消耗
  0.03mm2   20kHz至250kHz   50μA
为了显示和描述的目的，已经提供了本发明的优选实施例的前述的描述。它不是要穷尽，或者要将本发明限制为所公开的精确形式。为了最好地说明本发明的原理和它的实际应用，选择了多个实施例并进行了描述，从而使本领域其它技术人员能够理解本发明的各种实施例，并且进行适合设想的特定使用的各种修改。目的是本发明的保护范围由权利要求和它们的等同物进行限定。

Claims (18)

1.一种数字调制器，包括：
延迟线，用于设定所述数字调制器的输出信号的接通时间；和
电路，用于设定所述数字调制器的输出信号的周期，所述电路包括环形振荡器，所述环形振荡器具有用来设定通过所述环形振荡器的脉冲的正沿的慢延迟单元和用来设定通过环形振荡器的脉冲的负沿的快延迟单元，其中脉宽随时间变窄，其中所述电路包括检测所述周期的结束和输出时钟信号的追赶结束探测器。
2.根据权利要求1所述的数字调制器，其中所述数字调制器是DPFM。
3.根据权利要求1所述的数字调制器，其中所述数字调制器是DPFM/DPAM。
4.根据权利要求1所述的数字调制器，其中所述环形振荡器包括连接至所述快延迟单元和慢延迟单元的SR锁存器。
5.根据权利要求1所述的数字调制器，其中所述延迟线中的延迟是可调整的。
6.根据权利要求1所述的数字调制器，其中所述电路包括设定进入所述环形振荡器的初始脉宽的另一延迟线。
7.根据权利要求6所述的数字调制器，其中所述另一延迟线中的延迟是可调整的。
8.根据权利要求1所述的数字调制器，其中所述数字调制器不包括计数器。
9.根据权利要求1所述的数字调制器，其中所述脉冲在所述环形振荡器中变窄的速度是可调整的，以调整所述周期。
10.根据权利要求1所述的数字调制器，其中所述慢延迟单元或快延迟单元中的至少一个的延迟是可调整的，以调整所述周期。
11.根据权利要求1所述的数字调制器，其中所述慢延迟单元的延迟是可调整的，以调整所述周期。
12.一种用于设定输出信号的周期的环形振荡器，包括：
慢延迟单元，用来设定通过所述环形振荡器的脉冲的正沿，和
快延迟单元，用来设定通过所述环形振荡器的脉冲的负沿，其中所述脉冲的脉宽随时间逐渐变窄，其中所述的环形振荡器还包括检测所述周期的结束和输出时钟信号的追赶结束探测器。
13.根据权利要求12所述的环形振荡器，还包括连接至所述快延迟单元和慢延迟单元的SR锁存器。
14.根据权利要求12所述的环形振荡器，其中另一延迟线设定进入所述环形振荡器的初始脉宽。
15.根据权利要求12所述的环形振荡器，其中所述脉冲在所述环形振荡器中变窄的速度是可调整的，以调整所述周期。
16.据权利要求12所述的环形振荡器，其中所述慢延迟单元或快延迟单元中的至少一个的延迟是可调整的，以调整所述周期。
17.根据权利要求12所述的环形振荡器，其中所述慢延迟单元的延迟是可调整的，以调整所述周期。
18.一种数字式地产生调制信号的方法，包括：
使用延迟线设定输出信号的接通时间；和
使用环形振荡器设定输出信号的周期，所述环形振荡器具有用来设定通过所述环形振荡器的脉冲的正沿的慢延迟单元和用来设定通过所述环形振荡器的脉冲的负沿的快延迟单元，其中脉宽随时间变窄，
使用追赶结束探测器检测所述周期的结束；和
输出时钟信号。
CN2008800086397A 2007-03-16 2008-03-14 用于低功率开关电源的数字脉冲频率/脉冲幅度(dpfm/dpam)控制装置 Expired - Fee Related CN101675590B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US89538607P 2007-03-16 2007-03-16
US60/895,386 2007-03-16
US12/034,573 US7710209B2 (en) 2007-03-16 2008-02-20 Digital pulse frequency/pulse amplitude (DPFM/DPAM) controller for low-power switching-power supplies
US12/034,573 2008-02-20
PCT/US2008/057088 WO2008115819A1 (en) 2007-03-16 2008-03-14 Digital pulse frequency/pulse amplitude (dpfm/dpam) controller for low-power switching-power supplies

Publications (2)

Publication Number Publication Date
CN101675590A CN101675590A (zh) 2010-03-17
CN101675590B true CN101675590B (zh) 2012-09-05

Family

ID=39762648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800086397A Expired - Fee Related CN101675590B (zh) 2007-03-16 2008-03-14 用于低功率开关电源的数字脉冲频率/脉冲幅度(dpfm/dpam)控制装置

Country Status (6)

Country Link
US (1) US7710209B2 (zh)
EP (1) EP2143207A4 (zh)
JP (1) JP2010521926A (zh)
CN (1) CN101675590B (zh)
TW (1) TW200904005A (zh)
WO (1) WO2008115819A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330548B2 (en) * 2010-08-20 2012-12-11 International Business Machines Corporation Latched ring oscillator device for on-chip measurement of clock to output delay in a latch
US8575909B2 (en) * 2010-09-17 2013-11-05 Qualcomm Incorporated Synchronously sampled single bit switch mode power supply
WO2014200461A1 (en) * 2013-06-10 2014-12-18 Intel Corporation Low power high frequency digital pulse frequency modulator
CN109217661B (zh) * 2017-06-29 2020-10-16 中车株洲电力机车研究所有限公司 用于控制斩波电路开关频率的方法与装置
CN108923410B (zh) * 2018-08-30 2019-06-18 华南理工大学 用于能量收集的控制器及控制方法和一种能量收集芯片
US11502602B2 (en) * 2020-10-14 2022-11-15 Infineon Technologies Austria Ag Multi-dimensional pulse width modulation control
US11881768B2 (en) * 2021-06-30 2024-01-23 Stmicroelectronics S.R.L. Methods and apparatus for adaptively controlling direct current-direct current converter precision
US11791720B2 (en) 2021-06-30 2023-10-17 Stmicroelectronics S.R.L. Methods and apparatus for a direct current-direct current converter compatible with wide range system clock frequency

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871979A (en) * 1987-08-03 1989-10-03 Western Digital Corporation Variable frequency system having linear combination of charge pump and voltage controlled oscillator
US5638016A (en) * 1995-04-18 1997-06-10 Cyrix Corporation Adjustable duty cycle clock generator
US6560716B1 (en) * 1999-11-10 2003-05-06 Lsi Logic Corporation System for measuring delay of digital signal using clock generator and delay unit wherein a set of digital elements of clock generator identical to a set of digital elements of delay unit
CN1716774A (zh) * 2004-07-02 2006-01-04 恩益禧电子股份有限公司 脉宽调制电路
CN1815877A (zh) * 2005-02-03 2006-08-09 中国科学院半导体研究所 具有工艺误差补偿的数模混合信号环路压控振荡器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912340A (en) * 1988-10-21 1990-03-27 Northern Telecom Circuit for generating non-overlapping two-phase clocks
US5119045A (en) * 1990-05-07 1992-06-02 Ricoh Company, Ltd. Pulse width modulation circuit
US5317219A (en) * 1991-09-30 1994-05-31 Data Delay Devices, Inc. Compensated digital delay circuit
US5444405A (en) * 1992-03-02 1995-08-22 Seiko Epson Corporation Clock generator with programmable non-overlapping clock edge capability
JPH06204809A (ja) * 1992-12-30 1994-07-22 Sony Corp リングオシレータ
JP3591887B2 (ja) * 1994-09-12 2004-11-24 富士通株式会社 半導体記憶装置
JPH11122913A (ja) * 1997-10-15 1999-04-30 Mitsubishi Electric Corp 高電圧発生回路
TW449976B (en) * 1998-08-11 2001-08-11 Toshiba Corp Pulse width modulation waveform generation circuit
ATE412289T1 (de) * 1998-10-30 2008-11-15 Broadcom Corp Kabelmodemsystem
KR100802969B1 (ko) * 2000-11-30 2008-02-14 라이카 게오시스템스 아게 거리 측정 장치 내의 주파수 합성을 위한 방법 및 장치
JP2002223124A (ja) * 2001-01-24 2002-08-09 Mitsubishi Electric Corp 周波数電圧変換回路
US6833691B2 (en) * 2002-11-19 2004-12-21 Power-One Limited System and method for providing digital pulse width modulation
US6798248B2 (en) * 2002-12-20 2004-09-28 Intel Corporation Non-overlapping clock generation
GB2403082B (en) * 2003-06-18 2005-08-31 Motorola Inc Arrangement and method for digital delay line
KR100644127B1 (ko) * 2005-01-03 2006-11-10 학교법인 포항공과대학교 무한의 위상 이동 기능을 가지는 전압 제어 지연 라인을기반으로 하는 듀얼 루프 디엘엘
US7271754B2 (en) * 2005-02-22 2007-09-18 The Regents Of The University Of Colorado, A Body Corporate Digital pulse-width modulator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871979A (en) * 1987-08-03 1989-10-03 Western Digital Corporation Variable frequency system having linear combination of charge pump and voltage controlled oscillator
US5638016A (en) * 1995-04-18 1997-06-10 Cyrix Corporation Adjustable duty cycle clock generator
US6560716B1 (en) * 1999-11-10 2003-05-06 Lsi Logic Corporation System for measuring delay of digital signal using clock generator and delay unit wherein a set of digital elements of clock generator identical to a set of digital elements of delay unit
CN1716774A (zh) * 2004-07-02 2006-01-04 恩益禧电子股份有限公司 脉宽调制电路
CN1815877A (zh) * 2005-02-03 2006-08-09 中国科学院半导体研究所 具有工艺误差补偿的数模混合信号环路压控振荡器

Also Published As

Publication number Publication date
EP2143207A4 (en) 2012-11-28
JP2010521926A (ja) 2010-06-24
TW200904005A (en) 2009-01-16
WO2008115819A1 (en) 2008-09-25
US7710209B2 (en) 2010-05-04
EP2143207A1 (en) 2010-01-13
CN101675590A (zh) 2010-03-17
US20080225938A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
CN101675590B (zh) 用于低功率开关电源的数字脉冲频率/脉冲幅度(dpfm/dpam)控制装置
Yousefzadeh et al. A digitally controlled DC/DC converter for an RF power amplifier
KR101108293B1 (ko) 다이오드 전도 제어를 이용한 저잡음 ｄｃ／ｄｃ 컨버터
CN101931323B (zh) 一种提高集成开关dc-dc变换器轻载效率非均匀变化栅宽的方法
CN101951151B (zh) 一种双模的具有高轻负载效率的全集成高频降压电源
CN103475223A (zh) 降压型转换器
Zhang et al. New insights on dynamic voltage scaling of multiphase synchronous buck converter: A comprehensive design consideration
WO2021226978A1 (zh) 电源管理电路、芯片和设备
Mao et al. A hybrid single-inductor bipolar-output DC–DC converter with floating negative output for AMOLED displays
US6825641B2 (en) High efficiency electrical switch and DC-DC converter incorporating same
Dhar et al. Switching regulator with dynamically adjustable supply voltage for low power VLSI
CN210111843U (zh) 一种应用于dc-dc电源管理芯片的快速瞬态响应电路
Mao et al. A hybrid single-inductor bipolar triple-output DC–DC converter with high-quality positive outputs for AMOLED displays
Liu et al. A fast transient current-mode buck converter with linear regulation mode
Krihely et al. Efficiency optimization of a step-down switched capacitor converter for subthreshold
Abramov et al. Optimal design of a voltage regulator based resonant switched-capacitor converter IC
Tzeng et al. A low-consumption regulated gate driver for power MOSFET
CN204258631U (zh) 一种多模式转换电路
CN107947580A (zh) 四开关buck‑boost变换器及其数字控制方法
Nayanasiri et al. Multiresonant and multimode operation of the switched-resonator converters
Rahman et al. Digital pulse-frequency/pulse-amplitude modulator for improving efficiency of SMPS operating under light loads
Gandhimathi DC-DC converter with improved light load efficiency and transient response
CN201742294U (zh) 一种tft-lcd驱动电源的自适应电荷泵
Divakar et al. PWM converter with low stresses and zero capacitive turn-on losses
Wu et al. GaN high frequency small switching power module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

Termination date: 20140314