CN111681949A - 晶圆背面的处理方法 - Google Patents

晶圆背面的处理方法 Download PDF

Info

Publication number
CN111681949A
CN111681949A CN202010573647.9A CN202010573647A CN111681949A CN 111681949 A CN111681949 A CN 111681949A CN 202010573647 A CN202010573647 A CN 202010573647A CN 111681949 A CN111681949 A CN 111681949A
Authority
CN
China
Prior art keywords
wafer
layer
back surface
stress
oxidizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010573647.9A
Other languages
English (en)
Other versions
CN111681949B (zh
Inventor
王洪敏
张宏权
张雅婷
刘明强
王瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010573647.9A priority Critical patent/CN111681949B/zh
Publication of CN111681949A publication Critical patent/CN111681949A/zh
Application granted granted Critical
Publication of CN111681949B publication Critical patent/CN111681949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Weting (AREA)

Abstract

本发明涉及一种晶圆背面的处理方法，包括：提供晶圆，在所述晶圆背面形成一个或多个应力薄膜层，所述一个或多个应力薄膜层中包括至少一个导电层；对所述晶圆背面进行湿法刻蚀，去除所述一个或多个应力薄膜层中的至少一个应力薄膜层，在所述晶圆背面形成裸露的导电层或残留的导电物质；以及对所述晶圆背面进行氧化处理，在所述裸露的导电层或残留的导电物质上方形成氧化层。根据该处理方法可以减少在后续制程中由于裸露的导电层或残留的导电物质吸附带电粒子而造成产品表面的缺陷，提高了产品良率。

Description

晶圆背面的处理方法
技术领域
本发明涉及集成电路的制造领域，尤其涉及晶圆加工工艺中的一种晶圆背面的处理方法。
背景技术
晶圆(Wafer)主要指在半导体领域用于制作半导体电路的硅晶片。随着半导体技术的快速发展，半导体产品的应用范围越来越广泛，包括集成电路、消费电子、通信系统、光伏发电、照明、电源等领域。为了提高生产效率、增加产能，对半导体工艺的各个步骤、制程提出了更高的要求。
以3D NAND Flash存储器件为代表的三维存储器由于其体积小、集成度高的明显优势获得了越来越多的关注。在制造三维存储器的工艺过程中，由于环境中的微小颗粒附着在三维存储器表面而影响三维存储器的电气性能，造成产品缺陷，降低了三维存储器产品的良率。
发明内容
本发明所要解决的技术问题是提供一种晶圆背面的处理方法，避免晶圆背面吸附带电粒子。
本发明为解决上述技术问题而采用的技术方案是一种晶圆背面的处理方法，其特征在于，包括：提供晶圆，在所述晶圆背面形成一个或多个应力薄膜层，所述一个或多个应力薄膜层中包括至少一个导电层；对所述晶圆背面进行湿法刻蚀，去除所述一个或多个应力薄膜层中的至少一个应力薄膜层，在所述晶圆背面形成裸露的导电层或残留的导电物质；以及对所述晶圆背面进行氧化处理，在所述裸露的导电层或残留的导电物质上方形成氧化层。
在本发明的一实施例中，所述多个应力薄膜层中包括介质层、导电层和绝缘层中的一个或多个的组合。
在本发明的一实施例中，对所述晶圆背面进行湿法刻蚀之后包括：空转所述晶圆，去除所述晶圆背面残留的用于湿法刻蚀的刻蚀液。
在本发明的一实施例中，对所述晶圆背面进行氧化处理包括：使用氧化试剂对所述裸露的导电层或残留的导电物质进行氧化，形成所述氧化层。
在本发明的一实施例中，所述氧化试剂包括硝酸、臭氧水、双氧水中的一种或多种的组合。
在本发明的一实施例中，对所述晶圆背面进行氧化处理之后包括：空转所述晶圆，去除所述晶圆背面残留的所述氧化试剂。
在本发明的一实施例中，对所述晶圆背面进行氧化处理之后包括：采用去离子水冲洗所述晶圆背面。
在本发明的一实施例中，对所述晶圆背面进行氧化处理之后包括：对所述晶圆背面进行干燥处理。
在本发明的一实施例中，所述导电层和/或所述导电物质包括多晶硅。
在本发明的一实施例中，所述氧化层包括二氧化硅。
本发明的晶圆背面的处理方法通过对晶圆背面进行氧化处理，使晶圆背面裸露的导电层或残留的导电物质被氧化，避免直接裸露在具有等离子体的环境中，可以减少在后续制程中由于吸附带电粒子而造成产品表面的缺陷，提高了产品良率；本发明使用液态的氧化试剂对晶圆背面裸露的导电层或残留的导电物质进行氧化形成氧化层，对晶圆应力的影响小，不破坏晶圆制程的应力控制要求；本发明所采用的氧化处理可增大晶背湿法刻蚀工艺窗口，减小晶背刻蚀工艺控制难度，减小因前程沉积薄膜的膜厚或质量不均一性的影响。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A-1E是本发明一实施例中采用单片式晶背湿法刻蚀工艺的过程示意图；
图2是本发明一实施例的晶圆背面的处理方法的示例性流程示意图；
图3A-3C是本发明一实施例的晶圆背面的处理方法的过程示意图；
图4是本发明另一实施例的晶圆背面的处理方法的示例性流程示意图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是，前面或下面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。
本说明书以3D NAND为例对本发明的晶圆背面的处理方法进行说明，并不用于限制本发明的处理方法只能用于3D NAND存储器件。
随着三维存储技术的快速发展，3D NAND堆栈层数不断增加，堆栈膜层累积的应力越来越大，甚至引起晶圆的严重翘曲形变，会影响光刻对准，导致图形结构畸变，对存储器件的后续制程造成严重影响，降低产品的良率。对晶圆的翘曲程度往往用晶圆翘曲度(Wafer Bow)来衡量。为了控制晶圆应力，可以在三维存储器的制造流程中，在晶圆背面间歇性预制形成一层或多层应力薄膜层，通过单片式晶背湿法刻蚀工艺间歇性部分或全部去除晶圆背面所预制的一层或者多层应力薄膜层来控制晶圆应力和形变，以满足工艺和性能的要求。对应力薄膜层的去除或沉积穿插在三维存储器的整体制程中。在去除晶圆背面所预制的一层或者多层应力薄膜层时，由于前一制程所沉积薄膜的厚度或质量不均匀，以及湿法刻蚀不均一性等因素，会造成多晶硅层裸露或残留。在后续的干法刻蚀、等离子体化学气相沉积等使用离子体相关工艺的制程中，晶背上裸露的或残留的多晶硅会吸附等离子体中的带电粒子，从而产生附加电场，该附加电场导致晶圆正面吸附环境中的微小颗粒，这些微小颗粒在后续沉积薄膜过程中易产生薄膜表面隆起以及嵌入式缺陷，降低产品的良率。
图1A-1E是本发明一实施例中采用单片式晶背湿法刻蚀工艺的过程示意图。参考图1A所示，其中示出了一种三维存储器的结构，该三维存储器包括衬底110、叠层结构120和贯穿叠层结构120的孔结构130。图1A-1E以三维存储器为例进行说明，并不用于限制本发明的晶背处理方法的使用对象。本发明的晶背处理方法还可以用于其他形成在晶圆上的元件，例如外围电路、MEMS、DRAM等。
在图1A所示的实施例中，该三维存储器的结构都形成于晶圆之上，该衬底110可以指单片晶圆，也可以指单片晶圆中的一部分。衬底110可以是硅衬底(Si)、锗衬底(Ge)、锗化硅衬底(SiGe)、绝缘体上硅(SOI，Silicon on Insulator)或绝缘体上锗(GOI，Germaniumon Insulator)等。在一些实施例中，该衬底110还可以为包括其他元素半导体或化合物半导体的衬底，如GaAs、InP或SiC等。衬底110还可以是叠层结构，例如Si/SiGe等。衬底110还可以包括其他外延结构，例如绝缘体上锗硅(SGOI)等。在一些实施例中，衬底110可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆等。衬底110可以已经经过了一些必要的处理，例如已形成公共有源区以及已经经过了必要的清洗等。叠层结构120可为第一材料层121和第二材料层122交替层叠的叠层。第一材料层121和第二材料层122可以是选自以下材料并且至少包括一种绝缘介质，例如氮化硅、氧化硅、非晶碳、类金刚石无定形碳、氧化锗、氧化铝等及其组合。第一材料层121和第二材料层122具有不同的刻蚀选择性。例如可以是氮化硅和氧化硅的组合、氧化硅与未掺杂的多晶硅或非晶硅的组合、氧化硅或氮化硅与非晶碳的组合等。叠层结构120的第一材料层121和第二材料层122的沉积方法可以包括化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、原子层沉积(ALD)，或物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发、溅射等其各种方法。第一材料层121可为栅极层或伪栅极层，第二材料层122为介质层。作为栅极牺牲层的材料可以是例如氮化硅层。作为栅极层的材料可以是导电材料例如金属钨、钴、铜、镍等，也可以是多晶硅、掺杂硅或其任何组合。作为介质层的材料可以是例如氧化硅、氧化铝、氧化铪、氧化钽等。
随着三维存储器层数的不断增加，各个膜层的应力累积甚至引起晶圆的翘曲变形。为了控制晶圆应力，可以在晶圆背面形成多层应力薄膜层，通过单片式晶背湿法刻蚀工艺间歇性部分或全部去除晶圆背面所预制的一层或者多层应力薄膜层来控制晶圆应力和形变，以满足工艺和性能的要求。如图1A所示，在衬底110的下方形成了四层应力薄膜层，根据该应力薄膜层与衬底110的位置由近及远分别是氧化物层141、氮化物层142、多晶硅层143和氧化物层144。
需要说明，图1A不用于限制应力薄膜层的数量、材料和排列方式。
为了对晶圆背面进行处理，首先将晶圆整体连同其上所形成的叠层结构120、孔结构130等一起翻转，如图1B所示。参考图1B，对于翻转之后的三维存储器来说，从其上表面到衬底110之间分别包括氧化物层144、多晶硅层143、氮化物层142和氧化物层141。
参考图1C所示，在对晶圆应力进行控制的过程中，根据单片式晶背湿法刻蚀工艺将图1B中处于三维存储器最上方的氧化物层144去除，使原本位于该氧化物层144下方的多晶硅层143裸露出来。
在其他的情况下，在对晶圆应力进行控制的过程中，也可以根据需要去除多晶硅层143，然而由于工艺问题等使多晶硅层143没有被完全去除，在该晶圆的背部仍残留部分的多晶硅材料。
参考图1D所示，经过单片式晶背湿法刻蚀工艺处理之后的三维存储器被再次翻转以用于后续的其他制程。当后续制程使该三维存储器处于具有等离子体(Plasma)的环境中时，例如干法刻蚀、等离子体化学气相沉积等工艺制程，这些环境中的等离子体中的带电粒子151被晶圆背面的多晶硅层143或残留的多晶硅材料所吸附，从而产生附加电场。图1D中在三维存储器的上方空间和底部的多晶硅层143上都示出了一些带电粒子151。该附加电场导致晶圆正面吸附环境中的微小颗粒150。参考图1D所示，该三维存储器的上表面吸附了一些大小不一的微小颗粒150。尽管该微小颗粒150的尺寸并不大，但是相对于三维存储器的关键尺寸而言，该微小颗粒150的尺寸已经足够对三维存储器的性能造成不良影响。
参考图1E所示，后续的制程往往包括在三维存储器的上表面沉积薄膜，由于微小颗粒150的存在，使得所沉积的薄膜表面形成了隆起160，造成存储器产品的缺陷，影响存储器产品的电气性能，严重地会使该存储器产品报废。
图2是本发明一实施例的晶圆背面的处理方法的示例性流程示意图。图3A-3C是本发明一实施例的晶圆背面的处理方法的过程示意图。以下结合图2和图3A-3C说明该实施例的晶圆背面的处理方法。参考图2所示，该实施例的晶圆背面的处理方法包括以下步骤：
步骤210，提供晶圆，在该晶圆背面形成一个或多个应力薄膜层，该一个或多个应力薄膜层中包括至少一层导电层。
图3A-3C仅示出了沉积在晶圆背面的一些应力薄膜层，本发明对于晶圆正面所要形成的半导体器件的具体类型不做限制。
在一些实施例中，导电层和/或导电物质包括多晶硅。在一些实施例中，在晶圆的背面所沉积的应力薄膜层是为了用于控制晶圆应力。
在一些实施例中，该多个应力薄膜层中包括介质层、导电层和绝缘层中的一个或多个的组合。当仅包括一个应力薄膜层时，该应力薄膜层是导电层；当包括多个应力薄膜层时，该多个应力薄膜层可以是介质层和导电层的组合、绝缘层和导电层的组合，或者介质层、导电层和绝缘层的组合，对各种组合中的介质层、导电层和/或绝缘层的数量不做限制。
参考图3A所示，其中示出了晶圆300，包括衬底310。当本发明的方法应用于三维存储器时，该衬底310相当于图1A-1E中的三维存储器的衬底110。图3A不用于限制晶圆300的大小、形状。在图3A所示的实施例中，在晶圆300的上方，即背面，沉积有多层应力薄膜层320。该应力薄膜层320包括氧化物层321、氮化物层322、多晶硅层323和氧化物层324，相当于包括四个应力薄膜层。图3A所示不用于限制应力薄膜层320的具体层数、各层的厚度和材料以及排列方式等。
可以理解，由于本发明是关于晶圆背面的处理方法，因此在图3A-3C中所示出的晶圆300都是背面向上。在实际工艺中，如果晶圆的初始位置是正面向上，为了对晶圆背面进行处理，则需要将晶圆进行翻转，使晶圆的背面向上，以便于在晶圆背面进行各种工艺过程。
应力薄膜层320的沉积方法可以包括化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、原子层沉积(ALD)，或物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发、溅射等各种方法。
步骤220，对晶圆背面进行湿法刻蚀，去除一个或多个应力薄膜层中的至少一个应力薄膜层，在该晶圆背面形成裸露的导电层或残留的导电物质。
在半导体的制程中，根据需要对晶圆进行应力控制，采用湿法刻蚀去除这些应力薄膜层中的一层或多层，会出现使其中的导电层裸露出来的情况，或者在去除导电层之后还残留了部分导电物质。
参考图3B所示，位于多晶硅层323上的氧化物层324被去除，使多晶硅层323处于裸露状态。在图3B所示的实施例中，采用单片式晶背湿法刻蚀来去除氧化物层324。
在一些实施例中，该单片式晶背湿法刻蚀采用的刻蚀液是HF/HNO3，即氢氟酸和硝酸的混合液；或49％HF，即浓度为49％的氢氟酸。在实际应用中，可以通过控制混合液中的氢氟酸和硝酸的比例、刻蚀液温度、添加活性剂等方法来控制所要刻蚀的速率、厚度等，以获得所需的刻蚀效果。
在另一些实施例中，为了控制晶圆的整体应力，在工艺流程中需要去除多晶硅层323。然而由于单片式晶圆湿法刻蚀存在刻蚀不均匀的缺点，可能会在氮化层322上面残留部分的多晶硅。
三维存储器的制造过程非常繁杂，为控制晶圆应力而进行的沉积应力薄膜层和去除应力薄膜层的步骤可以根据需要穿插在各个制程中。在有些情况下，晶圆背面的多晶硅层处于裸露状态或包括残留的多晶硅时，晶圆继续进入后续等离子体相关制程，晶圆会被置于等离子体环境中时，就会导致前文所述的问题。
在一些实施例中，在采用单片式晶背湿法刻蚀去除晶圆背面的一层或多层应力薄膜层之后，对该晶圆进行空转操作，以去除晶圆背面残留的液体。该液体包括刻蚀液。如果在采用刻蚀液去除晶圆背面的一层或多层应力薄膜层之后，还包括对晶圆背面的清洗过程，则对该晶圆进行空转操作，去除晶圆背面残留的清洗液，例如去离子水。也就是说，在采用单片式晶背湿法刻蚀去除晶圆背面的一层或多层应力薄膜层之后，还可以包括空转以去除刻蚀液、清洗、空转以去除清洗液等步骤。
对晶圆进行旋转的转速可控，可以采用本领域技术常用的设备来实现上述步骤。
步骤230，对晶圆背面进行氧化处理，在裸露的导电层或残留的导电物质上方形成氧化层。
在一些实施例中，对晶圆背面进行氧化处理包括使用氧化试剂与裸露的导电层或残留的导电物质发生发应，即，使裸露的导电层或残留的导电物质被氧化，从而形成氧化层。这里的氧化试剂是用于湿法刻蚀的试剂，进行氧化处理的步骤属于湿法刻蚀的方法。因此，步骤230可以穿插在采用单片式晶背湿法刻蚀对应力薄膜层进行刻蚀的过程中。
在一些实施例中，氧化试剂可以包括硝酸、臭氧水、双氧水等中的一种或多种的组合。其中，臭氧水指臭氧气体溶于水所形成的氧化试剂。双氧水指液态过氧化氢。本发明的氧化试剂是一种液体。采用该液态的氧化试剂来形成氧化层的方法对晶圆应力和晶圆翘曲度的影响较小，不会破坏晶圆制程的应力控制要求。
当导电层是多晶硅时，经过步骤230所形成的氧化层是二氧化硅。可以理解，当导电层是其他材料时，所形成的氧化层根据导电层的材料而确定。
参考图3C所示，在裸露的多晶硅层323的上方形成氧化层340。
本发明由于采用氧化处理，在裸露的导电层或残留的导电物质上形成氧化层，还克服了由于应力薄膜层的沉积厚度或质量不均匀，或前一湿法刻蚀步骤的不均匀所造成的缺陷和良率问题，增大了晶圆的应力控制过程中的晶背湿法刻蚀的工艺窗口，减小了晶背刻蚀工艺的控制难度。
在一些实施例中，在对晶圆背面进行氧化处理之后还包括：空转晶圆，去除晶圆背面残留的氧化试剂。
在一些实施例中，在对晶圆背面进行氧化处理之后还包括：采用去离子水冲洗晶圆背面。
在一些实施例中，对晶圆背面进行氧化处理之后包括：对晶圆背面进行干燥处理。可以采用氮气对晶圆背面进行干燥处理，保证该晶圆用于后续制程时为干燥状态。
在进行湿法刻蚀、氧化处理、冲洗和干燥的过程中，晶圆也可以以合适的速率旋转。
图4是本发明另一实施例的晶圆背面的处理方法的示例性流程示意图。该实施例的处理方法与图2所示的实施例的方法有相同之处，因此关于图2所示实施例中的相关说明内容都适于说明本实施例的具体细节。参考图4所示，该实施例的晶圆背面的处理方法包括以下步骤：
步骤410，提供晶圆。
步骤420，晶圆背面经过湿法刻蚀之后形成裸露的导电层或残留的导电物质。
在一些实施例中，这里的导电层和导电物质包括多晶硅。
在一些实施例中，该单片式晶背湿法刻蚀采用的刻蚀液是HF/HNO3或49％HF。
步骤430，对晶圆进行空转。
本步骤的空转用于去除步骤420中所使用的刻蚀液。
步骤440，对晶圆背面进行氧化处理，在裸露的导电层或残留的导电物质上形成氧化层。
在本步骤中可以采用图2所示实施例中所采用的氧化试剂与裸露的导电层或残留的导电物质发生发应，形成氧化层。
步骤450，对晶圆进行空转。
本步骤的空转用于去除步骤440中所使用的氧化试剂。
步骤460，对晶圆进行冲洗。
可以采用去离子水对晶圆背面进行冲洗。
步骤470，对晶圆进行干燥。
可以采用氮气对晶圆进行干燥。
在上述的步骤420到470中的每一个步骤中，晶圆都可以处于旋转状态，根据各个步骤的需求其所旋转的速率可以不同。
本发明的晶圆背面的处理方法可以根据需要，结合晶圆制程的应力控制要求，应用于晶圆制程中的任意适合的步骤。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (10)

1.一种晶圆背面的处理方法，其特征在于，包括：
提供晶圆，在所述晶圆背面形成一个或多个应力薄膜层，所述一个或多个应力薄膜层中包括至少一个导电层；
对所述晶圆背面进行湿法刻蚀，去除所述一个或多个应力薄膜层中的至少一个应力薄膜层，在所述晶圆背面形成裸露的导电层或残留的导电物质；以及
对所述晶圆背面进行氧化处理，在所述裸露的导电层或残留的导电物质上方形成氧化层。
2.如权利要求1所述的处理方法，其特征在于，所述多个应力薄膜层中包括介质层、导电层和绝缘层中的一个或多个的组合。
3.如权利要求1所述的处理方法，其特征在于，对所述晶圆背面进行湿法刻蚀之后包括：空转所述晶圆，去除所述晶圆背面残留的用于湿法刻蚀的刻蚀液。
4.如权利要求1所述的处理方法，其特征在于，对所述晶圆背面进行氧化处理包括：使用氧化试剂对所述裸露的导电层或残留的导电物质进行氧化，形成所述氧化层。
5.如权利要求4所述的处理方法，其特征在于，所述氧化试剂包括硝酸、臭氧水、双氧水中的一种或多种的组合。
6.如权利要求4所述的处理方法，其特征在于，对所述晶圆背面进行氧化处理之后包括：空转所述晶圆，去除所述晶圆背面残留的所述氧化试剂。
7.如权利要求1所述的处理方法，其特征在于，对所述晶圆背面进行氧化处理之后包括：采用去离子水冲洗所述晶圆背面。
8.如权利要求1所述的处理方法，其特征在于，对所述晶圆背面进行氧化处理之后包括：对所述晶圆背面进行干燥处理。
9.如权利要求1所述的处理方法，其特征在于，所述导电层和/或所述导电物质包括多晶硅。
10.如权利要求1所述的处理方法，其特征在于，所述氧化层包括二氧化硅。
CN202010573647.9A 2020-06-22 2020-06-22 晶圆背面的处理方法 Active CN111681949B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010573647.9A CN111681949B (zh) 2020-06-22 2020-06-22 晶圆背面的处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010573647.9A CN111681949B (zh) 2020-06-22 2020-06-22 晶圆背面的处理方法

Publications (2)

Publication Number Publication Date
CN111681949A true CN111681949A (zh) 2020-09-18
CN111681949B CN111681949B (zh) 2021-05-18

Family

ID=72456105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010573647.9A Active CN111681949B (zh) 2020-06-22 2020-06-22 晶圆背面的处理方法

Country Status (1)

Country Link
CN (1) CN111681949B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112436016A (zh) * 2020-11-24 2021-03-02 长江存储科技有限责任公司 三维存储器的制备方法及气动机械装置
CN112563194A (zh) * 2020-12-04 2021-03-26 武汉新芯集成电路制造有限公司 半导体结构及其制造方法
CN112687524A (zh) * 2020-12-25 2021-04-20 长江存储科技有限责任公司 一种晶圆弯曲度调整方法
TWI841897B (zh) * 2020-12-30 2024-05-11 深圳清華大學研究院 基於倒序工藝的原子級粗糙表面製備方法及結構超滑器件

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1250224A (zh) * 1998-08-28 2000-04-12 三菱硅材料株式会社 半导体衬底的清洗方法
CN1697135A (zh) * 2004-04-20 2005-11-16 株式会社瑞萨科技 半导体器件的制造方法和半导体制造设备
CN1747136A (zh) * 2004-09-10 2006-03-15 中芯国际集成电路制造(上海)有限公司 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法
JP2007067329A (ja) * 2005-09-02 2007-03-15 Dainippon Printing Co Ltd Ｓｏｉ基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク
CN102110654A (zh) * 2009-12-23 2011-06-29 中芯国际集成电路制造(上海)有限公司 晶圆背面薄膜结构的形成方法
CN102290349A (zh) * 2010-06-21 2011-12-21 无锡华润上华半导体有限公司 半导体结构及其形成方法
CN102511075A (zh) * 2010-02-16 2012-06-20 日本碍子株式会社 外延基板以及外延基板的制造方法
CN102915920A (zh) * 2012-10-08 2013-02-06 上海华力微电子有限公司 一种降低化学机械抛光后微粒缺陷的方法
CN105428211A (zh) * 2015-11-10 2016-03-23 武汉新芯集成电路制造有限公司 一种去除焊盘缺陷的方法
US20190056653A1 (en) * 2017-08-15 2019-02-21 AGC Inc. Reflective mask blank and reflective mask
CN110767742A (zh) * 2019-10-30 2020-02-07 华虹半导体(无锡)有限公司 晶圆背封结构、晶圆背封结构的制造方法
CN110858536A (zh) * 2018-08-24 2020-03-03 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1250224A (zh) * 1998-08-28 2000-04-12 三菱硅材料株式会社 半导体衬底的清洗方法
CN1697135A (zh) * 2004-04-20 2005-11-16 株式会社瑞萨科技 半导体器件的制造方法和半导体制造设备
CN1747136A (zh) * 2004-09-10 2006-03-15 中芯国际集成电路制造(上海)有限公司 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法
JP2007067329A (ja) * 2005-09-02 2007-03-15 Dainippon Printing Co Ltd Ｓｏｉ基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク
CN102110654A (zh) * 2009-12-23 2011-06-29 中芯国际集成电路制造(上海)有限公司 晶圆背面薄膜结构的形成方法
CN102511075A (zh) * 2010-02-16 2012-06-20 日本碍子株式会社 外延基板以及外延基板的制造方法
CN102290349A (zh) * 2010-06-21 2011-12-21 无锡华润上华半导体有限公司 半导体结构及其形成方法
CN102915920A (zh) * 2012-10-08 2013-02-06 上海华力微电子有限公司 一种降低化学机械抛光后微粒缺陷的方法
CN105428211A (zh) * 2015-11-10 2016-03-23 武汉新芯集成电路制造有限公司 一种去除焊盘缺陷的方法
US20190056653A1 (en) * 2017-08-15 2019-02-21 AGC Inc. Reflective mask blank and reflective mask
CN110858536A (zh) * 2018-08-24 2020-03-03 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN110767742A (zh) * 2019-10-30 2020-02-07 华虹半导体(无锡)有限公司 晶圆背封结构、晶圆背封结构的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112436016A (zh) * 2020-11-24 2021-03-02 长江存储科技有限责任公司 三维存储器的制备方法及气动机械装置
CN112563194A (zh) * 2020-12-04 2021-03-26 武汉新芯集成电路制造有限公司 半导体结构及其制造方法
CN112563194B (zh) * 2020-12-04 2021-09-10 武汉新芯集成电路制造有限公司 半导体结构及其制造方法
CN112687524A (zh) * 2020-12-25 2021-04-20 长江存储科技有限责任公司 一种晶圆弯曲度调整方法
TWI841897B (zh) * 2020-12-30 2024-05-11 深圳清華大學研究院 基於倒序工藝的原子級粗糙表面製備方法及結構超滑器件

Also Published As

Publication number Publication date
CN111681949B (zh) 2021-05-18

Similar Documents

Publication Publication Date Title
CN111681949B (zh) 晶圆背面的处理方法
US9443729B1 (en) Method for forming FinFET devices
US20210343599A1 (en) FINFET Device with Wrapped-Around Epitaxial Structure and Manufacturing Method Thereof
US20240274440A1 (en) CMP System and Method of Use
US20140170857A1 (en) Customizing Etch Selectivity with Sequential Multi-Stage Etches with Complementary Etchants
CN109285887B (zh) 喷嘴组件、改善材料层厚度均匀性的沉积装置及方法
US20140162453A1 (en) Semiconductor device and method for fabricating the same
KR20160080923A (ko) 막 형성 방법 및 이를 이용한 반도체 장치 제조 방법
CN105789203B (zh) 一种半导体器件及其制备方法、电子装置
TWI790532B (zh) 半導體裝置及形成半導體裝置的方法
JP2018049944A (ja) 半導体装置の製造方法および半導体製造装置
TWI854917B (zh) 半導體裝置及其形成方法
US20230411456A1 (en) Semiconductor device and methods of formation
US11594537B2 (en) 3-d dram cell with mechanical stability
US20230282698A1 (en) Semiconductor device and manufacturing methods thereof
CN219873538U (zh) 半导体结构
US20230352564A1 (en) Semiconductor device and methods of formation
US20230377894A1 (en) Method of forming semiconductor device and substrate processing system for forming semiconductor device
TWI762160B (zh) 用於製作半導體裝置的方法
US20230352593A1 (en) Semiconductor device and methods of formation
US20240162079A1 (en) Multi-function etching sacrificial layers to protect three-dimensional dummy fins in semiconductor devices
US20230361191A1 (en) Semiconductor device and methods of formation
US10305029B1 (en) Image reversal process for tight pitch pillar arrays
US20220359199A1 (en) Fin structure with reduced defects and manufacturing method thereof
US20240194760A1 (en) Dielectric gas spacer formation for reducing parasitic capacitance in a transistor including nanosheet structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant