CN111667871A - 存储器设备及其操作方法 - Google Patents

Abstract

本公开涉及存储器设备及其操作方法。例如，一种存储器设备包括具有多个存储器单元的页以及执行至少一个编程循环的外围电路。至少一个编程循环包括：编程电压施加阶段，用于在编程操作期间向与多个存储器单元耦合的字线施加编程电压；以及编程验证阶段，用于确定多个存储器单元中的所选存储器单元是否已被完全编程。存储器设备包括控制外围电路的控制逻辑，以执行以下操作：执行向字线施加辅助验证电压的辅助验证操作；执行向字线施加大于辅助验证电压的主验证电压的主验证操作，并且基于通过执行辅助验证操作和主验证操作获得的验证数据，确定编程操作的失败。

Description

存储器设备及其操作方法

相关申请的交叉参考

本申请要求于2019年3月5日提交的韩国专利申请号10-2019-0025345的优先权，其全部公开通过引用并入本文。

技术领域

本公开总体上涉及电子设备，并且更具体地，涉及存储器设备及其操作方法。

背景技术

存储设备是被配置为在主机设备(诸如计算机、智能电话或智能板)的控制下存储数据的设备。存储设备包括被配置为将数据存储在磁盘(诸如硬盘驱动器(HDD))上的设备以及被配置为将数据存储在半导体存储器(即，非易失性存储器，诸如固态驱动器(SSD)或存储卡)中的设备。

存储设备可包括被配置为存储数据的存储器设备以及被配置为控制存储器设备的存储控制器。存储器设备分为易失性存储器设备和非易失性存储器设备。非易失性存储器设备可以是只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。

发明内容

实施例提供了一种存储器设备以及该存储器设备的操作方法，该存储器设备被配置为在编程验证阶段将编程操作处理为失败，以便防止不可纠正的ECC(UECC)失败。

根据本公开的一个方面，一种存储器设备包括具有多个存储器单元的页以及被配置为执行至少一个编程循环的外围电路。至少一个编程循环包括：编程电压施加阶段，用于在编程操作期间向与多个存储器单元耦合的字线施加编程电压；以及编程验证阶段，用于确定多个存储器单元中的所选存储器单元是否已被完全编程。存储器设备还包括被配置为控制外围电路的控制逻辑，以执行如下操作：在编程验证阶段执行向字线施加辅助验证电压的辅助验证操作；在编程验证阶段执行向字线施加大于辅助验证电压的主验证电压的主验证操作；以及基于通过执行辅助验证操作和主验证操作获得的验证数据来确定编程操作的失败。

根据本公开的另一方面，一种用于操作具有多个页的存储器设备的方法，该方法包括执行至少一个编程循环，该至少一个编程循环包括用于在编程操作期间向与多个存储器单元耦合的字线施加编程电压的编程电压施加阶段以及用于确定多个存储器单元中的所选存储器单元是否已被完全编程的编程验证阶段。该方法还包括：在编程验证阶段期间执行向字线施加辅助验证电压的辅助验证操作；以及在编程验证阶段期间执行向字线施加大于辅助验证电压的主验证电压的主验证操作。该方法还包括基于通过执行辅助验证操作和主验证操作获得的验证数据来确定编程操作的失败。

附图说明

下面参考附图详细描述示例性实施例；然而，它们可以不同的形式具体化，并且不应限于本文所述的实施例。相反，提供这些实施例是为了使本领域技术人员能够使用本公开。

在附图中，为了说明清楚，尺寸可能被夸大。应当理解，当一个元件被称为在两个元件“之间”时，其可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。相似的参考标号在整个说明书中表示相似的元件。

图1是示出存储设备的框图。

图2是示出图1所示的存储器设备的结构的框图。

图3是示出图2所示的存储器单元阵列的实施例的示图。

图4是示出图3所示的存储器块中的任何一个存储器块的电路图。

图5是示出图3所示的存储器块中的一个存储器块的另一实施例的电路图。

图6是示出包括在图1所示存储器设备中的控制逻辑和存储控制器的配置的示图。

图7是示出增加编程验证电压的实施例的示图。

图8是示出增加编程验证电压的实施例的示图。

图9是示出根据本公开实施例的编程验证方法的示图。

图10是示出辅助验证电压的反转的示图。

图11是示出确定字线的放电特性的实施例的示图。

图12是示出编程操作失败的实施例的示图。

图13是示出验证结果中包括的信息的示图。

图14是示出根据本公开实施例的存储器设备的操作的示图。

图15是示出根据本公开实施例的存储器设备的操作的示图。

图16是示出根据本公开实施例的存储器设备的操作的示图。

图17是示出图1所示的存储控制器的另一实施例的示图。

图18是示出根据本公开实施例的应用有存储设备的存储卡系统的框图。

图19是示出根据本公开实施例的应用有存储设备的固态驱动器(SSD)系统的框图。

图20是示出根据本公开实施例的应用有存储设备的用户系统的框图。

具体实施方式

本文公开的特定结构或功能描述仅是为了描述根据本公开概念的实施例的目的。根据本公开概念的实施例可以各种形式实施，并且不能被解释为仅限于本文所述的实施例。

根据本公开概念的实施例可进行各种修改并且具有各种形状。因此，在附图中示出实施例，并且在本文进行详细描述。然而，根据本公开概念的实施例不被解释为仅限于特定公开，并且包括不背离本公开的精神和技术范围的所有改变、等价物或替代物。

虽然诸如“第一”和“第二”的术语可用于描述各种组件，但这种组件不得理解为仅限于上述术语。上述术语仅用于区分一个组件和另一个组件。例如，在不脱离本公开的权利范围的情况下，第一组件可以被称为第二组件，类似地，第二组件可以被称为第一组件。

应理解，当一个元件被称为“连接”或“耦合”至另一个元件时，其可以直接连接或耦合至另一个元件，或者也可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦合”至另一个元件时，不存在中间元件。同时，描述组件之间的关系的其他表述(诸如“位于…之间”、“紧邻…之间”或“相邻于…”和“直接相邻于…”)可以类似的解释。

本申请中使用的术语仅用于描述特定实施例，并不用于限制本公开。本公开中的单数形式也用于包括复数形式，除非上下文另有明确指示。还应理解，诸如“包括”或“具有”等的术语用于指示说明书中公开的特征、数字、操作、动作、组件、部件或它们的组合的存在，并且不排除可存在或可添加一个或多个其他特征、数字、操作、动作、组件、部件或它们的组合的可能性。

在没有不同定义的情况下，本文使用的所有术语(包括技术或科学术语)的含义是本发明所属领域的技术人员通常理解的。应理解字典中定义的术语，使其含义与相关技术的上下文一致。在本申请中没有明确定义的情况下，术语不应以理想或过于正式的方式理解。

在描述这些实施例时，将省略对本公开所属领域公知且与本公开不直接相关的技术的描述。这意在通过省略不必要的描述来更清楚地揭示本公开的要点。

在下文中，将参考附图详细描述本发明的实施例，以便本领域技术人员能够容易地实施本公开的技术实质。

图1是示出存储设备的框图。

参照图1，存储设备50可包括存储器设备100、存储控制器200和缓冲存储器(未示出)。

存储设备50可以是用于在主机300(诸如移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车内娱乐设备)的控制下存储数据的设备。

根据作为与主机300的通信方案的主机接口，存储设备50可制造为各种类型的存储设备中的任何一种。例如，存储设备50可以使用各种类型的存储设备中的任何一种来实施，诸如固态驱动器(SSD)的多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、小尺寸多媒体卡(RS-MMC)和微型多媒体卡(micro-MMC)类型、安全数字(SD)的安全数字(SD)卡、迷你安全数字(mini-SD)和微型安全数字(micro-SD)类型、通用串行总线(USB)存储设备、通用闪存(UFS)设备、个人计算机存储卡国际协会(PCMCIA)卡类型的存储设备、外围组件互连(PCI)卡类型的存储设备、PCI EXPRESS(PCI-E)卡类型的存储设备、紧凑型闪存(CF)卡、智能媒体卡和记忆条。

存储设备50可制造为各种封装类型中的任何一种。例如，存储设备50可被制造为各种封装类型中的任何一种，诸如堆叠封装(POP)、封装中系统(SIP)、芯片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。

存储器设备100可存储数据。存储器设备100在存储控制器200的控制下进行操作。存储器设备100可包括存储器单元阵列，该存储器单元阵列包括用于存储数据的多个存储器单元。存储器单元阵列可包括多个平面。每个平面均可以包括多个存储器块BLK1-BLKz。每个存储器块均可以包括多个存储器单元。一个存储器块可包括多个页。在一个实施例中，页可以是用于在存储器设备100中存储数据或读取存储器设备100中存储的数据的单位。存储器块可以是用于擦除数据的单元。在一个实施例中，存储器设备100可以是双数据率同步动态随机存取存储器(DDR SDRAM)、低功率双数据率4(LPDDR4)SDRAM、图形双数据率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存，NOR闪存、电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移转矩随机存取存储器(STT-RAM)等。在本说明书中，为了便于描述，假设并描述存储器设备100是NAND闪存的情况。

在一个实施例中，存储器设备100可以三维阵列结构来实施。本公开不仅可应用于电荷存储层配置有浮置栅极(FG)的闪存设备，而且还可应用于电荷存储层配置有绝缘层的电荷陷阱闪存(CTF)。

在一个实施例中，包括在存储器设备100中的每个存储器单元均可以被配置为用于存储一个数据位的单级单元(SLC)。此外，存储器设备100中包括的每个存储器单元均可以被配置为用于存储两个数据位的多级单元(MLC)、用于存储三个数据位的三级单元(TLC)或用于存储四个数据位的四级单元(QLC)。

存储器设备100被配置为从存储控制器200接收命令和地址，并访问由存储器单元阵列中的地址选择的区域。即，存储器设备100可以对由地址选择的区域执行与命令相对应的操作。例如，存储器设备100可以执行写入(编程)操作、读取操作和擦除操作。在编程操作中，存储器设备100可以在由地址选择的区域中编程数据。在读取操作中，存储器设备100可以从由地址选择的区域读取数据。在擦除操作中，存储器设备100可擦除存储在由地址选择的区域中的数据。

存储器设备100可包括编程循环计数器126。编程循环计数器126可以对存储器设备100中包括的多个页中将要编程的页中执行的编程循环的数量进行计数。多个页中的每一页均可包括多个存储器单元。编程循环可包括：编程电压施加阶段，用于将编程电压施加给与多个存储器单元耦合的字线；以及编程验证阶段，用于确定多个存储器单元中的所选存储器单元是否已经被完全编程。

即，编程循环计数器126可以对执行包括编程电压施加阶段和编程验证阶段的至少一个编程循环的次数进行计数。编程循环计数器126可生成通过对在包括多个存储器单元的页中执行的至少一个编程循环的数量进行计数而获得的编程循环计数值PL_COUNT。

存储器设备100可包括验证电压控制器127。验证电压控制器127可基于由编程循环计数器126计数的编程循环计数值PL_COUNT来控制验证电压VFY_VOL。具体地，验证电压控制器127可以在编程循环中包括的编程验证阶段中控制验证电压VFY_VOL。验证电压控制器127可根据编程循环计数值PL_COUNT是否超过参考值来控制验证电压VFY_VOL的电平以及施加验证电压VFY_VOL的次数。

存储器设备100可包括验证数据分析器128。验证数据分析器128可接收基于在编程循环中包括的编程验证阶段中执行的验证操作而生成的验证数据VFY_DATA。验证数据分析器128可基于验证数据VFY_DATA生成验证结果VFY_RST。验证数据VFY_DATA可包括关于在编程验证阶段中接通或断开的存储器单元的的数量的数据。此外，验证结果VFY_RST可包括表示编程操作的通过或失败的信息以及表示编程操作的通过或失败已经通过验证操作确定的信息。因此，验证数据分析器128可基于验证数据VFY_DATA来确定编程操作的通过或失败。

存储器设备100可包括状态寄存器129。状态寄存器129可存储状态信息StatusInformation。状态信息Status Information可包括表示编程操作的通过或失败的信息。此外，状态信息Status Information可包括表示在不执行所有预定编程循环的情况下确定编程操作的通过或失败的信息。存储在状态寄存器129中的状态信息Status Information可响应于状态读取命令而输出至存储控制器200。

存储控制器200可控制存储设备50的整体操作。

当向存储设备50施加电能时，存储控制器200可执行固件(FW)。当存储器设备100是闪存设备时，存储控制器200可执行诸如闪存转换层(FTL)的FW，用于控制主机300和存储器设备100之间的通信。

在一个实施例中，存储控制器200可以从主机300接收数据和逻辑块地址(LBA)，并且将LBA转换为表示存储器设备100中包括的将被存储数据的存储器单元的地址的物理块地址(PBA)。此外，存储控制器200可以在缓冲存储器中存储建立LBA和PBA之间的映射关系的逻辑物理地址映射信息。

存储控制器200可响应于来自主机300的请求控制存储器设备100，以执行编程操作、读取操作、擦除操作等。在编程操作中，存储控制器200可以向存储器设备100提供编程命令、PBA和数据。在读取操作中，存储控制器200可以向存储器设备100提供读取命令和PBA。在擦除操作中，存储控制器200可以向存储器设备100提供擦除命令和PBA。

在一个实施例中，存储控制器200可以在没有来自主机300的任何请求的情况下自主地生成编程命令、地址和数据，并且将编程命令、地址和数据传输到存储器设备100。例如，存储控制器200可以向存储器设备100提供命令、地址和数据，以执行后台操作，诸如用于磨损均衡(wear leveling)的编程操作和用于垃圾收集的编程操作。

在一个实施例中，存储控制器200可控制主机300和缓冲存储器之间的数据交换。备选地，存储控制器200可将用于控制存储器设备100的系统数据临时存储在缓冲存储器中。例如，存储控制器200可以将从主机300输入的数据临时存储在缓冲存储器中，然后将临时存储在缓冲存储器中的数据传输到存储器设备100。

在各种实施例中，缓冲存储器可用作存储控制器200的工作存储器或高速缓冲存储器。缓冲存储器可以存储由存储控制器200执行的代码或命令。备选地，缓冲存储器可存储由存储控制器200处理的数据。

在一个实施例中，缓冲存储器可以用动态随机存取存储器(DRAM)来实施，诸如双数据率同步DAM(DDR SDRAM)、DDR4SDRAM、低功率双数据率4(LPDDR4)SDRAM、图形双数据率(GDDR)SRAM、低功率DDR(LPDDR)或Rambus动态随机存取存储器(RDRAM)或静态随机存取存储器(SRAM)。

在各种实施例中，存储设备50可以不包括缓冲存储器。因此，存储设备50外部的易失性存储器设备100可执行缓冲存储器的功能。

在一个实施例中，存储控制器200可控制至少两个存储器设备100。存储控制器200可根据交织(interleaving)方案来控制存储器设备，以提高操作性能。

存储控制器可包括状态信息确定器210。状态信息确定器210可以向存储器设备100输出状态读取命令，以便确定由存储器设备100执行的操作的通过或失败。状态信息确定器210可通过接收存储在状态寄存器129中的状态信息Status Information来确定由存储器设备100执行的操作的通过或失败。状态信息确定器210可基于状态信息StatusInformation来确定编程操作已被处理为失败，即使在存储器设备100没有完全执行预定的编程循环时。

主机300可使用各种通信方式中的至少一种与存储设备50通信，诸如通用串行总线(USB)、串行高级技术附件(SATA)、高速片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、PCI express(PCIe)、非易失性快速存储器express(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储模块(DIMM)、注册DIMM(RDIMM)和减载DIMM(LRDIMM)。

图2是示出根据实施例的图1所示存储器设备100的结构的框图。

参照图2，存储器设备100包括存储器单元阵列110、外围电路120和控制逻辑125。控制逻辑125可实施为硬件、软件或硬件和软件的组合。例如，控制逻辑125可以是控制逻辑电路和/或执行控制逻辑代码的处理器。

存储器单元阵列110可包括多个存储器块BLK1-BLKz。多个存储器块BLK1-BLKz通过行线RL耦合至地址解码器121，并且通过位线BL1-BLm耦合至读/写电路123。多个存储器块BLK1-BLKz中的每一个均包括多个存储器单元。在一个实施例中，多个存储器单元是非易失性存储器单元。

存储器单元阵列中包括的多个存储器单元可根据其用途被划分为多个块。作为控制存储器设备100所需的各种设置信息的系统信息可存储在多个块中。

第一至第z存储器块BLK1-BLKz中的每一个均包括多个单元串。第一至第m单元串分别耦合至第一至第m位线BL1-BLm。第一至第m单元串中的每一个均包括漏极选择晶体管、串联耦合的多个存储器单元和源极选择晶体管。漏极选择晶体管耦合至漏极选择线。第一至第n存储器单元耦合至第一至第n字线。源极选择晶体管耦合至源极选择线。漏极选择晶体管的漏极侧耦合至对应的位线。第一至第m单元串的漏极选择晶体管分别耦合至第一至第m位线BL1-BLm。源极选择晶体管的源极侧耦合至公共源极线。在一个实施例中，公共源极线可公共地耦合至第一至第z存储器块BLK1-BLKz。漏极选择线DSL、第一至第n字线和源极选择线包括在行线RL中。漏极选择线DSL、第一至第n字线和源极选择线由地址解码器121控制。公共源极线由控制逻辑125控制。第一至第m位线BL1-BLm由读/写电路123控制。

外围电路120包括地址解码器121、电压发生器122、读/写电路123和数据输入/输出电路124。

地址解码器121通过行线RL耦合至存储器单元阵列110。地址解码器121被配置为在控制逻辑125的控制下操作。地址解码器121通过控制逻辑125接收地址ADDR。

在一个实施例中，以页为单位执行存储器设备100的编程操作和读取操作。

在编程和读取操作中，由控制逻辑125接收的地址ADDR可包括块地址和行地址。地址解码器121被配置为解码所接收地址ADDR中的块地址。地址解码器121根据解码的块地址在存储器块BLK1-BLKz中选择一个存储器块。

地址解码器121被配置为解码所接收地址ADDR中的行地址。地址解码器121通过根据解码的行地址将由电压发生器122提供的电压施加给行线RL来选择所选存储器块的一条字线。

在擦除操作中，地址ADDR包括块地址。地址解码器121对块地址进行解码，并且根据解码的块地址选择一个存储器块。可对一个存储器块的全部或部分执行擦除操作。

在部分擦除操作中，地址ADDR可包括块地址和行地址。地址解码器121根据块地址在存储器块BLK1-BLKz中选择一个存储器块。

地址解码器121被配置为解码所接收地址ADDR中的行地址。地址解码器121通过根据解码的行地址将由电压发生器122提供的电压施加给行线RL来选择所选存储器块的至少一条字线。

在一个实施例中，地址解码器121可包括块解码器、字线解码器、地址缓冲器等。

电压发生器122使用提供给存储器设备100的外部电源电压来生成多个电压。电压发生器122在控制逻辑125的控制下操作。

在一个实施例中，电压发生器122可通过调节外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压被用作存储器设备100的操作电压。

在一个实施例中，电压发生器122可使用外部电源电压或内部电源电压来生成多个电压。

例如，电压发生器122可包括用于接收内部电源电压的多个泵电容器，并且通过在控制逻辑130的控制下选择性地激活多个泵电容器来生成多个电压。多个生成的电压被施加给由地址解码器121选择的字线。

在编程操作中，电压发生器122可生成高压编码脉冲和低于该编程脉冲的通过脉冲。在读取操作中，电压发生器122可生成读取电压和高于读取电压的通过电压。在擦除操作中，电压发生器122可生成擦除电压。

读/写电路123包括第一至第m页缓冲器PB1-PBm。第一至第m页缓冲器PB1-PBm分别通过第一至第m位线BL1-BLm耦合至存储器单元阵列110。第一至第m页缓冲器PB1至PBm在控制逻辑125的控制下操作。

第一至第m页缓冲器PB1-PBm与数据输入/输出电路124通信数据。在编程操作中，第一至第m页缓冲器PB1-PBm接收将通过数据输入/输出电路124和数据线DL存储的数据DATA。

在编程操作中，当编程脉冲被施加给所选字线时，第一至第m页缓冲器PB1-PBm可将通过数据输入/输出电路124接收的数据DATA通过位线BL1-BLm传送到所选存储器单元。所选页的存储器单元根据传送的数据DATA进行编程。耦合至施加编程允许电压(例如，地电压)的位线的存储器单元可具有增加的阈值电压。可以维持耦合至施加编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压。在编程验证操作中，第一至第m页缓冲器PB1-PBm通过位线BL1-BLm从所选存储器单元读取页数据。

在读取操作中，读/写电路123通过位线BL从所选页的存储器单元读取数据DATA，并将所读取的数据DATA输出至数据输入/输出电路124。在擦除操作中，读/写电路123可浮置位线BL。

在一个实施例中，读/写电路123可包括列选择电路。

数据输入/输出电路124通过数据线DL耦合至第一至第m页缓冲器PB1-PBm。数据输入/输出电路124在控制逻辑125的控制下操作。在编程操作中，数据输入/输出电路124从外部控制器(未示出)接收将被存储的数据DATA。

控制逻辑125耦合至地址解码器121、电压发生器122、读/写电路123和数据输入/输出电路124。控制逻辑125可控制存储器设备100的整体操作。控制逻辑125接收命令CMD和地址ADDR。控制逻辑125响应于命令CMD来控制地址解码器121、电压发生器122、读/写电路123和数据输入/输出电路124。

控制逻辑125可包括编程循环计数器126、验证电压控制器127、验证数据分析器128和状态寄存器129。

编程循环计数器126可以对包括在存储器设备100中的多个页中的一个页中执行的编程循环的数量进行计数。验证电压控制器127可基于通过对编程循环的数量进行计数而获得的编程循环计数值PL_COUNT来控制编程验证阶段中的验证数和验证电压VFY_VOL的电平。验证数据分析器128可通过编程验证阶段接收验证数据VFY_DATA，并且基于验证数据VFY_DATA生成验证结果VFY_RST。状态寄存器129可存储编程操作的通过信息或失败信息Fail Information(FI)并且设置标志Flag，它们包括在验证结果VFY_RST中。

将参考图6更详细地描述控制逻辑125中包括的编程循环计数器126、验证电压控制器127、验证数据分析器128和状态寄存器129。

图3是示出图2所示的存储器单元阵列110的实施例的示图。

参照图3，存储器单元阵列110可包括多个存储器块BLK1-BLKz。每个存储器块均可以具有三维结构。每个存储器块可包括堆叠在衬底(未示出)上的多个存储器单元。多个存储器单元可沿着+X、+Y和+Z方向布置。将参照图4和图5更详细地描述每个存储器块的结构。

图4是示出根据另一实施例的图3所示存储器块BLK1-BLKz中的任一个存储器块BLKa的电路图。

参照图4，存储器块BLKa可包括多个单元串CS11-CS1m和CS21-CS2m。在一个实施例中，多个单元串CS11-CS1m和CS21-CS2m中的每一个可形成为“U”形。在存储器块BLKa中，m个单元串沿行方向(即，+X方向)布置。图4示出了在列方向(即，+Y方向)上布置的两个单元串。然而，这是为了便于描述，并且应理解，可以沿列方向布置三个单元串。

多个单元串CS11-CS1m和CS21-CS2m中的每一个可包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1-MCn、管式晶体管PT和至少一个漏级选择晶体管DST。

选择晶体管SST和DST以及存储器单元MC1-MCn可具有彼此相似的结构。在一个实施例中，选择晶体管SST和DST以及存储器单元MC1-MCn中的每一个均可以包括沟道层、隧道绝缘层、电荷存储层和阻塞绝缘层。在一个实施例中，可以在每个单元串中提供用于提供沟道层的支柱。在一个实施例中，可以在每个单元串中提供用于提供沟道层、隧道绝缘层、电荷存储层和阻塞绝缘层中的至少一个的支柱。

每个单元串的源极选择晶体管SST耦合在公共源极线CSL和存储器单元MC1-MCp之间。

在一个实施例中，布置在同一行上的单元串的源极选择晶体管耦合至沿行方向延伸的源极选择线，并且布置在不同行上的单元串的源极选择晶体管耦合至不同的源极选择线。在图4中，第一行上的单元串CS11-CS1m的源极选择晶体管耦合至第一源极选择线SSL1。第二行上的单元串CS21-CS2m的源极选择晶体管耦合至第二源极选择线SSL2。

在另一实施例中，单元串CS11-CS1m和CS21-CS2m的源极选择晶体管可共同耦合至一条源极选择线。

每个单元串的第一至第n存储器单元MC1-MCn耦合在源极选择晶体管SST和漏极选择晶体管DST之间。

第一至第n存储器单元MC1-MCn可分为第一至第p存储器单元MC1-MCp和第(p+1)至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1-MCp沿+Z方向的相反方向顺序布置，并且串联耦合在源极选择晶体管SST和管式晶体管PT之间。第(p+1)至第n存储器单元MCp+1至MCn沿+Z方向顺序布置，并且串联耦合在管式晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1-MCp和第(p+1)至第n存储器单元MCp+1至MCn通过管式晶体管PT耦合。每个单元串的第一至第n存储器单元MC1-MCn的栅电极分别耦合至第一至第n字线WL1-WLn。

每个单元串的管式晶体管PT的栅极耦合至管线PL。

每个单元串的漏极选择晶体管DST耦合在对应位线与存储器单元MCp+1-MCn之间。沿行方向布置的单元串耦合至在行方向上延伸的漏极选择线。第一行上的单元串CS11-CS1m的漏极选择晶体管耦合至第一漏极选择线DSL1。第二行上的单元串CS21-CS2m的漏极选择晶体管耦合至第二漏极选择线DSL2。

沿列方向布置的单元串耦合至在列方向上延伸的位线。在图4中，第一列上的单元串CS11和CS21耦合至第一位线BL1。第m列上的单元串CS1m和CS2m耦合至第m位线BLm。

在行方向上布置的单元串中，耦合至相同字线的存储器单元构成一个页。例如，在第一行上的单元串CS11-CS1m中，耦合至第一字线WL1的存储器单元构成一个页。在第二行上的单元串CS21-CS2m中，耦合至第一字线WL1的存储器单元构成另一页。当选择漏极选择线DSL1和DSL2中的任一条时，可以选择在一个行方向上布置的单元串。当选择字线WL1-WLn中的任一条时，可以在所选单元串中选择一个页。

在另一实施例中，可提供偶数位线和奇数位线，而不是第一至第m位线BL1-BLm。此外，沿行方向布置的单元串CS11-CS1m或CS21-CS2m中的偶数单元串可分别耦合至偶数位线，并且沿行方向布置的单元串CS11-CS1m或CS21-CS2m中的奇数单元串可分别耦合至奇数位线。

在一个实施例中，第一至第n存储器单元MC1-MCn中的至少一个可用作伪存储器单元。例如，可以提供至少一个伪存储器单元以减小源极选择晶体管SST和存储器单元MC1-MCp之间的电场。备选地，可以提供至少一个伪存储器单元以减小漏极选择晶体管DST和存储器单元MCp+1至MCn之间的电场。当伪存储器单元的数量增加时，存储器块BLKa的操作的可靠性提高。另一方面，存储器块BLKa的大小增加。当伪存储器单元的数量减少时，存储器块BLKa的大小减小。另一方面，存储器块BLKa的操作的可靠性可能劣化。

为了有效地控制至少一个伪存储器单元，伪存储器单元可具有所需的阈值电压。在存储器块BLKa的擦除操作之前或之后，可以对所有或一些伪存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，伪存储器单元的阈值电压控制施加到与相应伪存储器单元耦合的伪字线的电压，使得伪存储器单元可具有所需的阈值电压。

图5是示出根据另一实施例的图3所示的存储器块BLK1-BLKz中的任一个存储器块BLKb的电路图。

参照图5，存储器块BLKb可包括多个单元串CS11'-CS1m'和CS21'-CS2m'。多个单元串CS11'-CS1m'和CS21'-CS2m'中的每一个沿着+Z方向延伸。多个单元串CS11'-CS1m'和CS21'-CS2m'中的每一个包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1-MCn以及至少一个漏级选择晶体管DST，它们堆叠在存储器块BLKb下方的衬底(未示出)上。

每个单元串的源极选择晶体管SST耦合在公共源极线CSL和存储器单元MC1-MCn之间。布置在同一行上的单元串的源极选择晶体管耦合至同一源极选择线。布置在第一行的单元串CS11'-CS1m'的源极选择晶体管耦合至第一源极选择线SSL1。布置在第二行的单元串CS21'-CS2m'的源极选择晶体管耦合至第二源极选择线SSL2。在另一实施例中，单元串CS11'-到CS1m'和CS21'-CS2m'的源极选择晶体管可共同耦合至一条源极选择线。

每个单元串的第一至第n存储器单元MC1-MCn串联耦合在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1-MCn的栅电极分别耦合至第一至第n字线WL1-WLn。

每个单元串的漏极选择晶体管DST耦合在对应的位线和存储器单元MC1-MCn之间。沿行方向布置的单元串的漏极选择晶体管耦合至沿行方向延伸的漏极选择线。第一行上的单元串CS11'-CS1m'的漏极选择晶体管耦合至第一漏极选择线DSL1。第二行上的单元串CS21'-CS2m'的漏极选择晶体管耦合至第二漏极选择线DSL2。

从而，图5的存储器块BLKb具有类似于图4的存储器块BLKa的电路，除了管式晶体管PT被排除在图5的每个单元串之外。

在另一实施例中，可以提供偶数位线和奇数位线，而不是第一至第m位线BL1-BLm。此外，在行方向上布置的单元串CS11'-CS1m'或CS21'-CS2m'中的偶数单元串可分别耦合至偶数位线，并且在行方向上布置的单元串CS11'-CS1m'或CS21'-CS2m'中的奇数单元串可分别耦合至奇数位线。

在一个实施例中，第一至第n存储器单元MC1-MCn中的至少一个可用作伪存储器单元。例如，可以提供至少一个伪存储器单元以减小源极选择晶体管SST和存储器单元MC1-MCp之间的电场。备选地，可以提供至少一个伪存储器单元以减小漏极选择晶体管DST和存储器单元MCp+1至MCn之间的电场。当伪存储器单元的数量增加时，存储器块BLKb的操作的可靠性提高。另一方面，存储器块BLKb的大小增加。当伪存储器单元的数量减少时，存储器块BLKb的大小减小。另一方面，存储器块BLKb的操作的可靠性可能劣化。

为了有效地控制至少一个伪存储器单元，伪存储器单元可具有所需的阈值电压。在存储器块BLKb的擦除操作之前或之后，可以对所有或一些伪存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，伪存储器单元的阈值电压控制施加到与相应伪存储器单元耦合的伪字线的电压，使得伪存储器单元可具有所需的阈值电压。

图6是示出包括在图1所示存储器设备中的控制逻辑125和存储控制器200的配置的示图。

参考图6，控制逻辑125可包括编程循环计数器126、验证电压控制器127、验证数据分析器128和状态寄存器129。此外，图6所示的存储控制器200可包括状态信息确定器210。

编程循环计数器126可对至少一个编程循环的数量进行计数。至少一个编程循环可以在存储器设备100包括的多个页中的包括将被编程的存储器单元的页执行。多个页中的每一个均可包括多个存储器单元。

具体地，编程循环可包括编程电压施加阶段和编程验证阶段。编程电压施加阶段可以是用于将编程电压施加到与多个存储器单元耦合的字线的阶段。编程验证阶段可以是用于确定多个存储器单元中的所选存储器单元是否已被完全编程的阶段。

从而，编程循环计数器126可以对多个编程循环进行计数，其中每个编程循环包括编程电压施加阶段和编程验证阶段，它们被执行以对所选存储器单元进行编程。

编程循环计数器126可生成通过对多个编程循环进行计数而获得的编程循环计数值PL_COUNT。每当对多个编程循环进行计数时，编程循环计数器126可生成编程循环计数值PL_COUNT。即，每当执行编程循环时，编程循环计数值PL_COUNT可以递增1。

编程循环计数器126可以向验证电压控制器127提供生成的编程循环计数值PL_COUNT。

验证电压控制器127可控制在编程验证阶段中执行的验证操作的种类以及验证电压VFY_VOL的电平。在一个实施例中，编程验证阶段可包括将辅助验证电压Vvfya施加到与多个存储器单元耦合的字线的辅助验证操作和施加大于辅助验证电压Vvfya的主验证电压Vvfym的主验证操作中的至少一个。

验证电压控制器127可基于通过对至少一个编程循环的数量进行计数而生成的编程循环计数值PL_COUNT来控制将在编程验证阶段中施加给字线的验证电压VFY_VOL。可以从编程循环计数器126接收编程循环计数值PL_COUNT。此外，编程循环计数值PL_COUNT可以是通过对在所选存储器单元上执行的编程循环的数量进行计数而获得的值。

在一个实施例中，验证电压控制器127可基于编程循环计数值PL_COUNT来控制验证操作的种类和验证电压VFY_VOL的电平。当编程循环计数值PL_COUNT小于预先存储的参考值时，验证电压控制器127可以仅控制将在编程验证阶段执行的主验证操作。相反，当编程循环计数值PLL计数是预先存储的参考值或更多时，验证电压控制器127可控制将在编程验证阶段中执行的辅助验证操作和主验证操作。

验证电压控制器127可输出基于编程循环计数值PL_COUNT确定的验证电压VFY_VOL。验证电压VFY_VOL可施加给与多个存储器单元耦合的字线。当验证电压控制器127确定在编程验证阶段仅执行主验证操作时，主验证电压Vvfym可施加于字线。当验证电压控制器127确定在编程验证阶段中执行辅助验证操作和主验证操作时，可以将辅助验证电压Vvfya和主验证电压Vvfym施加给字线。验证电压控制器127可以在将辅助验证电压Vvfya施加给字线之后控制将被施加给字线的主验证电压Vvfym。即，验证电压控制器127可控制在编程验证阶段中将在执行辅助验证操作之后执行的主验证操作。

验证数据分析器128可接收验证数据VFY_DATA。验证数据VFY_DATA可以是通过执行包括在至少一个编程循环中的编程验证阶段而获得的结果。即，验证数据VFY_DATA可以是关于通过执行编程验证阶段中包括的辅助验证操作和主验证操作中的至少一个所获得的结果的数据。

验证数据分析器128可基于验证数据VFY_DATA生成验证结果VFY_RST。当在验证数据VFY_DATA中仅包括通过仅执行主验证操作而获得的结果时，验证数据分析器128可以不生成验证结果VFY_RST。即，当仅执行主验证操作时，可以在不确定编程通过或编程失败的情况下执行多个编程循环。

然而，当在验证数据VFY_DATA中包括通过执行主验证操作之外还执行的辅助验证操作而获得的结果时，验证数据分析器128可生成验证结果VFY_RST。验证结果VFY_RST可通过对验证数据VFY_DATA中包括的接通或断开的存储器单元的数量进行计数来生成。

具体地，验证数据VFY_DATA可包括用于在辅助验证操作和主验证操作中对接通或断开的存储器单元进行分类的数据。在一个实施例中，当存储器单元接通时，关于对应存储器单元的验证数据VFY_DATA可包括“0”。相反，当存储器单元断开时，关于对应存储器单元的验证数据VFY_DATA可包括“1”。即，用于区分存储器单元的接通和断开状态的数据可存储在验证数据VFY_DATA中。

因此，验证数据分析器128可通过接收验证数据VFY_DATA来对辅助验证操作和主验证操作中接通或断开的存储器单元的数量进行计数。即，验证数据分析器128可通过对验证数据VFY_DATA中包括的“0”或“1”的数量进行计数来对接通或断开的存储器单元的数量进行计数。

当辅助验证操作中接通的存储器单元的数量小于主验证操作中接通的存储器单元的数量时，验证数据分析器128可控制将对所选存储器单元执行的下一编程循环。相反，当辅助验证操作中接通的存储器单元的数量大于或等于主验证操作中接通的存储器单元的数量时，验证数据分析器128可控制将被停止的编程循环。此外，当辅助验证操作中接通的存储器单元的数量大于或等于主验证操作中接通的存储器单元的数量时，验证数据分析器128可生成表示编程操作失败的验证结果VFY_RST。

在一个实施例中，由于主验证电压Vvfym大于辅助验证电压Vvfya，所以辅助验证操作中接通的存储器单元的数量可小于主验证操作中接通的存储器单元的数量。相反，辅助验证操作中断开的存储器单元的数量可大于主验证操作中断开的存储器单元的数量。

然而，在编程电压施加阶段之后的字线放电的过程中，由于字线的电阻元件，耦合至字线的存储器单元的栅极电压可具有非“0”的值，即使在字线放电时也是如此。因此，辅助验证电压Vvfya可大于主验证电压Vvfym。

因此，当字线的放电特性较差时，辅助验证操作中接通的存储器单元的数量可大于主验证操作中接通的存储器单元的数量。相反，辅助验证操作中断开的存储器单元的数量可小于主验证操作中断开的存储器单元的数量。

验证数据分析器128可基于作为通过执行辅助验证操作和主验证操作获得的结果的验证数据VFY_DATA来确定编程操作的失败。即，验证数据分析器128可基于辅助验证操作和主验证操作中接通或断开存储器单元的数量来生成验证结果VFY_RST。验证结果VFY_RST可包括表示编程操作的通过或失败的信息。此外，验证结果VFY_RST可包括基于辅助验证操作和主验证操作中接通或断开的存储器单元的数量来确定编程操作的通过或失败的表示。即，验证结果VFY_RST可包括表示在没有全部执行多个编程循环时已确定编程操作的通过或失败的信息。

在一个实施例中，当字线的放电特性较差时，即，当辅助验证操作中接通的存储器单元的数量大于或等于主验证操作中接通的存储器单元的数量时，验证数据分析器128可生成表示编程操作的失败的验证结果VFY_RST。此外，验证数据分析器128可生成表示已经基于接通的存储器单元确定编程操作的失败的验证结果VFY_RST。

状态寄存器129可基于验证结果VFY_RST存储状态信息Status Information。验证结果VFY_RST可基于作为通过在编程验证阶段中执行辅助验证操作和主验证操作而获得的结果的验证数据VFY_DATA来生成。验证结果VFY_RST可包括表示编程操作的通过或失败的信息。

状态信息Status Information可包括表示编程操作的通过或失败的信息。在本公开中，除了编程操作的通过或失败之外，状态信息Status Information还可以包括表示已经基于包括在验证数据VFY_DATA中的接通或断开的存储器单元的数量确定编程操作的通过或失败的信息。已经基于包括在验证数据VFY_DATA中的接通或断开的存储器单元的数量确定的表示编程操作的通过或失败的信息可以是关于标志Flag的信息。状态寄存器129可基于关于标志Flag的信息来存储标志Flag。标志Flag可以是“0”或“1”。

从而，状态寄存器129可存储表示对所选存储器单元执行的编程操作的通过或失败的数据以及表示已经基于包括在验证数据VFY_DATA中的接通或断开的存储器单元的数量确定了编程操作的通过或失败的标志Flag。

包括在存储控制器200中的状态信息确定器210可接收对应于状态读取命令的状态信息Status Information。状态信息Status Information可以是存储在状态寄存器129中的信息。状态信息Status Information可包括表示编程操作的通过或失败的信息以及表示已经基于包括在验证数据VFY_DATA中的接通或断开的存储器单元的数量确定了编程操作的通过或失败的信息。状态信息确定器210可通过接收存储在状态寄存器129中的状态信息Status Information来确定由存储器设备100执行的操作的通过或失败。

图7是示出编程验证电压增加的实施例的示图。

参照图7，图7示出了对所选存储器单元执行的多个编程循环中的任一编程循环。多个编程循环中的每一个均可以包括用于施加编程电压的编程电压施加阶段和用于确定所选存储器单元是否已被完全编程的编程验证阶段。图7示出了包括在一个编程循环中的编程电压施加阶段和编程验证阶段。

可以对存储器设备100中包括的多个存储器单元中的所选存储器单元执行编程循环。即，可以对所选存储器单元执行编程电压施加阶段和编程验证阶段。当编程验证阶段完成时，可执行下一编程循环。

在一个实施例中，为了对所选存储器单元进行编程，在编程电压施加阶段中，第一编程电压Vpgm1可施加于所选字线。包括所选存储器单元的页的多个存储器单元可耦合至所选字线。

在通过将第一编程电压Vpgm1施加到所选字线来对所选存储器单元进行编程之后，可以执行编程验证阶段。在编程验证阶段，当仅执行主验证操作时，仅主验证电压Vvfym可施加于所选字线。在编程验证阶段中，当执行辅助验证操作和主验证操作时，在将辅助验证电压Vvfya施加于所选字线之后，可以将主验证电压Vvfym施加于所选字线。

在图7中，假设在编程验证阶段仅执行主验证操作的情况。

在一个实施例中，施加于所选字线的电压Vvfym+Vdisch可大于预设的主验证电压Vvfym。

具体地，在施加编程电压之后对字线进行放电的过程中，由于字线的电阻元件，字线的放电可能无法完成。当字线的放电未完成时，耦合至字线的多个存储器单元的栅极电压可具有非“0”的值。在一个实施例中，字线放电后耦合至多个存储器单元的字线电压可为“Vdisch”。

因此，当大于主验证电压Vvfym的电压Vvfym+Vdisch施加于所选字线时，可以不使用具有期望电平的主验证电压Vvfym执行验证操作。因此，编程操作完成的存储器单元可以被确定为编程失败。

图8是示出编程验证电压增加的实施例的示图。

参照图8，图8示出了存储器单元的阈值电压分布。图8所示的水平轴表示存储器单元的阈值电压Vth的幅度，并且图8所示的垂直轴表示存储器单元的数量。在图8中，假设存储器设备100中包括的每个存储器单元是配置为存储一个数据位的单级单元(SLC)的情况。因此，包括在存储器设备100中的每个存储器单元可具有擦除状态E和单个编程状态P中的任一个。图8所示的阈值电压分布表示在执行多个编程循环以对所选存储器单元进行编程之后的阈值电压分布。

存储器单元可以在开始时处于擦除状态E。随后，可对处于擦除状态的存储器单元进行编程。在多个编程循环之后，最初处于擦除状态E的存储器单元可处于编程状态P。多个编程循环中的每一个均可包括编程电压施加阶段和编程验证阶段。当处于擦除状态E的存储器单元被编程时，存储器设备100可通过编程验证阶段来检查存储器单元是否处于编程状态P。

在编程验证阶段，可以执行主验证操作。主验证操作可以是通过将主验证电压Vvfym施加给与所选存储器单元耦合的字线来确定所选存储器单元是否已被编程的操作。因此，主验证电压Vvfym可以是用于区分擦除状态E和编程状态P的电压。

然而，由于字线的放电特性，主验证电压Vvfym可增加。即，在将编程电压施加给所选字线之后对所选字线进行“放电”的过程中，所选字线可能没有完全放电，因此耦合至所选字线的存储器单元的栅极电压的值可能不是真正的“0”。因此，如图8所示，主验证电压Vvfym可有效地变为不能区分擦除状态E和编程状态P的电压Vvfym+Vdisch。

当主验证电压无法区分编程状态P和擦除状态E时，尽管存储器单元是编程存储器单元，但当更改的主验证电压Vvfym+Vdisch施加于所选字线时，可接通被编程的存储器单元。

即，在验证操作中，尽管存储器单元被编程为断开，但存储器单元可接通。当存储器单元即使将被断开也接通时，可以确定字线的放电特性较差。字线的放电特性较差可意味着在施加编程电压之后，耦合至所选字线的存储器单元的栅极电压不会变为0V。

当字线的放电特性较差时，即使编程操作通过，在随后的读取操作中也可能发生不可纠正的ECC(UECC)失败。当发生UECC失败时，可出现存储在所选页或包括所选页的存储器块中的数据无法恢复的问题。

因此，在本公开中，在读取操作之前，在编程操作中识别字线的特性，使得可以预先防止UECC失败的发生。即，在本公开中，可以基于字线的放电特性，在执行编程循环的过程中将编程操作处理为失败，以便防止在读取操作中发生失败。

图9是示出根据本公开实施例的编程验证方法的示图。

参照图9，图9示出了所选存储器单元处于编程状态的过程。图9是示出在所选存储器单元中执行多个编程循环中的一些编程循环的示图。

具体地，可以对包括在存储器块中的多个存储器单元中的所选存储器单元进行编程。为了对所选存储器单元进行编程，可以对所选存储器单元执行至少一个编程循环。编程循环可包括用于将编程电压施加于与所选存储器单元耦合的字线的编程电压施加阶段以及用于确定所选存储器单元是否已经被完全编程的编程验证阶段。

在一个实施例中，第一编程循环可包括用于将第一编程电压Vpgm1施加于字线的阶段和用于将主验证电压Vvym施加于字线的编程验证阶段。因此，为了对所选存储器单元进行编程，第一编程电压Vpgm1可施加于与所选存储器单元耦合的字线。在将第一编程电压Vpgm1施加于与所选存储器单元耦合的字线之后，可以将主验证电压Vvfym施加于该字线，以便检查所选存储器单元是否已被编程。

当所选存储器单元在即使执行了第一编程循环也未被编程时，可对所选存储器单元执行第二编程循环。第二编程循环可包括用于向字线施加比第一编程电压Vpgm1高出步进电压的电压Vpgm1+Vstep的阶段以及用于向字线施加主验证电压Vvfym的编程验证阶段。

因此，为了对所选存储器单元进行编程，可以将比第一编程电压高出步进电压的电压Vpgm1+Vstep施加到与所选存储器单元耦合的字线。在将编程电压施加于与所选存储器单元耦合的字线之后，可以将主验证电压Vvvfym施加于字线，以便检查所选存储器单元是否已被编程。

随后，可对所选存储器单元执行用于对所选存储器单元编程的多个编程循环。

当对所选存储器单元执行的多个编程循环的数量达到参考值时，在后续编程循环中包括的编程验证阶段可包括将辅助验证电压Vvfya施加于字线的辅助验证操作和施加大于辅助验证电压Vvfya的主验证电压Vvfym的主验证操作。在对所选存储器单元执行辅助验证操作之后，可以执行主验证操作。

在一个实施例中，当对所选存储器单元执行的多个编程循环的数量是“R”时，从第(R+1)编程循环开始的每个编程循环的编程验证阶段可包括辅助验证操作和主验证操作。具体地，为了对所选存储器单元进行编程，可以对所选存储器单元执行第(R+1)编程循环。

在一个实施例中，第(R+1)编程循环可包括用于将参考编程电压Vref施加于字线的阶段以及用于将辅助验证电压Vvfya和主验证电压Vvfym施加于该字线的编程验证阶段。因此，为了对所选存储器单元进行编程，可以将参考编程电压Vref施加于与所选存储器单元耦合的字线。在参考编程电压Vref被施加于与所选存储器单元耦合的字线之后，可将辅助验证电压Vvfya和主验证电压Vvfym施加于该字线，以便检查所选字线是否已被编程。

当即使执行了第(R+1)编程循环也未对所选存储器单元执行编程时，可以对所选存储器单元执行第(R+2)编程循环。第(R+2)编程循环可包括用于将比参考编程电压Vref高步进电压的电压施加于字线的阶段以及用于将辅助验证电压Vvfya和主验证电压Vvfym施加于该字线的编程验证阶段。

因此，为了对所选存储器单元进行编程，可以将比参考编程电压高步进电压的电压Vref+Vstep施加于与所选存储器单元耦合的字线。在将比参考编程电压高步进电压的电压Vref+Vstep施加于与所选存储器单元耦合的字线之后，主验证电压Vvfym可被施加给该字线，以便检查所选存储器单元是否已被编程。

随后，可以执行附加的编程循环，以便对所选存储器单元进行编程。

图10是示出辅助验证电压的反转的示图。

参照图10，图10示出了对所选存储器单元执行的多个编程循环的数量达到参考值“R”之后执行的第(R+1)编程循环。

可以执行第(R+1)编程循环以便对所选存储器单元进行编程。第(R+1)编程循环可包括编程电压施加阶段和编程验证阶段。在第(R+1)编程循环的编程电压施加阶段中施加的编程电压可以是参考编程电压Vref。此外，在第(R+1)编程循环的编程验证阶段中执行的操作可包括辅助验证操作和主验证操作。

在一个实施例中，参考编程电压Vref可施加于与所选存储器单元耦合的字线。当参考编程电压Vref被施加于与所选存储器单元耦合的字线时，所选存储器单元可以被编程。可执行编程验证阶段，以便检查所选存储器单元是否已被编程。

在一个实施例中，可对所选存储器单元执行辅助验证操作和主验证操作。辅助验证操作可以是通过向与所选存储器单元耦合的字线施加辅助验证电压Vvfya执行的验证操作。此外，主验证操作可以是通过将主验证电压Vvfym施加于与所选字线耦合的字线而执行的验证操作。可以在将辅助验证电压Vvfya施加于与所选存储器单元耦合的字线之后施加主验证电压Vvfym。主验证电压Vvfym可具有大于辅助验证电压Vvfya的值。

然而，在施加参考电压Vref之后对与所选存储器单元耦合的字线放电的过程中，由于字线的电阻元件，字线的放电可能无法完成。即，耦合至字线的多个存储器单元的栅极电压可具有不是“0”的值，在一个实施例中，在编程验证阶段中包括的辅助验证操作中，可以向字线施加比辅助验证电压Vvfya高出电压Vdisch的电压，电压Vdisch由字线的放电特性引起。

因此，虽然辅助验证电压Vvfya被施加于字线，但高于主验证电压Vvfym的电压可有效地施加于字线。这种现象被称为辅助验证电压Vvfya的反转。

辅助验证电压Vvfya的反转可意味着字线的放电特性较差。字线的放电特性较差可意味着在编程电压施加阶段之后耦合至所选字线的存储器单元的栅极电压不是0V。

当字线的放电特性较差时，在编程操作后的读取操作中可能发生不可纠正的ECC(UECC)失败。当发生UECC失败时，可能无法恢复数据。因此，在编程验证阶段，可确定字线的放电特性，并且当字线的放电特性较差时，可以通过将编程操作作为失败处理来恢复数据。即，当编程操作失败时，可以在另一存储器块中包括的存储器单元中对编程数据进行编程。

从而，字线的放电特性可基于通过编程验证阶段确定的接通或断开的存储器单元的数量来确定。

将参考图11和图12更详细地描述用于确定字线的放电特性的方法和用于在编程验证阶段将编程操作处理为失败的方法。

图11是示出确定字线的放电特性的实施例的示图。

参照图11，图11示出了在对所选存储器单元执行的多个编程循环的数量达到参考值之后编程的存储器单元的阈值电压分布。图11所示的水平轴表示存储器单元的阈值电压Vth的幅度，并且图11所示的垂直轴表示存储器单元的数量。在图11中，假设了辅助验证电压Vvfya不反转的情况。

在一个实施例中，所选存储器单元可通过多个编程循环处于编程状态。多个编程循环中的每一个均可以包括编程电压施加阶段和编程验证阶段。

在一个实施例中，当在对所选存储器单元执行的多个编程循环的数量达到参考值时，包括在存储器设备100中的控制逻辑可控制用于在编程验证阶段中顺序执行的辅助验证操作和主验证操作。

在编程验证阶段中，可以执行辅助验证操作。辅助验证操作可以是通过将辅助验证电压Vvfya施加于字线来检查耦合至与所选存储器单元耦合的字线的存储器单元是否已被编程的操作。当执行辅助验证操作时，编程的存储器单元可以被断开(断开单元)，而处于擦除状态的未编程存储器单元可以被接通(接通单元)。

在一个实施例中，当执行辅助验证操作时，区域A中的存储器单元可以被接通，而区域B和C中的存储器单元可以被断开。

在编程验证阶段中，可以执行主验证操作。主验证操作可以是通过向字线施加主验证电压Vvfym来检查耦合至与所选存储器单元耦合的字线的多个存储器单元的操作。当执行主验证操作时，编程的存储器单元可被断开，而处于擦除状态的未编程存储器单元可被接通。

在一个实施例中，当执行主验证操作时，区域A和B中的存储器单元可以被接通，而区域C中的存储器单元可以被断开。

从而，由于主验证电压Vvfym大于辅助验证电压Vvfya，所以当通过使用辅助验证电压Vvfya执行验证操作而接通的存储器单元的数量(A)小于通过使用主验证电压Vvfym执行验证操作而接通的存储器单元的数量(A+B)时，可以确定字线的特性是令人满意的。附加地或备选地，当通过使用辅助验证电压Vvfya执行验证操作而断开的存储器单元的数量(B+C)大于通过使用主验证电压Vvfym执行验证操作而断开的存储器单元的数量(C)时，可以确定字线的特性是令人满意的。

图12是示出编程操作失败的实施例的示图。

参考图12，图12示出了在对所选存储器单元执行的多个编程循环的数量达到参考值后编程的存储器单元的阈值电压分布。图12所示的水平轴表示存储器单元的阈值电压Vth的幅度，而图12所示的垂直轴表示存储器单元的数量。在图12中，假设了辅助验证电压Vvfya被反转(Vvfya')的情况。例如，反转的辅助验证电压Vvfya'可具有大于主验证电压Vvfym大的幅度。即，通常，辅助验证电压Vvfya的幅度小于主验证电压Vvfym，但是当辅助验证电压Vvfya被反转时，辅助验证电压Vvfya的幅度可大于主验证电压Vvfym的幅度。

在一个实施例中，所选存储器单元可通过多个编程循环处于编程状态。多个编程循环中的每一个均可以包括编程电压施加阶段和编程验证阶段。当对所选存储器单元执行的多个编程循环的数量达到参考值时，包括在存储器设备100中的控制逻辑可以控制将在编程验证阶段中执行的辅助验证操作和主验证操作。

在编程验证阶段中，可以执行辅助验证操作。辅助验证操作可以是通过向字线施加辅助验证电压Vvfya来检查耦合至与所选存储器单元耦合的字线的存储器单元是否已经被编程的操作。

不同于图11，在图12中，辅助验证电压被反转，因此反转的辅助验证电压Vvfya'可具有大于主验证电压Vvfym的幅度。因此，当在编程验证阶段执行辅助验证操作时，区域A、B和C'中的存储器单元可接通(接通单元)，并且存储器单元区域C”可断开(断开单元)。

在编程验证阶段中，可以执行主验证操作。主验证操作可以是通过向字线施加主验证电压Vvfym来检查耦合至与所选存储器单元耦合的字线的多个存储器单元的操作。

当执行主验证操作时，编程的存储器单元可断开，并且处于擦除状态的未编程存储器单元可接通。因此，当在编程验证阶段执行主验证操作时，区域A和B中的存储器单元可以接通(接通单元)，而区域C'和C”的存储器单元可断开(断开单元)。

从而，由于辅助验证电压被反转(Vvfya')，所以当通过使用反转验证电压Vvfya'执行验证操作而接通的存储器单元的数量(A+B+C’)大于通过使用主验证电压vvfym执行验证操作而接通的存储器单元的数量(A+B)时，可以确定字线的特性较差。附加地或备选地，当通过使用反转验证电压Vvfya'执行验证操作而断开的存储器单元的数量(C”)小于通过使用主验证电压Vvfym执行验证操作而断开的存储器单元的数量(C'+C”)时，可确定字线的特性较差。

当字线的放电特性较差时，在本教导中执行的编程操作可被处理为失败。

具体地，在验证数据分析器128通过编程验证阶段接收验证数据VFY_DATA之后，当由于辅助验证电压Vvfya被反转而确定字线的放电特性较差时，控制逻辑125中包括的验证数据分析器128将对应的编程操作处理为失败。

当通过使用反转辅助验证电压Vvfya'执行验证操作而接通的存储器单元的数量大于通过使用主验证电压Vvfym执行验证操作而接通的存储器单元的数量时，验证数据分析器128可生成表示编程操作失败的验证结果。此外，当通过使用反转辅助验证电压Vvfya'执行验证操作而断开的存储器单元的数量大于通过使用主验证电压Vvfym执行验证操作而断开的存储器单元的数量时，验证数据分析器128可以生成表示编程操作失败的验证结果。

图13是示出验证结果中包括的信息的示图。

参照图13，图13示出了验证结果VFY_RST中包括的失败信息Fail Information(FI)和标志Flag。失败信息FI可包括表示对所选存储器单元执行的编程操作失败的信息。标志Flag可包括表示在没有执行所有预定编程循环的情况下编程操作已经失败的信息。

具体地，失败信息FI可包括表示编程操作失败的信息。

参考图12和图13，当辅助验证电压Vvfya由于字线的放电特性而反转时，通过使用反转辅助验证电压Vvfya'执行验证操作而接通的存储器单元的数量可大于通过使用主验证电压Vvfym执行验证操作而接通的存储器单元的数量。即，在编程电压施加阶段之后，辅助验证电压Vvfya可被反转(Vvfya')，即使当辅助验证电压Vvfya由于字线的放电特性而小于主验证电压Vvfym时。

因此，包括在控制逻辑中的验证数据分析器128可通过对通过辅助验证操作和主验证操作而接通的存储器单元的数量进行计数来将对应的编程操作处理为失败。验证数据分析器128可生成验证结果VRF_RST，其包括表示编程操作失败的信息的失败信息FI。

在另一实施例中，当由于字线的放电特性而反转辅助验证电压Vvfya时，通过使用反转辅助验证电压Vvfya'执行验证操作而断开的存储器单元的数量可小于通过使用主验证电压Vvfym执行验证操作而断开的存储器单元的数量。类似地，包括在控制逻辑中的验证数据分析器128可通过对通过辅助验证操作和主验证操作而断开的存储器单元的数量进行计数来将对应的编程操作处理为失败。验证数据分析器128可生成包括失败信息FI的验证结果VRY_RST，其是表示编程操作失败的信息。

标志Flag可包括表示编程操作通过哪个处理被确定为失败的信息。

通常，当对所选存储器单元执行多个编程循环时，不确定编程通过或编程失败，直至多个编程循环全部执行为止。即，基于将被编程的存储器单元的速度对多个存储器单元中的快单元和慢单元进行分类，并且执行编程循环，直到完成编程操作。当多个编程循环均被执行时，基于所执行的多个编程循环来确定编程操作的通过或失败。

然而，在本公开中，尽管多个编程循环没有全部执行，但是可以确定编程操作的通过或失败。即，当通过编程循环中包括的编程验证阶段确定字线的放电特性较差时，编程操作可被处理为失败。因此，尽管还没有全部执行多个编程循环，但编程操作可能失败。

在一个实施例中，当编程操作失败时，即使多个编程循环还没有全部执行，标志Flag可以为“0”。当多个编程循环正在执行的同时编程操作失败时，标志Flag可以为“1”。

在另一实施例中，当编程操作失败时，即使多个编程循环被全部执行，标志Flag可以为“1”。当在执行多个编程循环的同时编程操作失败时，标志Flag可以为“0”。

图14是示出根据本公开实施例的存储器设备的操作的示图。

参考图14，在步骤S1401中，编程循环计数器126可对多个编程循环进行计数。编程循环可包括编程电压施加阶段和编程验证阶段。编程电压施加阶段可以是用于将编程电压施加于与所选存储器单元耦合的字线以对所选存储器单元进行编程的阶段。编程验证阶段可以是用于向与所选存储器单元耦合的字线施加验证电压以确定所选存储器单元是否已被编程的阶段。

在一个实施例中，编程循环计数器126可生成通过对多个编程循环进行计数而获得的编程循环计数值PL_COUNT。每当对所选存储器单元执行编程循环时，可对编程循环计数值PL_COUNT进行计数。即，当对所选存储器单元执行编程循环时，编程循环计数值可递增“1”。

在步骤S1403中，验证电压控制器127可确定编程循环计数值PL_COUNT是否已达到参考值。在一个实施例中，验证电压控制器127可存储参考值。

验证电压控制器127可以从编程循环计数器126接收编程循环计数值PL_COUNT。验证电压控制器127可确定所接收的编程循环计数值PL_COUNT是否已达到所存储的参考值。

当编程循环计数值PL_COUNT达到参考值时，操作进行到步骤S1405。当编程循环计数值PL_COUNT未达到参考值时，操作进行到步骤1407。

在步骤S1405中，可以对将被编程的所选存储器单元执行辅助验证操作和主验证操作。具体地，当编程循环计数值PL_COUNT达到参考值时，验证电压控制器127可控制将在编程验证阶段中执行的辅助验证操作和主验证操作。随后，可将辅助验证电压Vvfya和主验证电压Vvfym施加给字线，从而执行辅助验证操作和主验证操作。此外，验证电压控制器127可以控制在编程验证阶段中执行的辅助验证操作之后将要执行的主验证操作。

在步骤S1407中，可对将要编程的所选存储器单元执行主验证操作。具体地，当编程循环计数值PL_COUNT未达到参考值时，验证电压控制器127可以仅控制将要在编程验证阶段执行的主验证操作。随后，主验证电压Vvfym可施加于字线，以便执行主验证操作。

图15是示出根据本公开实施例的存储器设备的操作的示图。

参照图15，在步骤S1501中，验证数据分析器128可对辅助验证操作和主验证操作中接通和断开的存储器单元的数量进行计数。

具体地，在编程操作中，编程验证阶段可以在编程电压施加阶段之后执行。编程验证阶段可包括辅助验证操作和主验证操作。编程验证阶段中包括的辅助验证操作和主验证操作可意味着编程循环计数值PL_COUNT达到参考值。

验证数据分析器128可基于验证数据VFY_DATA对接通和/或断开的存储器单元的数量进行计数。当存储器单元接通时，关于对应存储器单元的验证数据VFY_DATA可包括“0”。相反，当存储器单元断开时，关于对应存储器单元的验证数据VFY_DATA可包括“1”。因此，可基于验证数据VFY_DATA中包括的“0”或“1”的数量来对接通或断开的存储器单元的数量进行计数。

在步骤S1503中，验证数据分析器128可确定辅助验证操作中接通(断开)的存储器单元的数量是否小于(大于)主验证操作中接通(断开)的存储器单元的数量。验证数据分析器128可基于验证数据VFY_DATA比较通过辅助验证操作和主验证操作的接通或断开的存储器单元的数量。

在一个实施例中，当辅助验证操作中接通(断开)的存储器单元的数量小于(大于)主验证操作中接通(断开)的存储器单元的数量时，字线的放电特性可以是令人满意的。相反，当辅助验证操作中接通(断开)的存储器单元的数量大于(小于)主验证操作中接通(断开)的存储器单元的数量时，字线的放电特性可能较差。在编程操作之后的读取操作中，编程操作可被处理为失败，以防止不可纠正的ECC(UECC)失败。

在步骤S1505中，验证数据分析器128可将验证结果VFY_RST存储在状态寄存器129中。在一个实施例中，验证结果VFY_RST可以包括表示编程操作的通过或失败的信息以及表示已通过验证操作确定编程操作的通过或失败的信息。因此，表示编程失败的失败信息Fail Information(FI)和标志Flag可存储在状态寄存器129中。标志Flag可包括表示已通过辅助验证操作和主验证操作确定编程失败的信息。

在步骤S1507中，控制逻辑125可停止对所选存储器单元执行的编程循环。即，对所选存储器单元执行的编程操作已经失败，因此可以停止编程循环。当编程循环停止时，可在另一存储器块中包括的多个存储器单元中的任一个存储器单元中编程要在所选存储器单元中编程的数据。

在步骤S1509中，可以确定是否执行了最后的编程循环。即，当辅助验证操作中接通(断开)的存储器单元的数量小于(大于)主验证操作中接通(断开)的存储器单元时，字线的放电特性是令人满意的，因此不需要将编程操作处理为失败。因此，对所选存储器单元执行编程操作，直到执行了最后的编程循环为止。

当尚未执行最后一个编程循环时，可以执行对所选存储器单元重新编程的编程循环，并且可以通过进行到步骤S1501来执行编程验证阶段。

当执行了最后一个编程循环时，操作前进到步骤S1511。

在步骤S1511中，验证数据分析器128可将状态信息Status Information存储在状态寄存器129中。在一个实施例中，执行了多个编程循环中的最后一个编程循环，因此结束了编程操作。

因此，当即使执行了所有的编程循环也未对所选存储器单元编程时，存储器设备100可将表示编程操作失败的状态信息Status Information存储在状态寄存器129中。相反，当所选存储器单元被编程时，存储器设备100可将表示编程操作的通过的状态信息Status Information存储在状态寄存器129中。

图16是示出根据本公开实施例的存储器设备的操作的示图。

参照图16，在步骤S1601中，状态寄存器129可存储从验证数据分析器128接收的验证结果VFY_RST。存储在状态寄存器129中的验证结果VFY_RST可以是状态信息StatusInformation。

在一个实施例中，状态信息Status Information可包括表示编程操作的通过或失败的信息。此外，状态信息Status Information可包括表示在不执行所有预定编程循环的情况下已经确定编程操作的通过或失败的信息。

在步骤S1603中，存储器设备100可以从存储控制器200接收状态读取命令。状态读取命令可以是表示由存储器设备100执行的操作已经通过或失败的信息请求。

在步骤S1605中，可输出状态信息Status Information。具体地，存储在状态寄存器129中的状态信息Status Information可响应于状态读取命令输出至存储控制器200。

在一个实施例中，状态信息Status Information可包括表示编程操作的通过或失败的信息。此外，状态信息Status Information可包括表示在不执行所有预定编程循环的情况下确定编程操作的通过或失败的信息。存储控制器200可通过从存储器设备100接收状态信息Status Information来确定编程操作的通过或失败。此外，存储控制器200可通过从存储器设备100接收状态信息Status Information来检查是否在不执行所有预定编程循环的情况下确定编程操作的通过或失败。

图17是示出存储控制器1000的另一实施例的示图。对于一个实施例，存储控制器1000表示图1所示的存储控制器200。

存储控制器1000耦合至主机和存储器设备。存储控制器1000被配置为响应于从主机接收的请求来访问存储器设备。例如，存储控制器1000被配置为控制存储器设备的读取、编程、擦除和后台操作。存储控制器1000被配置为在存储器设备和主机之间提供接口。存储控制器1000被配置为驱动用于控制存储器设备的驱动固件。

参照图17，存储控制器1000可包括处理器1010、存储缓冲器1020、纠错码(ECC)电路1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。

总线1070可被配置为在存储控制器1000的组件之间提供通道。

处理器1010可控制存储控制器1000的整体操作，并执行逻辑操作。处理器1010可通过主机接口1040与外部主机通信，并且通过存储器接口1060与存储器设备通信。此外，处理器1010可通过缓冲器控制电路1050与存储缓冲器1020通信。处理器1010可将存储缓冲器1020用作工作存储器、高速缓冲存储器或缓冲存储器来控制存储器设备的操作。

处理器1010可执行闪存转换层(FTL)的功能。处理器1010可将主机通过FTL提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可使用映射表接收LPA，将其转换为PBA。根据映射单元存在FTL的几种地址映射方法。代表性的地址映射方法包括页映射方法、块映射方法和混合映射方法。

处理器1010被配置为随机化从主机接收的数据。例如，处理器1010可使用随机化种子来随机化从主机接收的数据。随机化数据被提供为将存储至存储器单元阵列中被编程的存储器设备的数据。

在读取操作中，处理器1010被配置为对从存储器设备接收的数据进行去随机化。例如，处理器1010可使用去随机化种子来对从存储器设备接收的数据去随机化。去随机化的数据可输出至主机。

在一个实施例中，处理器1010可通过驱动软件或固件来执行随机化和去随机化。

存储缓冲器1020可用作处理器1010的工作存储器、高速缓冲存储器或缓冲存储器。存储缓冲器1020可存储由处理器1010执行的代码和命令。存储缓冲器1020可包括静态RAM(SRAM)或动态RAM(DRAM)。

ECC电路1030可执行ECC操作。ECC电路1030可通过存储器接口1060对将写入存储器设备中的数据执行ECC编码。经ECC编码的数据可通过存储器接口1060传送至存储器设备。ECC电路1030可对通过存储器接口1060从存储器设备接收的数据执行ECC解码。在一个示例中，ECC电路1030可作为存储器接口1060的组件包括在存储器接口1060。

主机接口1040可以在处理器1010的控制下与外部主机通信。主机接口1040可以使用各种通信协议中的至少一种来与主机通信，诸如通用串行总线(USB)、串行AT附件(SATA)、高速片间(HSIC)、小型计算机系统接口(SCSI)、固件、外围组件互连(PCI)、PCIexpress(PCIe)、非易失性存储器express(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(EMMC)、双列直插式存储模块(DIMM)、注册DIMM(RDIMM)和减载DIMM(LRDIMM)。

缓冲器控制电路1050被配置为在处理器1010的控制下控制存储缓冲器1020。

存储器接口1060被配置为在处理器1010的控制下与存储器设备通信。存储器接口1060可通过通道与存储器设备传输命令、地址和数据。

在一个示例中，存储控制器1000可以不包括存储缓冲器1020和缓冲器控制电路1050。

在一个示例中，处理器1010可通过使用代码来控制存储控制器1000的操作。处理器1010可以从存储控制器1000中提供的非易失性存储器设备(例如，只读存储器(ROM))加载代码。在另一示例中，处理器1010可通过存储器接口1060从存储器设备加载代码。

在一个示例中，存储控制器1000的总线1070可分为控制总线和数据总线。数据总线可被配置为在存储控制器1000中传输数据，并且控制总线可被配置为在存储控制器1000中传输诸如命令和地址的控制信息。数据总线和控制总线彼此分离，并且可以不相互干扰或影响。数据总线可耦合至主机接口1040、缓冲器控制电路1050、ECC电路1030和存储器接口1060。控制总线可耦合至主机接口1040、处理器1010、缓冲器控制电路1050、存储缓冲器1020和存储器接口1060。

图18是示出根据本公开实施例的应用存储器设备的存储卡系统2000的框图。

参照图18，存储卡系统2000包括存储控制器2100、存储器设备和连接器2300。

存储控制器2100耦合至存储器设备2200。存储控制器2100被配置为访问存储器设备2200。例如，存储控制器2100被配置为控制存储器设备2200的读取、写入、擦除和后台操作。存储控制器2100被配置为在存储器设备2200和主机之间提供接口。存储控制器2100被配置为驱动固件以控制存储器设备2200。存储器设备2200可以与参照图10描述的存储器设备100相同地实施。

在一个示例中，存储控制器2100可包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和ECC电路的组件。

存储控制器2100可通过连接器2300与外部设备通信。存储控制器2100可根据特定通信协议与外部设备(例如，主机)通信。在一个示例中，存储控制器2100可通过各种通信协议中的至少一种与外部设备通信，诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI express(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小盘接口(ESDI)、集成驱动器电子设备(IDE)、固件、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe。

在一个示例中，存储器设备2200可以用各种非易失性存储器设备来实施，诸如电可擦可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)和自旋转矩转移磁性RAM(STT-MRAM)。

存储控制器2100和存储器设备2200可集成到单个半导体设备中，以构成存储卡。例如，存储控制器2100和存储器设备2200可以构成存储卡，诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存卡(CF)、智能媒体卡(SM和SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro和eMMC)、SD卡(SD、miniSD，microSD和SDHC)以及通用闪存(UFS)。

图19是示出根据本公开实施例的应用存储器设备的固态驱动器(SSD)系统3000的框图。

参考图19，SSD系统3000包括主机3100和SSD 3200。SSD 3200通过信号连接器3001与主机3100交换信号SIG，并通过电源连接器3002接收电源PWR。SSD 3200包括SSD控制器3210、多个闪存3221-322n、辅助电源3230和缓冲存储器3240。

在一个实施例中，SSD控制器3210可用作参考图1描述的存储控制器200。

SSD控制器3210可响应于从主机3100接收到的信号SIG来控制多个闪存3221-322n。在一个示例中，信号SIG可以是基于主机3100和SSD 3200之间的接口的信号。例如，信号SIG可以是通过至少一个接口限定的信号，诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI express(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小盘接口(ESDI)、集成驱动电子设备(IDE)、固件、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe。

辅助电源3230通过电源连接器3002与主机3100连接。当来自主机3100的电源供应不平滑时，辅助电源3230可提供SSD 3200的电源。在一个示例中，辅助电源3230可位于SSD3200中，或者位于SSD 3200的外部。例如，辅助电源3230可位于主板上，并向SSD 3200提供辅助电源。

缓冲存储器3240用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可临时存储从主机3100接收的数据或从多个闪存3221-322n接收的数据，或者临时存储闪存3221-322n的元数据(例如，映射表)。缓冲存储器3240可包括易失性存储器(诸如DRAM、SDRAM、DDRSDRAM、LPDDR SDRAM和GRAM)或非易失性存储器(诸如FRAM、ReRAM、STT-MRAM和PRAM)。

图20是示出根据本公开实施例应用存储器设备的用户系统4000的框图。

参照图20，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。

应用处理器4100可驱动包括在用户系统4000、操作系统(OS)、用户程序等中的组件。在一个示例中，应用处理器4100可包括用于控制包括在用户系统4000中的组件的控制器、接口、图形引擎等。应用处理器4100可设置为片上系统(SoC)。

存储器模块4200可作为用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块4200可包括易失性随机存取存储器(诸如DRAM、SDRAM、DDRSDRAM、DDR2 SDRAM、DDR3 SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3SDRAM)或者非易失性随机存取存储器(诸如PRAM、ReRAM、MRAM和FRAM)。在一个示例中，应用处理器4100和存储器模块4200可通过基于堆叠封装(PoP)封装而设置为半导体封装。

网络模块4300可与外部设备通信。在一个示例中，网络模块4300可支持无线通信，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、Wimax、WLAN、UWB、蓝牙和Wi-Fi。在一个示例中，网络模块4300可包括在应用处理器4100中。

存储模块4400可存储数据。例如，存储模块4400可存储从应用处理器4100接收的数据。备选地，存储模块4400可将其中存储的数据传输至应用处理器4100。在一个示例中，存储模块4400可以用非易失性半导体存储器设备来实施，诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、NAND闪存、NOR闪存或具有三维结构的NAND闪存。在一个示例中，存储模块4400可设置为可移动驱动器，诸如用户系统4000的存储卡或外部驱动器。

在一个示例中，存储模块4400可包括多个非易失性存储器设备，并且多个非易失性存储器设备可与参照图10至图13描述的存储器设备相同地操作。存储模块4400可与参照图1描述的存储设备50相同地操作。

用户接口4500可包括用于向应用处理器4100输入数据或命令或者向外部设备输出数据的接口。在一个示例中，用户接口4500可包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示设备、有源矩阵OLED(AMOLED)显示设备、LED、扬声器和监视器。

根据本公开，可以提供一种存储器设备及其操作方法，该存储器设备被配置为在编程验证阶段将编程操作处理为失败，以便防止UECC失败。

虽然已经参照特定实施例来示出和描述本公开，但本领域技术人员应理解，在不脱离所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本公开的范围不应局限于上述实施例，而是应当不仅由所附权利要求书而且由其等效物来确定。

在上述实施例中，可以选择性地执行所有步骤或部分步骤，并且可以省略。在每个实施例中，这些步骤不一定按照所述顺序执行，并且可以重新排列。本说明书和附图中公开的实施例仅是便于理解本公开的示例，本公开不限于此。也就是说，本领域技术人员应当清楚，可以基于本公开的技术范围进行各种修改。

同时，在附图和说明书中描述了本公开的实施例。尽管这里使用了特定术语，但这些术语仅用于解释本公开的实施例。因此，本发明不限于上述实施例，并且在本公开的精神和范围内可以有许多变化。本领域技术人员应当清楚，除了本文公开的实施例之外，还可以基于本公开的技术范围进行各种修改。

Claims (20)

1.一种存储器设备，包括：

页，包括多个存储器单元；

外围电路，被配置为执行至少一个编程循环，其中所述至少一个编程循环包括：

编程电压施加阶段，用于在编程操作期间向与所述多个存储器单元耦合的字线施加编程电压；和

编程验证阶段，用于确定所述多个存储器单元中的所选存储器单元是否已被完全编程；以及

控制逻辑，被配置为控制所述外围电路，以执行如下操作：

在所述编程验证阶段期间执行向所述字线施加辅助验证电压的辅助验证操作；

在所述编程验证阶段期间执行向所述字线施加大于所述辅助验证电压的主验证电压的主验证操作；并且

基于通过执行所述辅助验证操作和所述主验证操作获得的验证数据，确定所述编程操作的失败。

2.根据权利要求1所述的存储器设备，其中所述控制逻辑包括被配置为对所述至少一个编程循环的数量进行计数的编程循环计数器。

3.根据权利要求2所述的存储器设备，其中所述控制逻辑进一步包括验证电压控制器，所述验证电压控制器被配置为基于编程循环计数值来控制将在所述编程验证阶段期间施加给所述字线的验证电压，所述编程循环计数值是通过对所述至少一个编程循环的数量进行计数的所述编程循环计数器生成的。

4.根据权利要求3所述的存储器设备，其中所述编程循环计数值小于参考值，所述控制逻辑仅控制将在所述编程验证阶段期间执行的所述主验证操作。

5.根据权利要求3所述的存储器设备，其中当所述编程循环计数值等于或大于所述参考值时，所述控制逻辑控制将在所述编程验证阶段期间执行的所述辅助验证操作和所述主验证操作。

6.根据权利要求1所述的存储器设备，其中所述控制逻辑包括验证结果分析器，所述验证结果分析器被配置为对所述辅助验证操作和所述主验证操作期间接通的存储器单元的数量进行计数。

7.根据权利要求1所述的存储器设备，其中所述控制逻辑包括验证结果分析器，所述验证结果分析器被配置为对所述辅助验证操作和所述主验证操作期间断开的存储器单元的数量进行计数。

8.根据权利要求6所述的存储器设备，其中当所述辅助验证操作期间接通的存储器单元的所计数的数量小于所述主验证操作期间接通的存储器单元的所计数的数量时，所述控制逻辑控制下一编程循环被执行。

9.根据权利要求6所述的存储器设备，其中当所述辅助验证操作期间接通的存储器单元的所计数的数量大于或等于所述主验证操作期间接通的存储器单元的所计数的数量时，所述控制逻辑生成表示所述编程操作的失败的验证结果。

10.根据权利要求6所述的存储器设备，其中当所述辅助验证操作期间接通的存储器单元的所计数的数量大于或等于所述主验证操作期间接通的存储器单元的所计数的数量时，所述验证结果分析器生成表示已经基于所接通的存储器单元确定所述编程操作的失败的验证结果。

11.根据权利要求9所述的存储器设备，其中所述控制逻辑进一步被配置为将表示所述编程操作的失败的所述验证结果存储在状态寄存器中。

12.根据权利要求6所述的存储器设备，其中当所述辅助验证操作期间接通的存储器单元的所计数的数量大于或等于所述主验证操作期间接通的存储器单元的所计数的数量时，所述控制逻辑控制所述编程循环停止。

13.一种用于操作包括多个页的存储器设备的方法，所述方法包括：

执行至少一个编程循环，所述至少一个编程循环包括用于在编程操作期间向与多个存储器单元耦合的字线施加编程电压的编程电压施加阶段以及用于确定所述多个存储器单元中的所选存储器单元是否已被完全编程的编程验证阶段；

在所述编程验证阶段期间执行向所述字线施加辅助验证电压的辅助验证操作；

在所述编程验证阶段期间执行向所述字线施加大于所述辅助验证电压的主验证电压的主验证操作；以及

基于通过执行所述辅助验证操作和所述主验证操作获得的验证数据，确定所述编程操作的失败。

14.根据权利要求13所述的方法，还包括：对所述至少一个编程循环的数量进行计数。

15.根据权利要求14所述的方法，其中当通过对所述至少一个编程循环的数量进行计数而生成的编程循环计数值小于参考值时，在所述编程验证阶段期间仅执行所述主验证操作。

16.根据权利要求14所述的方法，其中当通过对所述至少一个编程循环的数量进行计数而生成的编程循环计数值等于或大于参考值时，在所述编程验证阶段期间执行所述辅助验证操作和所述主验证操作。

17.根据权利要求16所述的方法，还包括：在验证数据分析阶段期间，对所述辅助验证操作和所述主验证操作期间接通的存储器单元的数量进行计数。

18.根据权利要求17所述的方法，其中在所述验证数据分析阶段期间，当所述辅助验证操作期间接通的存储器单元的所计数的数量大于或等于所述主验证操作期间接通的存储器单元的所计数的数量时，生成表示所述编程操作的失败的验证结果。

19.根据权利要求17所述的方法，其中在所述验证数据分析阶段期间，当所述辅助验证操作期间接通的存储器单元的所计数的数量大于或等于所述主验证操作期间接通的存储器单元的所计数的数量时，生成表示已经基于接通的存储器单元确定所述编程操作的失败的验证结果。

20.根据权利要求17所述的方法，其中当所述辅助验证操作期间接通的存储器单元的所计数的数量大于或等于所述主验证操作期间接通的存储器单元的所计数的数量时，所述编程循环被停止。

Images