CN111667867A - 用于减轻针对存储器装置的选择失败的技术 - Google Patents

用于减轻针对存储器装置的选择失败的技术 Download PDF

Info

Publication number
CN111667867A
CN111667867A CN202010082505.2A CN202010082505A CN111667867A CN 111667867 A CN111667867 A CN 111667867A CN 202010082505 A CN202010082505 A CN 202010082505A CN 111667867 A CN111667867 A CN 111667867A
Authority
CN
China
Prior art keywords
memory
memory cell
write operation
select bias
select
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010082505.2A
Other languages
English (en)
Inventor
K.班纳吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111667867A publication Critical patent/CN111667867A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

示例可包括减轻某个时间段上的电压阈值漂移的技术，该电压阈值漂移对于选择存储器装置的存储器单元而言可导致选择失败。跳回事件检测用于确定是否使用一个或多个选择偏置电压已经为至少第一刷新写入操作选择了选择的存储器单元。可以基于该确定来实现随后的刷新写入操作。

Description

用于减轻针对存储器装置的选择失败的技术
技术领域
本文描述的示例一般涉及用于减轻由于阈值电压漂移而导致的包括在存储器装置中的存储器单元的选择失败的技术。
背景技术
诸如非易失性存储器之类的各种类型的存储器可能具有由具有单独阈值电压的非易失性存储器单元的趋势所促使的可靠性问题，所述单独阈值电压在下文中被称为随时间的“Vt漂移”。使用较高Vt编程到各个状态的存储器单元（诸如编程到“重置”状态（例如，存储“0”的值）的存储器单元）可随时间漂移，使得写入选择失败的风险针对每个时间单位增加，直到对这些存储器单元进行新写入或刷新写入为止。换句话说，如果在一个或多个时间单位（例如，48小时）到期之前没有实现新写入或刷新写入，则在一个或多个时间单位之后的后漂移（post-drift）Vt可导致高于最大写入选择偏置电压的Vt。高于最大写入选择偏置电压的Vt可促使存储器单元变得不可编程或不能够可靠地存储数据。
附图说明
图1示出了示例系统。
图2示出了示例阵列部分。
图3示出了示例分布。
图4示出了示例曲线图。
图5示出了存储单元电压偏置的示例对比。
图6示出了示例第一方案。
图7示出了示例第二方案。
图8示出了设备的示例框图。
图9示出了逻辑流程的示例。
图10示出了存储介质的示例。
图11示出了示例计算平台。
具体实施方式
如本公开中所设想的，在一个或多个时间单位上的Vt漂移可导致非易失性存储器单元的写入选择失败。尤其是对于被编程到重置状态的非易失性存储器单元而言也是如此。可包括诸如相变存储器（PCM）之类的电阻性类型的存储器单元的一种类型的非易失性存储器架构可易受此类型的Vt漂移影响。在一些示例中，PCM可包括由硫族化物相变材料（例如，硫族化物玻璃）组成的存储器单元。基于硫族化物的存储器单元可表征为电阻性类型的存储器单元，其面临由于随时间的Vt漂移而导致的可能的可靠性问题。例如，如果在给定的时间量内没有实现新写入或刷新写入，则基于硫族化物的存储器单元的阈值电压可以在一个或多个时间单位上继续增加。最后，基于硫族化物的存储单元的阈值电压可能漂移超过最大选择偏置电压。用于减轻该Vt漂移的技术是以固定间隔实现基于硫族化物的存储器单元的单个刷新写入，该单个刷新写入重置Vt漂移，使得基于硫族化物的存储器单元的Vt可以被移位到小于最大写入选择偏置电压。
用于基于固定间隔上的单个刷新写入的减轻Vt漂移的技术可具有两个缺点。第一个缺点是没有验证单个刷新写入曾成功地重置Vt漂移，使得基于硫族化物的存储器单元的Vt小于最大选择偏置电压。例如，如果后漂移Vt已经高于最大选择偏置，则目标为刷新写入的存储器单元可能不被选择用于刷新写入，并且因此Vt漂移将不会被成功地重置。这可能导致包括存储器单元的存储器装置的不可接受的高误比特率。第二个缺点是Vt漂移与材料、制造工艺或用于电阻性类型的存储器单元（诸如基于硫族化物的存储器单元）的编程算法有强烈的相关性。因此，固定间隔可能不会考虑材料、制造工艺或编程算法中的可能的可变性。可能的可变性可能促使或导致额外的选择失败。本文描述的示例可解决上文提及的缺点以及与Vt漂移相关联的其它挑战。
图1示出了示例系统100。在一些示例中，如图1中所示，系统100包括存储器单元102，其可被配置成阵列。存储器单元102可以包括例如相变材料，诸如但不限于硫族化物玻璃，其可以在施加由电流产生的热的情况下在晶态和非晶态之间切换。相变材料的状态（例如，晶态/非晶态）可对应有一个或多个存储器单元102的逻辑值（例如，1或0）。本公开的主题不限于此方面，并且示例可包括其它类型的架构和/或包括在用于存储器装置的存储器单元中的其它类型的电阻性材料。
根据一些示例，系统100还可以包括耦合到存储器单元102的位线104和字线106，如图1中所示。位线104和字线106可以被配置成使得包括在存储器单元102中的每个存储器单元可以被部署在每个单独的位线和字线的交叉处。可使用来自字线106的字线及来自位线104当中的位线将电压偏置施加到存储器单元102的目标存储器单元，用于对目标存储器单元编程以用于写入操作。如图1中所示，相应的位线驱动器128可以耦合到相应的位线104，并且相应的字线驱动器126可以耦合到相应的字线106，以促进存储器单元102的解码/选择。此外，如图1中所示，相应的电容器130可耦合到相应的位线104及相应的字线106。
在一些示例中，系统100可以是包括一个或多个区块（tile）124的存储器装置。对于这些示例而言，一个或多个区块124可布置为存储器阵列的一部分，所述存储器阵列包括字线106、位线104及存储器单元102，其可在目标存储器单元的选择操作期间被视为离散单位。也就是说，在一些示例中，一个或多个区块124中的每个区块是经偏置以选择阵列中的一个或多个目标存储器单元（例如，一位或多位）的存储器阵列的单位。图1中所示的一个或多个区块124可包括四个字线和四个位线（4WL×4BL）的阵列；然而，在具有相等比率的字线与位线或不相等比率（例如，对于每1个BL的2个WL或对于每1个WL的2个BL）的其它示例中可使用其它区块大小。一个或多个区块124可以是堆叠式存储器配置的任何存储器层的部分。例如，一个或多个区块124可以是形成在另一个存储器层上的存储器层的一部分。可为每个存储器层提供额外的字线驱动器和/或位线驱动器。
根据一些示例，位线104可以与位线电极或路径108耦合，其可以进一步与被配置成提供用于位线104的电力供应的位线供应132耦合。此外，字线106可耦合到字线电极或路径110，其可进一步与被配置成提供用于字线106的电力供应的字线供应134耦合。位线电极108和字线电极110可以各自是到存储器单元102的电流路径。根据各种示例，字线驱动器126和位线驱动器128可各自包括每电极单个或多个晶体管。对于其中多个晶体管用于字线驱动器126和位线驱动器128的示例而言，多个晶体管可以使用可以类似地与本文描述的示例一致的额外字线和/或位线电极来耦合到额外电压供应。例如，第一字线电极可以向一个或多个选择的存储器单元提供第一电压供应，并且第二字线电极可以向一个或多个取消选择的存储器单元提供第二电压供应。
在一些示例中，系统100包括耦合到字线电极110的感测电路112。对于这些示例而言，感测电路112可使用字线电极110作为用于执行包括在存储器单元102中的一个或多个存储器单元的读取操作（例如，感测操作）的电节点。感测电路112可以包括电压比较器114。例如，感测电路112可包括连接到字线电极110的字线负载，以将字线电极110上的电流转换成作为对电压比较器114而言的第一输入的电压。等同字线负载可连接到参考电流（未示出）以提供作为对电压比较器114而言的第二输入的电压。当在系统100中选择特定字线和位线时，字线电极110上的字线负载可以将选择的字线上的电流转换成电压。可通过分别选择用于存储器单元102的解除选择的存储器单元的所有其它未选择的字线和位线的偏置电压来减轻电流的泄漏分量，这可减少或最小化泄漏。通过允许足够的时间使电容分量耗散，可以减轻电流的电容分量。被转换成对电压比较器114而言的第一输入的电流可对应有选择的或目标存储器单元的电流。可以选择参考电流，使得目标或选择的存储器单元的电流在目标或选择的存储器单元的跳回（snap-back）之前低于参考电流，并且在目标存储器单元的跳回之后高于参考电流。以此方式，电压比较器114的输出可指示目标或选择的存储器单元的状态，其作为目标或选择的存储器单元的跳动检测（snap-detect）读取的部分。锁存器（未示出）可以耦合到电压比较器114以存储与跳动检测读取操作相关联的信息。如下文进一步描述，可使用用于跳动检测读取操作的各种选择偏置水平来实现一个或多个减轻方案，以验证刷新写入是否已成功地重置一个或多个目标存储器单元的Vt漂移。示例不限于使感测电路112使用诸如字线电极110之类的字线电极来执行感测操作。在其它示例中，感测电路可使用诸如位线电极108之类的位线电极来执行感测操作。
根据一些示例，系统100还可以包括耦合到字线电极110的写入电路116。写入电路116可以使用字线电极110作为用于执行来自存储器单元102当中的一个或多个存储器单元的写入操作（诸如设置或重置操作）的电节点。写入电路116可以包括电流分布（currentprofile）发生器118，其生成用于执行写入操作的电流分布。示例不限于使写入电路116使用诸如字线电极110之类的字线电极来执行写入操作。在其它示例中，写入电路可使用诸如位线电极108之类的位线电极来执行感测操作。
在一些示例中，存储器装置100还可包括耦合到字线电极110的选择模块120的组件。选择模块120的限流电路122可以耦合到字线电极110，以促进使用字线电极110的存储器单元102的一个或多个存储器单元的选择操作。选择操作可以在读取/写入操作之前，并且将目标存储器单元置于接收读取/写入操作的状态。在选择期间，可通过跨目标存储器单元施加选择电压偏置而将目标存储器单元从亚阈值操作区域移动到超过阈值操作区域的操作区域。用于实现目标存储器单元的选择的电压偏置可以由目标存储器单元的相应字线和位线的（例如，选择模块120的）字线和位线驱动器电路连同限流电路122来提供。可选择用于相应字线及位线的字线及位线偏置，使得以组合方式跨目标存储器单元施加足以使目标存储器单元高于阈值电压（Vt）的总电压偏置。在本示例中，“高于Vt”可以指目标存储器单元的能够传导足够电流以用于写入操作的操作区域，尽管较小电流可将目标存储器单元维持在所述操作区域中。从亚阈值到Vt或超过Vt区域的转变可涉及“跳回”事件，其中针对通过单元的给定电流由选择的单元维持的电压突然减小。如下文进一步描述的那样，可利用“跳回”事件或跳动检测在刷新写入操作之前读取目标存储器单元的状态，以促进对刷新写入操作是否成功地重置目标存储器单元的Vt漂移的验证。限流电路122可限制字线电极110的电流，以防止在过大的电流情况下损坏选择的存储器单元。也就是说，限制字线电极110的最大电流也可限制通过存储器单元102的最大电流。在字线电极110与目标字线的字线解码路径正在充电至稳态的时间期间，限制功能可能是无效的。示例不限于让使用诸如字线电极110之类的字线电极的限流电路122保护存储器单元避免过大电流。在其它示例中，当前限制电路122可以使用诸如位线电极108之类的位线电极来保护存储器单元避免过大电流。
根据一些示例，限流电路122可以被置于字线电极110或位线电极108中具有较低电容的任一个上，以便将一个或多个存储器单元102的跳回之后的瞬态电流减小或最小化至减小存储器单元102的损坏或干扰的水平。在图1中所示的示例中，限流电路122被置于字线电极110上。
在一些示例中，限流电路122可以包括电流镜像电路。限流电路122可以包括晶体管栅极，其被配置成将字线电极110的电流限制到最大电流水平。例如，晶体管可以是具有栅极的n型晶体管，其被控制到模拟水平，使得晶体管输送高达最大期望电流。可以通过向晶体管施加栅极电压来启用限流电路122。选择模块120可包括额外控制电路以促进对一个或多个存储器单元102的目标存储器单元的解码，使得目标存储器单元从亚阈值操作区域移动到高于Vt的操作区域，其中Vt随电流变化。
尽管已将包括在系统100中的示例类型的存储器描述为包括诸如PCM之类的非易失性类型的存储器，但本公开不限于PCM。在一些示例中，本公开设想包括在可以是块或字节可寻址的3D交叉存储器架构中的其它类型的电阻性非易失性存储器。这些块或字节可寻址电阻性非易失性类型的存储器可以包括但不限于单级或多级相变存储器（PCM）、纳米线存储器、聚合物存储器、铁电聚合物存储器、铁电晶体管随机存取存储器（FeTRAM）、奥氏存储器、结合忆阻器技术的磁阻随机存取存储器（MRAM）、或自旋转移矩MRAM（STT-MRAM）、或以上的任何的组合、或其他电阻性非易失性存储器类型。
图2示出了示例阵列部分200。在一些示例中，如图2中所示的阵列部分200包括存储器单元202-1至202-4、位线（BL）204-1、204-2和字线（WL）206-1、206-2。阵列部分200可以具有被布置在WL和BL之间的交叉处的存储器单元202-1至202-4，其可以是用于对这些存储单元进行访问（写入或读取操作）的金属线。类似于上文针对系统100所描述的那样，可通过跨WL 206-1或206-2中的一个以及BL 204-1或204-2中的一个施加相关电压偏置来选择存储器单元202-1到202-4中的目标存储器单元，使得跨目标存储器单元的总差分电压超过Vt，以在访问期间选择目标存储器单元。例如，在写入操作期间，可调整WL 206-1或206-2中的（例如，由WL电极提供的）给定WL或BL 204-1或204-2中的（例如，由BL电极提供的）给定BL上的偏置电压，以虑及足够的电流流过选择的存储器单元，从而将选择的存储器单元编程到正确状态（例如，设置或重置）。
根据一些示例，阴影的存储器单元202-1可以是用于选择的目标存储器单元。作为目标存储器单元，存储器单元202-1可接收总偏置电压来输送足够的电流和电压，以在写入操作期间选择且接着对存储器单元202-1编程。如图2中所示，可以在WL 206-1上从提供WL电压偏置211的WL电极210以及在BL 204-1上从提供BL电压偏置221的BL电极220输送总偏置电压，以根据WL电压偏置211和BL电压偏置221的组合在存储器单元202-1处生成单元电压偏置212。在一些示例中，如图2中所示，WL电压偏置211可以是负电压偏置，并且BL电压偏置221可以具有正电压偏置。无阴影的存储器单元202-2、202-3和202-4可以是取消选择的存储器单元。与目标存储器单元202-1在相同WL上的取消选择的存储器单元202-2可被称为A单元。与选择的存储器单元202-1在相同BL上的取消选择的存储器单元202-3可被称为B单元。
在一些示例中，WL电压偏置211和BL电压偏置221在单独采用时两者都处于亚阈值电压偏置（例如，低于Vt）。这些亚阈值电压偏置可根据对选择的存储器单元执行的操作而在幅度和持续时间上变化。通常，对于一种类型的写入操作（诸如，重置操作）可能需要最高的电压偏置量，其中可能需要相对较大量的电流通过被选择用于编程的目标存储器单元。由于需要相对较大量的电流，因此与设置操作相比，重置操作随时间更容易受到Vt漂移的影响。例如，Vt漂移随时间的推移可能超过最大选择电压偏置。最大选择电压偏置可至少部分基于可施加到目标存储器单元而不损坏存储器单元和/或在编程时间限制内（例如，由电容器充电时间规定）的电压偏置的量。如下文进一步描述的那样，可实现各种减轻方案以促进刷新写入的验证，从而确定一个或多个存储器单元的Vt漂移是否已经重置到足以将Vt重置到低于一个或多个存储器单元的至少最大选择电压偏置的水平。
图3示出了示例分布300。在一些示例中，如图3中所示，分布300包括第一阈值电压分布310（预漂移）和第二阈值电压分布320（后漂移）。对于这些示例而言，与阈值电压分布320相比，阈值电压分布310可示出已经经由重置操作编程（例如，维持“0”的值）的存储器单元的Vt漂移，其在一段时间上（例如，在48小时的时间段上）漂移。
在一些示例中，如图3中所示，与最大选择偏置314相比，选择偏置312可以是较低的选择电压偏置。对于这些示例而言，预漂移阈值电压分布310可虑及任一选择电压偏置用于选择存储器单元以用于重置操作。然而，阈值电压分布320指示存储器单元的Vt漂移已经促使阈值电压分布320对于大部分存储器单元而言将大于选择偏置312且对于较小部分的存储器单元而言高于最大选择偏置314。因此，由于Vt漂移，至少一部分存储器单元可能未被选择。在一些示例中，用于尝试重置Vt漂移使得存储器单元阈值电压分布降到最大选择偏置314和/或选择偏置312之下或左边的简单刷新写入操作可能不成功，因为存储器单元的至少一部分可能未被选择。这种缺乏选择存储器单元的至少一部分的能力可最终促使不可接受的高数量的存储器单元不可编程且可导致不可接受的高水平的位错误，因为额外存储器单元可具有类似的Vt漂移曲线，其促使这些额外存储器单元也是不可编程的。
图4示出了示例曲线图400。在一些示例中，如图4所示，曲线图400描绘了在48小时之前发生并且在该48小时期间具有85摄氏度的操作温度的初始写入操作之后，在第二刷新写入操作之后，残余误比特率（RBER）如何可以被显著降低。曲线图400还描绘了比2更多的刷新写入操作可以稍微减小RBER，但是具有缩减的返回。
在一些示例中，可以实现一种方法来执行两个连续的刷新写入操作以校正Vt漂移并减小RBER。然而，执行两个连续刷新写入操作可消耗单个刷新写入的能量的两倍，并且还可消耗额外存储器带宽，从而完成额外刷新写入操作。如下文进一步描述的那样，可实现各种减轻方案以尝试首先验证是否已经选择存储器单元来重置Vt漂移，并且然后仅在基于未检测到“跳回”事件而确定了没有选择存储器单元时才尝试第二刷新写入。
图5示出了示例对比500。在一些示例中，如图5中所示，对比500示出针对选择偏置512的以伏特（V）为单位的存储器单元偏置的对比，所述选择偏置512小于用于为刷新写入操作选择目标存储器单元的最大选择偏置514。对于这些示例而言，刷新写入操作可用于重置操作且可应用于包括诸如硫族化物玻璃之类的PCM的3D交叉存储器架构。如图5中所示，选择偏置512可施加约4.0V的单元偏置电压，而最大选择偏置514可施加约5.0V的单元偏置电压。
在一些示例中，如图5中所示，可利用跳动检测510来确定选择偏置512是否曾足够充分以达到目标存储器单元的Vt。例如，足够的单元偏置电压将目标存储器单元带到传导用于重置写入操作的充分电流的水平。如果需要低功率或低时延编程以满足低功率需要或严格的定时要求，则可以使用选择偏置512。然而，对选择偏置512仅使用与最大选择偏置514相比较低单元偏置可导致与使用最大选择偏置514相比尝试重置Vt漂移的更多的选择失败。这些选择失败可能增加用于存储器装置的RBER。
根据一些示例，如图5中所示，可利用跳动检测520来确定最大选择偏置514是否曾足够充分以达到目标存储器单元的Vt。如果目标是要最小化尝试重置Vt漂移的选择失败，则可使用最大选择偏置514。然而，最大选择偏置514可以增加用于完成重置写入操作的次数，并且与选择偏置512相比使用更多的功率。因此，在减少功率和时延与减少选择失败之间存在折衷。
图6示出了示例方案600。在一些示例中，方案600可以结合使用选择偏置512和最大选择偏置514以用于第一刷新写入操作（写入#1）。对于这些示例而言，阈值电压分布605可表示电阻性类型的存储器单元的阈值电压分布（后漂移）。换句话说，阈值电压分布605描绘在某个时间段之后以重置值编程的存储器单元的阈值电压分布。如图6中所示，阈值电压分布605可具有Vt漂移，其促使了全部存储器单元的Vt漂移到大于选择偏置电压512的水平且大部分存储器单元的Vt甚至漂移到大于最大选择偏置514的水平。尽管示例不限于针对阈值电压分布605的任何特定时间段，但后漂移时间段可以是48小时，所述后漂移时间段的开始可开始或设置48小时漂移时钟。在一些示例中，后漂移时间段可以至少部分地基于存储器单元的Vt可以随着时间漂移得多远而大于或小于48小时。高速率Vt漂移可能需要较短的时间段（例如，24小时），所述高速率Vt漂移可能促使阈值电压分布漂移显著高于选择偏置512和最大选择偏置514。此外，低速率Vt漂移可使用较长的时间段（例如，72小时），所述低速率Vt漂移可能促使阈值电压分布漂移使得其在48小时之后仍可能低于最大选择偏置514。
根据一些示例，方案600可以首先使用较低选择偏置512来尝试选择存储器单元以用于第一刷新写入操作。对于这些示例而言，因为用于阈值电压分布605的存储器单元的Vt大于选择偏置512，所以跳动检测612将指示没有存储器单元具有跳回事件且因此存储器单元未被选择。基于没有检测到跳回事件，然后可以将最大选择偏置514施加到存储器单元，并且第二跳动检测616可以指示存储器单元的至少一部分具有跳回事件，但是大部分不具有跳回事件。
在一些示例中，方案600可以包括使用第二刷新写入操作。对于这些示例而言，阈值电压分布615描绘了阈值电压分布由于第一刷新写入操作而已经向左移位，但是没有移位到足以使阈值电压分布615降到低于选择偏置512。如果选择偏置512用于第二刷新写入操作，则至少一部分存储器单元将具有由跳动检测618检测的选择失败。基于对于存储器单元的至少一部分没有检测到跳回事件，然后可以将最大选择偏置514施加到存储器单元，并且第二跳动检测620可以指示存储器单元的显著更大的部分（例如，超过接收刷新写入操作的所有存储器单元的99%）具有跳回事件。在跳动检测620处检测存储器单元的显著更大部分的“跳回”充当以下验证：选择对于可接受数量的存储器单元而言成功了。
根据一些示例，如图6中所示，阈值电压分布625可以描绘存储器单元后写入#2的阈值电压分布。换句话说，在第二刷新写入操作之后。对于这些示例而言，现在已经移位了阈值电压分布625，以使得选择偏置512或最大选择偏置514能够被用于选择存储器单元以用于刷新写入操作。在一些示例中，48小时漂移时钟可被重置或重启以开始新的时间段。
在一些示例中，如果没有经由为第一刷新写入操作使用选择偏置512来选择阈值数量的存储器单元，则可以进行对于是否为多个存储器单元实现第二重置写入操作的确定。如果没有利用选择偏置512成功选择该数量的存储单元，并且需要最大选择偏置514一用于成功选择，则阈值数量可以基于预期的RBER。因此，可以仅基于阈值数量来触发第二刷新写入操作。
图7示出了示例方案700。在一些示例中，方案700可结合为第一刷新写入操作使用选择偏置512及最大选择偏置514。对于这些示例而言，阈值电压分布705可表示电阻性类型的存储器单元的阈值电压分布（后漂移）。如图7中所示，阈值电压分布705可具有Vt漂移，其促使全部存储器单元的Vt漂移到大于最大选择偏置512的水平且大部分存储器单元的Vt甚至漂移到大于最大选择偏置514的水平。尽管示例不限于阈值电压分布705的任何特定时间段，但后漂移时间段可以是48小时，所述后漂移时间段的开始可开始或设置48小时漂移时钟。在一些示例中，后漂移时间段可以至少部分地基于存储器单元的Vt可以随着时间漂移得多远而大于或小于48小时。高速率Vt漂移可能需要较短的时间段，所述高速率Vt漂移可能促使阈值电压分布漂移显著高于选择偏置512和最大选择偏置514。此外，低速率Vt漂移可使用较长的时间段，所述低速率Vt漂移可能促使阈值电压分布漂移使得其在48小时之后仍可能低于选择偏置512和最大选择偏置514。
根据一些示例，方案700可以首先使用较低选择偏置512来尝试选择存储器单元以用于第一刷新写入操作。对于这些示例而言，因为用于阈值电压分布705的存储器单元的Vt大于最大选择偏置512，所以跳动检测712将指示没有存储器单元具有跳回事件且因此存储器单元未被选择。基于没有检测到跳回事件，然后可以将最大选择偏置514施加到存储器单元。然而，方案700与方案600的不同之处在于，没有实现第二跳动检测。移除第二跳动检测可以努力节省功率（例如，不需要对电路供电以锁存跳动检测结果）且更快地完成第二刷新写入操作。然而，移除第二跳动检测可促使具有对于在使用最大选择偏置514时是否选择了存储器单元的某些不确定性的折衷。
在一些示例中，方案700可以包括使用第二刷新写入操作。对于这些示例而言，阈值电压分布715描绘了阈值电压分布由于第一刷新写入操作而已经向左移位，但是仍然没有移位到足以使阈值电压分布715降到低于选择偏置512。如果选择偏置512用于第二刷新写入操作，则至少一部分存储器单元将具有由跳动检测718检测的选择失败。基于针对至少部分的存储器单元没有检测到跳回事件，然后可以将最大选择偏置514施加到存储器单元而不进行第二跳动检测以验证存储器单元被选择了。
根据一些示例，如图7中所示，阈值电压分布725可描绘存储器单元后写入#2的阈值电压分布。换句话说，在第二刷新写入操作之后这样做。对于这些示例而言，阈值电压分布725现在已经被移位到足以使选择偏置512或最大选择偏置514能够被用于选择存储器单元以用于刷新写入操作。在一些示例中，48小时漂移时钟可被重置或重启以开始新的时间段。
在一些示例中，如果没有经由为第一刷新写入操作使用选择偏置512来选择阈值数量的存储器单元，则可以进行对于是否为多个存储器单元实现第二重置写入操作的确定。如果没有利用选择偏置512成功选择该数量的存储单元，则阈值数量可以基于预期的RBER。因此，可以仅基于阈值数量来触发第二刷新写入操作。
图8示出了设备800的示例框图。尽管图8中所示的设备800在特定拓扑中具有有限数量的元件，但是可以理解，设备800可以在根据对于给定实现所期望的备选拓扑中包括更多或更少的元件。
设备800可由电路820支持，并且设备800可以是维持于存储器装置处或具有存储器系统的控制器，所述存储器系统通过也可用于访问存储器单元（例如，经由读取或写入操作）的接口与存储器装置的存储器单元耦合。存储器装置可与主计算平台耦合或包括在主计算平台中。电路820可以被布置成执行一个或多个软件或固件实现的逻辑、组件或模块822-a（例如，至少部分地由存储器装置的控制器实现）。值得注意的是，如本文所使用的“a”和“b”和“c”以及类似的指示符旨在作为表示任何正整数的变量。因此，例如，如果实现设置a = 4的值，则用于逻辑、组件或模块822-a的软件或固件的完整集合可以包括逻辑822-1、822-2、822-3或822-4。此外，“逻辑”的至少一部分可以是存储在计算机可读介质中的软件/固件，或者可以至少部分地在硬件中实现，并且尽管逻辑在图8中被示为分立的框，但是这不会将逻辑限制为存储在不同的计算机可读介质组件（例如，单独的存储器等）中，或者由不同的硬件组件（例如，单独的专用集成电路（ASIC）或现场可编程门阵列（FPGA））实现。
根据一些示例，电路820可以包括处理器或处理器电路。处理器或处理器电路可以是各种商业上可用的处理器中的任何一种，包括但不限于AMD® Athlon®、Duron®和Opteron®处理器；AMD®应用、嵌入式和安全处理器；IBM®和Motorola® DragonBall®和PowerPC®处理器；IBM和Sony®单元处理器；Intel® Atom®、Celeron®、Core（2）Duo®、Core i3、Core i5、Core i7、Itanium®、Pentium®、Xeon®、Xeon Phi®和XScale®处理器；以及类似的处理器。根据一些示例，电路820还可以包括一个或多个ASIC或FPGA，并且在一些示例中，至少一些逻辑822-a可以被实现为这些ASIC或FPGA的硬件元件。
根据一些示例，设备800可以包括选择逻辑822-1。选择逻辑822-1可以是由电路820执行的逻辑和/或特征，以经由向存储器单元施加一个或多个选择偏置电压，从存储器装置的存储器单元当中选择存储器单元以用于第一刷新写入操作。对于这些示例而言，存储器单元的选择并且可以响应于经由漂移时钟到期810来接收时间段到期的指示。可经由选择偏置电压830将一个或多个选择偏置电压施加到存储器单元。
在一些示例中，设备800还可以包括跳动检测逻辑822-2。跳动检测逻辑822-2可以是由电路820执行的逻辑和/或特征，以基于在施加一个或多个选择偏置电压时是否检测到存储器单元的跳回事件来确定是否选择了存储器单元以用于第一刷新写入操作。对于这些示例而言，跳动检测840可以包括是否检测到了“跳回”事件的指示。
根据一些示例，设备800还可以包括写入脉冲逻辑822-3。写入脉冲逻辑822-3可以是由电路820执行的逻辑和/或特征，以促使写入脉冲被施加到存储器单元以用于第一刷新写入操作。对于这些示例而言，写入偏置845可包括足以促使写入脉冲的写入偏置电压。如果第一刷新写入操作是重置写入操作，例如，写入偏置845可以包括约4.0V到5.0V的重置偏置电压，以促使重置写入脉冲。
在一些示例中，选择逻辑822-1可以基于在第一刷新写入操作期间没有由跳动检测逻辑822-2检测到存储器单元的跳回事件，经由重新施加一个或多个选择偏置电压来选择存储器单元以用于第二刷新写入操作。对于该第二刷新写入操作而言，可以经由选择偏置电压835重新施加一个或多个选择偏置电压。此外，写入脉冲逻辑822-3可以促使第二写入脉冲被施加到存储器单元以用于第二刷新写入操作。
根据一些示例，跳动检测逻辑822-2可以基于在重新施加了一个或多个选择偏置电压时是否检测到存储器单元的跳回事件来确定是否选择了存储器单元以用于第二刷新写入操作。在一些示例中，设备800还可以包括标识逻辑822-4。标识逻辑822-4可以是由电路820执行的逻辑和/或特征，以从跳动检测逻辑822-2接收存储器单元在第二刷新写入操作之后未曾检测到跳回事件的指示。然后标识逻辑822-4可将存储器单元标识为在时间段上（例如，在48小时上）具有促使选择失败的Vt漂移。对于该示例而言，选择失败基于在重新施加了一个或多个选择偏置电压时，跳动检测逻辑822-2未检测到或没有检测到存储器单元的跳回事件。
在一些示例中，如果跳动检测逻辑822-2检测到针对第一刷新写入操作或第二刷新写入操作的跳回事件，则选择逻辑822-1可以经由重置漂移时钟815而促使漂移时钟的重置。例如，如果检测到第一刷新写入操作的跳回事件，则可以不需要第二刷新写入操作，并且可以在第一刷新写入操作之后重置漂移时钟。如果检测到第二刷新写入操作的跳回事件，则标识逻辑822-4不会将存储器单元标识为在由漂移时钟保持的时间段上具有过度Vt漂移，并且因此可在第二刷新写入操作之后重置漂移时钟。
本文包括逻辑流程的集合，其表示用于执行所公开的架构的新方面的示例方法论。虽然出于解释的简单性目的，将本文所示的一个或多个方法论示出和描述为一系列动作，但本领域技术人员将理解并领会，所述方法论不受动作顺序所限制。据此，一些动作可以按不同的顺序发生和/或与本文所示和所述的其它动作同时发生。例如，本领域技术人员将理解和明白，方法论能够备选地被表示为诸如状态图中的一系列相互关联的状态或事件。此外，并非全部的方法论中示出的动作是新的实现所要求的。
逻辑流程可以采用软件、固件和/或硬件来实现。在软件和固件实施例中，逻辑流程可以由存储在至少一个非暂时性计算机可读介质或机器可读介质上的计算机可执行指令来实现，所述非暂时性计算机可读介质或机器可读介质诸如光学、磁性或半导体存储设备。实施例不限于此上下文。
图9示出了逻辑流程900的示例。逻辑流程900可以表示由本文描述的一个或多个逻辑、特征或装置（诸如设备800）执行的操作中的一些或全部。更特别地，逻辑流程900可以由选择逻辑822-1、跳动检测逻辑822-2、写入脉冲逻辑822-3或标识逻辑822-4中的一个或多个来实现。
根据一些示例，在框902处，逻辑流程900可以经由向存储器单元施加一个或多个选择偏置电压来选择存储器装置的存储器单元以用于第一刷新写入操作。对于这些示例而言，选择逻辑822-1可以选择存储器单元。
在一些示例中，在框904处，逻辑流程900可以基于在施加了一个或多个选择偏置电压时是否检测到存储器单元的跳回事件来确定是否选择了存储器单元以用于第一刷新写入操作。对于这些示例而言，跳动检测逻辑822-2可以基于是否检测到跳回事件来确定是否选择了存储器单元。
根据一些示例，在框906处，逻辑流程900可以基于在施加了一个或多个选择偏置电压时没有检测到存储器单元的跳回事件，经由重新施加一个或多个选择偏置电压来选择存储器单元以用于第二刷新写入操作。对于这些示例而言，选择逻辑822-1可以基于来自跳动检测逻辑822-2的没有检测到跳回事件的指示而促使一个或多个选择偏置电压被重新施加。
图10示出了第一存储介质的示例。如图10中所示，第一存储介质包括存储介质1000。存储介质1000可以包括制品。在一些示例中，存储介质1000可以包括任何非暂时性计算机可读介质或机器可读介质，诸如光学、磁性或半导体存储设备。存储介质1000可以存储各种类型的计算机可执行指令，诸如用于实现逻辑流程900的指令。计算机可读或机器可读存储介质的示例可以包括能够存储电子数据的任何有形介质，包括易失性存储器或非易失性存储器、可移除或不可移除存储器、可擦除或不可擦除存储器、可写或可重写存储器等。计算机可执行指令的示例可以包括任何合适类型的代码，诸如源代码、编译代码、解释代码、可执行代码、静态代码、动态代码、面向对象的代码、视觉代码等。示例不限于该上下文。
图11示出了示例计算平台1100。在一些示例中，如图11中所示，计算平台1100可以包括存储器系统1130、处理组件1140、其他平台组件1150或通信接口1160。根据一些示例，计算平台1100可以在计算装置中实现。
根据一些示例，存储器系统1130可以包括控制器1132和（一个或多个）存储器装置1134。对于这些示例而言，驻留在或位于控制器1132处的逻辑和/或特征可以执行用于设备800的至少一些处理操作或逻辑，并且可以包括存储介质，该存储介质包括存储介质1000。此外，（一个或多个）存储器装置1134可以包括上面针对图1和2中所示的系统100或阵列部分200描述的类似类型的非易失性存储器（未示出）。在一些示例中，控制器1132可以是与（一个或多个）存储器装置1134相同的管芯的一部分。在其它示例中，控制器1132和（一个或多个）存储器装置1134可以位于与（例如，包括在处理组件1140中的）处理器相同的管芯或集成电路上。在又一些示例中，控制器1132可以在与（一个或多个）存储器装置1134耦合的单独管芯或集成电路中。
根据一些示例，处理组件1140可以包括各种硬件元件、软件元件或两者的组合。硬件元件的示例可以包括装置、逻辑装置、组件、处理器、微处理器、电路、处理器电路、电路元件（例如，晶体管、电阻器、电容器、电感器等）、集成电路、ASIC、可编程逻辑器件（PLD）、数字信号处理器（DSP）、FPGA/可编程逻辑、存储器单元、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片集等。软件元件的示例可以包括软件组件、程序、应用、计算机程序、应用程序、系统程序、软件开发程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任意组合。确定是否使用硬件元件和/或软件元件来实现示例可以根据任意数量的因素而变化，该因素诸如是期望的计算速率、功率水平、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和其他设计或性能约束，如对于给定示例所期望的那样。
在一些示例中，其他平台组件1150可以包括公共计算元件，诸如一个或多个处理器、多核处理器、协处理器、存储器单元、芯片集、控制器、外围设备、接口、振荡器、定时装置、视频卡、音频卡、多媒体I/O组件（例如，数字显示器）、功率供应等。与其它平台组件1150或存储系统1130相关联的存储器单元的示例可包括但不限于，采取一个或多个较高速存储器单元形式的各种类型的计算机可读和机器可读存储介质，诸如只读存储器（ROM）、RAM、DRAM、DDR DRAM、同步DRAM（SDRAM）、DDR SDRAM、SRAM、可编程ROM（PROM）、EPROM、EEPROM、闪速存储器、铁电存储器、SONOS存储器、聚合物存储器，诸如铁电聚合物存储器、纳米线、FeTRAM或FeRAM、奥氏存储器、相变存储器、忆阻器、STT-MRAM、磁卡或光卡、以及适合于存储信息的任何其它类型的存储介质。
在一些示例中，通信接口1160可以包括支持通信接口的逻辑和/或特征。对于这些示例而言，通信接口1160可以包括根据各种通信协议或标准操作以通过直接或网络通信链路进行通信的一个或多个通信接口。直接通信可以通过经由使用一个或多个行业标准（包括后代和变体）中描述的通信协议或标准的直接接口而发生，所述行业标准是诸如与SMBus规范、PCIe规范、NVMe规范、SATA规范、SAS规范或USB规范相关联的那些行业标准。网络通信可以通过经由使用通信协议或标准的网络接口而发生，所述通信协议或标准是诸如由IEEE发布的一个或多个以太网标准中描述的那些通信协议或标准。例如，一个这样的以太网标准可以包括在2011年12月中公布的IEEE 802.3-2012、具有冲突检测的载波侦听多路访问（CSMA/CD）访问方法和物理层规范（下文中称为“IEEE 802.3”）。
计算平台1100可以是计算装置的一部分，该计算装置可以是例如用户设备、计算机、个人计算机（PC）、台式计算机、膝上型计算机、笔记本计算机、上网本计算机、平板、智能电话、嵌入式电子设备、游戏控制台、服务器、服务器阵列或服务器场、web服务器、网络服务器、因特网服务器、工作站、小型计算机、大型计算机、超级计算机、网络电器、web电器、分布式计算系统、多处理器系统、基于处理器的系统或其组合。因此，如适当期望的那样，在计算平台1100的各种实施例中可以包括或省略本文描述的计算平台1100的功能和/或特定配置。
计算平台1100的组件和特征可以使用分立电路、ASIC、逻辑门和/或单芯片架构的任何组合来实现。此外，在适当地适合之处，计算平台1100的特征可以使用微控制器、可编程逻辑阵列和/或微处理器或前述的任何组合来实现。要注意，硬件、固件和/或软件元件在本文可以被统称或单独称为“逻辑”、“电路（circuit/circuitry）”。
尽管未描述，但是任何系统可以包括并使用功率供应，诸如但不限于电池、至少接收交流电并供应直流电的AC-DC转换器、可再生能源（例如，太阳能或基于运动的功率）等。
至少一个示例的一个或多个方面可以由存储在至少一个机器可读介质上的、表示处理器内的各种逻辑的表示性指令来实现，该表示性指令当由机器、计算装置或系统读取时，促使机器、计算装置或系统制造逻辑以执行本文描述的技术。这样的表示可以存储在有形的机器可读介质上，并且供应给各种客户或制造设施，以加载到实际制造逻辑或处理器的制造机器中。
可以使用硬件元件、软件元件或两者的组合来实现各种示例。在一些示例中，硬件元件可以包括装置、组件、处理器、微处理器、电路、电路元件（例如，晶体管、电阻器、电容器、电感器等）、集成电路、ASIC、PLD、DSP、FPGA、存储器单元、逻辑门、寄存器、半导体装置、芯片、微芯片、芯片集等。在一些示例中，软件元件可以包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任意组合。确定是否使用硬件元件和/或软件元件来实现示例可以根据任何数量的因素而变化，该因素诸如是期望的计算速率、功率水平、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和其他设计或性能约束，如给定实现所期望的那样。
一些示例可以包括制品或至少一个计算机可读介质。计算机可读介质可以包括存储逻辑的非暂时性存储介质。在一些示例中，非暂时性存储介质可以包括能够存储电子数据的一种或多种类型的计算机可读存储介质，包括易失性存储器或非易失性存储器、可移除或不可移除存储器、可擦除或不可擦除存储器、可写或可重写存储器等。在一些示例中，逻辑可以包括各种软件元件，诸如软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任何组合。
根据一些示例，计算机可读介质可以包括非暂时性存储介质以存储或维护指令，所述指令在由机器、计算装置或系统执行时，促使机器、计算装置或系统执行根据所描述的示例的方法和/或操作。指令可以包括任何适当类型的代码，诸如源代码、编译代码、解释代码、可执行代码、静态代码、动态代码等。指令可以根据预定义的计算机语言、方式或语法来实现，以用于指示机器、计算装置或系统执行特定功能。指令可以使用任何适合的高级、低级、面向对象、视觉、编译和/或解释编程语言来实现。
一些示例可以使用表述“在一个示例中”或“示例”连同它们的派生词来描述。这些术语意味着结合示例描述的特定特征、结构或特性被包括在至少一个示例中。在说明书中的各个地方出现的短语“在一个示例中”不一定全部指相同的示例。
一些示例可以使用表述“耦合”和“连接”连同它们的派生词来描述。这些术语不一定意在作为彼此的同义词。例如，使用术语“连接”和/或“耦合”的描述可以指示两个或更多元件彼此直接物理或电接触。然而，术语“耦合”也可以意味着两个或更多元件彼此不直接接触，但是仍然彼此协作或交互。
以下示例涉及本文公开的技术的额外示例。
示例1. 一种示例设备可包括用于访问存储器装置的存储器单元的接口。设备还可包括用于所述存储器装置的控制器。对于这些示例而言，所述控制器可包括逻辑，所述逻辑的至少一部分被实现为硬件，所述逻辑可经由将一个或多个选择偏置电压施加到所述存储器单元，从所述存储器单元当中选择存储器单元以用于第一刷新写入操作。所述逻辑还可基于在施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的跳回事件来确定所述存储器单元是否曾被选择用于所述第一刷新写入操作。所述逻辑还可基于在施加了所述一个或多个选择偏置电压时没有检测到所述存储器单元的跳回事件，经由重新施加所述一个或多个选择偏置电压来选择所述存储器单元以用于第二刷新写入操作。
示例2. 根据示例1所述的设备还可包括用于响应于时间段的到期而选择用于所述第一刷新写入操作的所述存储器单元的所述逻辑。
示例3. 根据示例2所述的设备，所述时间段可以是48小时。
示例4. 根据示例2所述的设备，还可包括所述逻辑，所述逻辑基于在重新施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的跳回事件来确定所述存储器单元是否曾被选择用于所述第二刷新写入操作。所述逻辑还可基于在重新施加了所述一个或多个选择偏置电压时未检测到所述存储器单元的跳回事件，将所述存储器单元标识为在所述时间段上具有导致选择失败的电压阈值漂移。
示例5. 根据示例1所述的设备，所述第一刷新写入操作和所述第二刷新写入操作可以是重置写入操作。
示例6. 根据示例1所述的设备，所述一个或多个选择偏置电压可包括第一选择偏置电压和第二选择偏置电压，所述第一选择偏置电压是选择所述存储器单元以用于编程时间限制内的刷新写入操作的最高选择偏置电压，所述第二选择偏置电压小于所述最高选择偏置电压。
示例7. 根据示例1所述的设备，所述存储器单元可以是非易失性存储器单元，其中所述非易失性存储器单元包括使用硫族化物相变材料的相变存储器、铁电存储器、存储器、聚合物存储器、铁电聚合物存储器、FeTRAM、FeRAM、奥氏存储器、纳米线存储器、MRAM或STT-MRAM。
示例8. 根据示例1所述的设备还可包括以下中的一个或多个：通信地耦合到所述控制器的一个或多个处理器；通信地耦合到所述设备的网络接口；耦合到所述设备的电池；或通信地耦合到所述设备的显示器。
示例9. 一种示例方法可包括经由将一个或多个选择偏置电压施加到存储器单元来选择存储器装置的所述存储器单元以用于第一刷新写入操作。所述方法还可包括基于在施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的跳回事件来确定所述存储器单元是否曾被选择用于所述第一刷新写入操作。所述方法还可包括基于在施加了所述一个或多个选择偏置电压时没有检测到所述存储器单元的跳回事件，经由重新施加所述一个或多个选择偏置电压来选择所述存储器单元以用于第二刷新写入操作。
示例10. 根据示例9所述的方法，可以响应于时间段的到期而选择用于所述第一刷新写入操作的所述存储器单元。
示例11. 根据示例10所述的方法，所述时间段可以是48小时。
示例12. 根据示例10所述的方法还可包括基于在重新施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的跳回事件来确定所述存储器单元是否曾被选择用于所述第二刷新写入操作。所述方法还可包括基于在重新施加了所述一个或多个选择偏置电压时未检测到所述存储器单元的跳回事件，将所述存储器单元标识为在所述时间段上具有导致选择失败的电压阈值漂移。
示例13. 根据示例9所述的方法，所述第一刷新写入操作和所述第二刷新写入操作可以是重置写入操作。
示例14. 根据示例9所述的方法，所述一个或多个选择偏置电压可包括第一选择偏置电压和第二选择偏置电压，所述第一选择偏置电压是选择所述存储器单元以用于编程时间限制内的刷新写入操作的最高选择偏置电压，所述第二选择偏置电压小于所述最高选择偏置电压。
示例15. 根据示例9所述的方法，所述存储器单元可以是非易失性存储器单元，其中所述非易失性存储器单元包括使用硫族化物相变材料的相变存储器、铁电存储器、存储器、聚合物存储器、铁电聚合物存储器、FeTRAM、FeRAM、奥氏存储器、纳米线存储器、MRAM或STT-MRAM。
示例16. 一种示例，至少一个机器可读介质可包括多个指令，响应于所述多个指令被系统执行，可促使所述系统实行根据示例9至15中的任一示例所述的方法。
示例17. 一种示例，设备可包括用于执行示例9至15中的任一示例所述的方法的部件。
示例18. 一种示例系统可包括存储器装置的多个存储器单元。所述系统还可包括用于访问所述多个存储器单元的接口。所述系统还可包括与所述接口耦合的控制器。对于这些示例而言，所述控制器可包括逻辑，所述逻辑的至少一部分被实现为硬件，所述逻辑可经由将一个或多个选择偏置电压施加到所述存储器单元，从所述多个存储器单元当中选择存储器单元以用于第一刷新写入操作。所述逻辑还可基于在施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的相应跳回事件来确定所述存储器单元是否曾被选择用于所述第一刷新写入操作。所述逻辑还可基于在施加了所述一个或多个选择偏置电压时没有检测到所述存储器单元的至少一部分的跳回事件，经由重新施加所述一个或多个选择偏置电压来选择所述存储器单元以用于第二刷新写入操作。
示例19. 根据示例18所述的系统，所述存储器单元的所述至少一部分可以是基于由所述存储器单元的所述至少一部分的选择失败导致的所述存储器装置的RBER的预期值。
示例20. 根据示例19所述的系统，所述逻辑还可响应于时间段的到期而选择用于所述第一刷新写入操作的所述存储器单元。
示例21. 根据示例20所述的系统，所述时间段可以是48小时。
示例22. 根据示例20所述的系统，所述逻辑还可基于在重新施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的所述至少一部分的跳回事件来确定所述存储器单元是否曾被选择用于所述第二刷新写入操作。所述逻辑还可基于在重新施加了所述一个或多个选择偏置电压时未检测到跳回事件，将来自所述存储器单元的所述至少一部分当中的每个存储器单元标识为在所述时间段上具有导致选择失败的电压阈值漂移。
示例23. 根据示例18所述的系统，所述第一刷新写入操作和所述第二刷新写入操作可以是重置写入操作。
示例24. 根据示例18所述的系统，所述一个或多个选择偏置电压可包括第一选择偏置电压和第二选择偏置电压，所述第一选择偏置电压是选择所述存储器单元以用于编程时间限制内的刷新写入操作的最高选择偏置电压，所述第二选择偏置电压小于所述最高选择偏置电压。
示例25. 根据示例18所述的系统，所述存储器单元可以是非易失性存储器单元，其中所述非易失性存储器单元包括使用硫族化物相变材料的相变存储器、铁电存储器、存储器、聚合物存储器、铁电聚合物存储器、FeTRAM、FeRAM、奥氏存储器、纳米线存储器、MRAM或STT-MRAM。
要强调的是，提供本公开的摘要以遵照37 C.F.R.第1.72（b）节，其要求将允许读者迅速推断技术公开的性质的摘要。伴随着该摘要不会被用于解释或限制权利要求的范围或含义的理解而提交该摘要。此外，在上述具体实施方式中，能够看到的是，出于流线化本公开的目的，在单个示例中将各种特征编组在一起。这种公开方法不要被解释为反映要求保护的示例要求比每个权利要求中明确记述的特征更多的特征的意图。相反，如下面的权利要求所反映的那样，发明主题在于少于单个所公开示例的全部特征。因此，下面的权利要求据此被并入到具体实施方式中，其中每个权利要求各自作为单独的示例而存在。在所附权利要求中，术语“包含”和“在其中”分别用作相应术语“包括”和“其中”的普通英语等同。此外，术语“第一”、“第二”、“第三”等仅用作标签，而并非意在将数字要求强加在其对象上。
尽管已经采用对结构特征和/或方法论动作特定的语言描述了主题，但是要理解，所附权利要求中定义的主题不一定限于上文描述的特定特征或动作。相反，上文描述的特定特征和动作作为实现权利要求的示例形式被公开。
本公开提供了一组技术方案，如下：
技术方案1. 一种设备，包括：
用于访问存储器装置的存储器单元的接口；以及
用于所述存储器装置的控制器，所述控制器包括逻辑，所述逻辑的至少一部分被实现为硬件，所述逻辑用于：
经由将一个或多个选择偏置电压施加到所述存储器单元，从所述存储器单元当中选择存储器单元以用于第一刷新写入操作；
基于在施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的跳回事件来确定所述存储器单元是否曾被选择用于所述第一刷新写入操作；以及
基于在施加了所述一个或多个选择偏置电压时没有检测到所述存储器单元的跳回事件，经由重新施加所述一个或多个选择偏置电压来选择所述存储器单元以用于第二刷新写入操作。
技术方案2. 根据技术方案1所述的设备，包括用于响应于时间段的到期而选择用于所述第一刷新写入操作的所述存储器单元的所述逻辑。
技术方案3. 根据技术方案2所述的设备，所述时间段包括48小时。
技术方案4. 根据技术方案2所述的设备，还包括用于以下操作的所述逻辑：
基于在重新施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的跳回事件来确定所述存储器单元是否曾被选择用于所述第二刷新写入操作；以及
基于在重新施加了所述一个或多个选择偏置电压时未检测到所述存储器单元的跳回事件，将所述存储器单元标识为在所述时间段上具有导致选择失败的电压阈值漂移。
技术方案5. 根据技术方案1所述的设备，所述第一刷新写入操作和所述第二刷新写入操作包括重置写入操作。
技术方案6. 根据技术方案1所述的设备，所述一个或多个选择偏置电压包括第一选择偏置电压和第二选择偏置电压，所述第一选择偏置电压是选择所述存储器单元以用于编程时间限制内的刷新写入操作的最高选择偏置电压，所述第二选择偏置电压小于所述最高选择偏置电压。
技术方案7. 根据技术方案1所述的设备，包括所述存储器单元是非易失性存储器单元，其中所述非易失性存储器单元包括使用硫族化物相变材料的相变存储器、铁电存储器、存储器、聚合物存储器、铁电聚合物存储器、铁电晶体管随机存取存储器（FeTRAM或FeRAM）、奥氏存储器、纳米线存储器、磁阻随机存取存储器（MRAM）或自旋转移矩MRAM（STT-MRAM）。
技术方案8. 根据技术方案1所述的设备，包括以下中的一个或多个：
通信地耦合到所述控制器的一个或多个处理器；
通信地耦合到所述设备的网络接口；
耦合到所述设备的电池；或
通信地耦合到所述设备的显示器。
技术方案9. 一种方法，包括：
经由将一个或多个选择偏置电压施加到存储器单元来选择存储器装置的所述存储器单元以用于第一刷新写入操作；
基于在施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的跳回事件来确定所述存储器单元是否曾被选择用于所述第一刷新写入操作；以及
基于在施加了所述一个或多个选择偏置电压时没有检测到所述存储器单元的跳回事件，经由重新施加所述一个或多个选择偏置电压来选择所述存储器单元以用于第二刷新写入操作。
技术方案10. 根据技术方案9所述的方法，包括响应于时间段的到期而选择用于所述第一刷新写入操作的所述存储器单元。
技术方案11. 根据技术方案10所述的方法，还包括：
基于在重新施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的跳回事件来确定所述存储器单元是否曾被选择用于所述第二刷新写入操作；以及
基于在重新施加了所述一个或多个选择偏置电压时未检测到所述存储器单元的跳回事件，将所述存储器单元标识为在所述时间段上具有导致选择失败的电压阈值漂移。
技术方案12. 根据技术方案9所述的方法，所述第一刷新写入操作和所述第二刷新写入操作包括重置写入操作。
技术方案13. 根据技术方案9所述的方法，所述一个或多个选择偏置电压包括第一选择偏置电压和第二选择偏置电压，所述第一选择偏置电压是选择所述存储器单元以用于编程时间限制内的刷新写入操作的最高选择偏置电压，所述第二选择偏置电压小于所述最高选择偏置电压。
技术方案14. 一种系统，包括：
存储器装置的多个存储器单元；
用于访问所述多个存储器单元的接口；以及
与所述接口耦合的控制器，所述控制器包括逻辑，所述逻辑的至少一部分被实现为硬件，所述逻辑用于：
经由将一个或多个选择偏置电压施加到所述存储器单元，从所述多个存储器单元当中选择存储器单元以用于第一刷新写入操作；
基于在施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的相应跳回事件来确定所述存储器单元是否曾被选择用于所述第一刷新写入操作；以及
基于在施加了所述一个或多个选择偏置电压时没有检测到所述存储器单元的至少一部分的跳回事件，经由重新施加所述一个或多个选择偏置电压来选择所述存储器单元以用于第二刷新写入操作。
技术方案15. 根据技术方案14所述的系统，包括：所述存储器单元的所述至少一部分基于由所述存储器单元的所述至少一部分的选择失败导致的所述存储器装置的残余误比特率（RBER）的预期值。
技术方案16. 根据技术方案14所述的系统，包括用于响应于时间段的到期而选择用于所述第一刷新写入操作的所述存储器单元的所述逻辑。
技术方案17. 根据技术方案16所述的系统，所述时间段包括48小时。
技术方案18. 根据技术方案16所述的系统，还包括用于以下操作的逻辑：
基于在重新施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的所述至少一部分的跳回事件来确定所述存储器单元是否曾被选择用于所述第二刷新写入操作；以及
基于在重新施加了所述一个或多个选择偏置电压时未检测到跳回事件，将来自所述存储器单元的所述至少一部分当中的每个存储器单元标识为在所述时间段上具有导致选择失败的电压阈值漂移。
技术方案19. 根据技术方案14所述的系统，所述一个或多个选择偏置电压包括第一选择偏置电压和第二选择偏置电压，所述第一选择偏置电压是选择所述存储器单元以用于编程时间限制内的刷新写入操作的最高选择偏置电压，所述第二选择偏置电压小于所述最高选择偏置电压。
技术方案20. 根据技术方案14所述的系统，包括：所述存储器单元是非易失性存储器单元，其中所述非易失性存储器单元包括使用硫族化物相变材料的相变存储器、铁电存储器、存储器、聚合物存储器、铁电聚合物存储器、铁电晶体管随机存取存储器（FeTRAM或FeRAM）、奥氏存储器、纳米线存储器、磁阻随机存取存储器（MRAM）或自旋转移矩MRAM（STT-MRAM）。

Claims (22)

1. 一种设备，包括：
用于访问存储器装置的存储器单元的接口；以及
用于所述存储器装置的控制器，所述控制器包括逻辑，所述逻辑的至少一部分被实现为硬件，所述逻辑用于：
经由将一个或多个选择偏置电压施加到所述存储器单元，从所述存储器单元当中选择存储器单元以用于第一刷新写入操作；
基于在施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的跳回事件来确定所述存储器单元是否曾被选择用于所述第一刷新写入操作；以及
基于在施加了所述一个或多个选择偏置电压时没有检测到所述存储器单元的跳回事件，经由重新施加所述一个或多个选择偏置电压来选择所述存储器单元以用于第二刷新写入操作。
2.根据权利要求1所述的设备，包括用于响应于时间段的到期而选择用于所述第一刷新写入操作的所述存储器单元的所述逻辑。
3.根据权利要求2所述的设备，所述时间段包括48小时。
4. 根据权利要求2所述的设备，还包括用于以下操作的所述逻辑：
基于在重新施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的跳回事件来确定所述存储器单元是否曾被选择用于所述第二刷新写入操作；以及
基于在重新施加了所述一个或多个选择偏置电压时未检测到所述存储器单元的跳回事件，将所述存储器单元标识为在所述时间段上具有导致选择失败的电压阈值漂移。
5.根据权利要求1所述的设备，所述第一刷新写入操作和所述第二刷新写入操作包括重置写入操作。
6.根据权利要求1所述的设备，所述一个或多个选择偏置电压包括第一选择偏置电压和第二选择偏置电压，所述第一选择偏置电压是选择所述存储器单元以用于编程时间限制内的刷新写入操作的最高选择偏置电压，所述第二选择偏置电压小于所述最高选择偏置电压。
7.根据权利要求1所述的设备，包括所述存储器单元是非易失性存储器单元，其中所述非易失性存储器单元包括使用硫族化物相变材料的相变存储器、铁电存储器、存储器、聚合物存储器、铁电聚合物存储器、铁电晶体管随机存取存储器（FeTRAM或FeRAM）、奥氏存储器、纳米线存储器、磁阻随机存取存储器（MRAM）或自旋转移矩MRAM（STT-MRAM）。
8.根据权利要求1所述的设备，包括以下中的一个或多个：
通信地耦合到所述控制器的一个或多个处理器；
通信地耦合到所述设备的网络接口；
耦合到所述设备的电池；或
通信地耦合到所述设备的显示器。
9.一种方法，包括：
经由将一个或多个选择偏置电压施加到存储器单元来选择存储器装置的所述存储器单元以用于第一刷新写入操作；
基于在施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的跳回事件来确定所述存储器单元是否曾被选择用于所述第一刷新写入操作；以及
基于在施加了所述一个或多个选择偏置电压时没有检测到所述存储器单元的跳回事件，经由重新施加所述一个或多个选择偏置电压来选择所述存储器单元以用于第二刷新写入操作。
10.根据权利要求9所述的方法，包括响应于时间段的到期而选择用于所述第一刷新写入操作的所述存储器单元。
11. 根据权利要求10所述的方法，还包括：
基于在重新施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的跳回事件来确定所述存储器单元是否曾被选择用于所述第二刷新写入操作；以及
基于在重新施加了所述一个或多个选择偏置电压时未检测到所述存储器单元的跳回事件，将所述存储器单元标识为在所述时间段上具有导致选择失败的电压阈值漂移。
12.根据权利要求9所述的方法，所述第一刷新写入操作和所述第二刷新写入操作包括重置写入操作。
13.根据权利要求9所述的方法，所述一个或多个选择偏置电压包括第一选择偏置电压和第二选择偏置电压，所述第一选择偏置电压是选择所述存储器单元以用于编程时间限制内的刷新写入操作的最高选择偏置电压，所述第二选择偏置电压小于所述最高选择偏置电压。
14.至少一个机器可读介质，包括多个指令，响应于所述多个指令被系统执行，所述多个指令促使所述系统实行根据权利要求9至13中的任一项所述的方法。
15.一种设备，包括用于执行根据权利要求9至13中的任一项所述的方法的部件。
16.一种系统，包括：
存储器装置的多个存储器单元；
用于访问所述多个存储器单元的接口；以及
与所述接口耦合的控制器，所述控制器包括逻辑，所述逻辑的至少一部分被实现为硬件，所述逻辑用于：
经由将一个或多个选择偏置电压施加到所述存储器单元，从所述多个存储器单元当中选择存储器单元以用于第一刷新写入操作；
基于在施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的相应跳回事件来确定所述存储器单元是否曾被选择用于所述第一刷新写入操作；以及
基于在施加了所述一个或多个选择偏置电压时没有检测到所述存储器单元的至少一部分的跳回事件，经由重新施加所述一个或多个选择偏置电压来选择所述存储器单元以用于第二刷新写入操作。
17.根据权利要求16所述的系统，包括：所述存储器单元的所述至少一部分基于由所述存储器单元的所述至少一部分的选择失败导致的所述存储器装置的残余误比特率（RBER）的预期值。
18.根据权利要求17所述的系统，包括用于响应于时间段的到期而选择用于所述第一刷新写入操作的所述存储器单元的所述逻辑。
19.根据权利要求18所述的系统，所述时间段包括48小时。
20. 根据权利要求18所述的系统，还包括用于以下操作的逻辑：
基于在重新施加了所述一个或多个选择偏置电压时是否检测到所述存储器单元的所述至少一部分的跳回事件来确定所述存储器单元是否曾被选择用于所述第二刷新写入操作；以及
基于在重新施加了所述一个或多个选择偏置电压时未检测到跳回事件，将来自所述存储器单元的所述至少一部分当中的每个存储器单元标识为在所述时间段上具有导致选择失败的电压阈值漂移。
21.根据权利要求16所述的系统，所述一个或多个选择偏置电压包括第一选择偏置电压和第二选择偏置电压，所述第一选择偏置电压是选择所述存储器单元以用于编程时间限制内的刷新写入操作的最高选择偏置电压，所述第二选择偏置电压小于所述最高选择偏置电压。
22.根据权利要求16所述的系统，包括：所述存储器单元是非易失性存储器单元，其中所述非易失性存储器单元包括使用硫族化物相变材料的相变存储器、铁电存储器、存储器、聚合物存储器、铁电聚合物存储器、铁电晶体管随机存取存储器（FeTRAM或FeRAM）、奥氏存储器、纳米线存储器、磁阻随机存取存储器（MRAM）或自旋转移矩MRAM（STT-MRAM）。
CN202010082505.2A 2019-03-07 2020-02-07 用于减轻针对存储器装置的选择失败的技术 Pending CN111667867A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/295800 2019-03-07
US16/295,800 US20190206491A1 (en) 2019-03-07 2019-03-07 Techniques to mitigate selection failure for a memory device

Publications (1)

Publication Number Publication Date
CN111667867A true CN111667867A (zh) 2020-09-15

Family

ID=67058394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010082505.2A Pending CN111667867A (zh) 2019-03-07 2020-02-07 用于减轻针对存储器装置的选择失败的技术

Country Status (5)

Country Link
US (1) US20190206491A1 (zh)
EP (1) EP3706126B1 (zh)
JP (1) JP2020144967A (zh)
KR (1) KR20200107791A (zh)
CN (1) CN111667867A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366747B2 (en) 2017-11-30 2019-07-30 Micron Technology, Inc. Comparing input data to stored data
US10956053B2 (en) * 2018-12-04 2021-03-23 Micron Technology, Inc. Selective relocation of data of a subset of a data block based on distribution of reliability statistics
KR20200104603A (ko) * 2019-02-27 2020-09-04 에스케이하이닉스 주식회사 효율적인 리드 동작을 수행하는 비휘발성 메모리 장치 및 이를 이용하는 시스템
US10867671B1 (en) 2019-07-02 2020-12-15 Micron Technology, Inc. Techniques for applying multiple voltage pulses to select a memory cell
US11114156B2 (en) * 2019-10-22 2021-09-07 Micron Technology, Inc. Read spike mitigation in integrated circuit memory
US10964385B1 (en) * 2019-11-14 2021-03-30 Micron Technology, Inc. Restoring memory cell threshold voltages
US11315633B2 (en) * 2019-12-30 2022-04-26 Micron Technology, Inc. Three-state programming of memory cells
US11139016B1 (en) * 2020-04-07 2021-10-05 Micron Technology, Inc. Read refresh operation
TWI755764B (zh) * 2020-06-22 2022-02-21 旺宏電子股份有限公司 記憶體裝置及其寫入方法
US11501831B2 (en) * 2020-11-05 2022-11-15 Sandisk Technologies Llc Power off recovery in cross-point memory with threshold switching selectors
US11532347B2 (en) * 2021-02-04 2022-12-20 Micron Technology, Inc. Performing refresh operations of non-volatile memory to mitigate read disturb
JP2023001593A (ja) 2021-06-21 2023-01-06 キオクシア株式会社 記憶装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7990761B2 (en) * 2008-03-31 2011-08-02 Ovonyx, Inc. Immunity of phase change material to disturb in the amorphous phase
US9721657B1 (en) * 2016-04-02 2017-08-01 Intel Corporation Managing threshold voltage shift in nonvolatile memory
KR102493820B1 (ko) * 2016-06-08 2023-02-01 에스케이하이닉스 주식회사 메모리 장치, 이의 동작 방법 및 메모리 콘트롤러의 동작 방법

Also Published As

Publication number Publication date
KR20200107791A (ko) 2020-09-16
US20190206491A1 (en) 2019-07-04
JP2020144967A (ja) 2020-09-10
EP3706126A1 (en) 2020-09-09
EP3706126B1 (en) 2022-03-23

Similar Documents

Publication Publication Date Title
CN111667867A (zh) 用于减轻针对存储器装置的选择失败的技术
US10269396B2 (en) Techniques to mitigate bias drift for a memory device
KR101946458B1 (ko) 비휘발성 이중 인-라인 메모리 모듈을 위한 제어기와 통신하기 위한 기법들
US9165637B2 (en) Volatile memory device and a memory controller
US9286975B2 (en) Mitigating read disturb in a cross-point memory
EP2901286A1 (en) Techniques associated with a read and write window budget for a two level memory system
EP3423932B1 (en) Techniques for command based on die termination
US11195568B1 (en) Methods and systems for controlling refresh operations of a memory device
KR102012298B1 (ko) 비휘발성 메모리 장치 및 그 구동 방법
EP3705979A1 (en) Ssd restart based on off-time tracker
US11081151B2 (en) Techniques to improve a read operation to a memory array
US20110228585A1 (en) Variable resistance memory device and related method of operation
CN105374385A (zh) 半导体存储器装置
EP3423948B1 (en) Techniques to cause a content pattern to be stored to memory cells of a memory device
US11145366B1 (en) Techniques to mitigate error during a read operation to a memory array
CN115440290A (zh) 具有带有纠错码保护的每行激活计数的存储器芯片
CN113643745A (zh) 存储器子系统中的存储器裸片的峰值电流的管理

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination