CN111650991B - 用于以时钟发射操作模式的设备和方法 - Google Patents

用于以时钟发射操作模式的设备和方法 Download PDF

Info

Publication number
CN111650991B
CN111650991B CN202010134655.3A CN202010134655A CN111650991B CN 111650991 B CN111650991 B CN 111650991B CN 202010134655 A CN202010134655 A CN 202010134655A CN 111650991 B CN111650991 B CN 111650991B
Authority
CN
China
Prior art keywords
signal
command
state
clock
calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010134655.3A
Other languages
English (en)
Other versions
CN111650991A (zh
Inventor
崔桢焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202410338491.4A priority Critical patent/CN118092581A/zh
Publication of CN111650991A publication Critical patent/CN111650991A/zh
Application granted granted Critical
Publication of CN111650991B publication Critical patent/CN111650991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H03K19/0966—Self-timed logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1271—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the frequency being controlled by a control current, i.e. current controlled oscillators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

本申请涉及用于以时钟发射操作模式的设备和方法。公开用于在装置之间发射与命令相关联的命令模式(例如，操作模式)的设备和方法。一个装置可经配置为主装置，且一或多个装置可经配置为从属装置。所述命令模式可通过设置在所述装置之间发射的时钟信号的静止状态且将装置使能信号转变为作用中状态而由所述主装置发射到所述从属装置。所述从属装置可在所述使能信号转变为所述作用中状态的时间处检测所述时钟的所述静止状态以便确定所述命令的所述命令模式。所述装置接着可在由所发射命令模式指示的所述模式中执行所述命令。

Description

用于以时钟发射操作模式的设备和方法
技术领域
本申请大体上涉及半导体装置及存储器。
背景技术
例如微计算机、存储器、门阵列等半导体装置可包含在多个裸片上的组件。信号(例如，数据，命令)可提供到一或多个裸片及/或一或多个裸片之间。在一些装置中，一个裸片可充当主裸片且剩余裸片可充当从属裸片。主裸片可提供信号以控制从属裸片的操作。在一些装置中，仅主裸片可从外部装置，例如存储器控制器，接收特定命令或信号。此布置可减少外部装置与所述装置之间所需的导线的数目。
主裸片可经由一或多个导线将信号发射到从属裸片。随着装置的裸片和各种信号的数目增加，导线的数目也可增加。用于在裸片之间发射信号的导线可占用装置的额外布局空间以及要求裸片上的额外输入/输出衬垫。因此，需要使用导线来发射多种信号类型以节省装置中的布局和衬垫区域且简化封装设计。
发明内容
在一些实施例中，提供一种设备。所述设备包括经配置以进行以下操作的第一装置：接收命令模式信号；至少部分地基于所述命令模式信号的状态设置时钟信号的静止状态；及将使能信号转变为作用中状态，其中所述时钟信号的所述静止状态在所述使能信号转变为所述作用中状态时指示所述命令模式信号的所述状态。
在一些实施例中，提供一种方法。所述方法包括：接收与命令相关联的命令模式信号；响应于接收到所述命令模式，至少部分地基于所述命令模式信号的状态来设置时钟信号的静止状态；及响应于接收到所述命令模式信号，将使能信号转变为作用中状态，其中所述时钟信号在所述使能信号转变为所述作用中状态时的所述静止状态指示所述命令模式信号的所述状态。
在一些实施例中，提供一种设备。所述设备包括经配置以接收时钟信号和使能信号的锁存器，其中所述锁存器进一步经配置以：在所述使能信号转变为作用中状态时锁存所述时钟信号的静止状态；及输出所述时钟信号的所述静止状态作为命令模式。
附图说明
图1是根据本公开的实施例的半导体装置的框图。
图2是根据本公开的实施例的半导体装置的至少一部分的框图。
图3是根据本公开的实施例的主装置和从属装置的校准电路的至少一部分的框图。
图4是根据本公开的实施例的可用于检测命令模式的电路的电路图。
图5A和5B是根据本公开的实施例的各种信号在操作期间的定时图。
图6是根据本公开的实施例的电路的框图。
图7是根据本公开的实施例的各种信号在操作期间的定时图。
图8是根据本公开的实施例的方法的流程图。
具体实施方式
下文阐述特定细节以提供对本公开的实施例的充分理解。然而，所属领域的技术人员将明白，可在没有这些特定细节的情况下实践本公开的实施例。此外，本文中所描述的本公开的特定实施例是借助于实例提供，且不应用于将本公开的范围限制于这些特定实施例。在其它情况下，尚未详细展示众所周知的电路、控制信号、定时协议和软件操作，以便避免不必要地混淆本公开的实施例。
例如半导体装置的装置可包含以协调方式起作用以便执行整个装置的操作的多个装置(例如，位于个别裸片上的装置)。举例来说，装置可包含用于产生时钟信号的振荡器或可接收用于同步操作的外部时钟。装置可利用使能信号来启用或停用位于装置的不同裸片上的各种装置。使能信号可控制哪些装置执行操作。除时钟信号和使能信号以外，装置可利用其它信号来发射用于恰当执行例如数据、命令和操作模式的操作的其它信息。所述信号可经由导线发射到裸片。可以在单独导线上发射每种类型的信号(例如，数据、时钟、命令)。然而，随着信号的类型的数目增加和装置中的裸片的数目增加，由于装置的大小限制，在导线自身上发射每种类型的信号所需的导线的数目可能过高。
在一些装置中，某些装置可经配置为“主”装置，而其它装置经配置为“从属”装置。举例来说，在存储器装置中，存储器中的一或多个装置可经配置为主装置，且每一主装置可耦合到经配置为从属装置的一或多个装置。主装置可经由主装置与从属装置之间的信号发射来控制其从属装置的操作。虽然将装置配置为主裸片和从属裸片可减少用于将信号发射到整个装置中的装置及/或经配置为从属组件的装置之间的导线的数目，但对于在主装置与从属装置之间发射信号来说，大量导线可能是必要的。
为了减少导线的数目，一些信号可共享相同导线，只要组件能够区分正在导线上发射的信号的类型即可。举例来说，在典型存储器装置中，读取数据和写入数据可共享I/O线，这是因为读取命令和写入命令并未同时执行。然而，其它信号类型可能无法由时间及/或命令类型间隔开。举例来说，某些命令可与多个操作模式(例如，命令模式)相关联。可取决于模式而以不同方式执行命令。举例来说，可使用不同时钟频率以不同时钟循环数执行命令，及/或基于与命令相关联的模式通过不同事件触发命令的执行。虽然命令和模式可在相同导线上顺序地发射，但这将要求延迟执行命令。因此，其将有利于在组件之间发射命令的基本上同时在现有导线上在装置之间(例如，主装置与从属装置之间)发射命令模式。
在本公开的实施例中，可通过设置时钟的静止状态且将使能信号转变为激活状态来发射命令模式。时钟在使能信号转变为激活状态时的静止状态可指示待执行的命令的操作模式。
在本文中所描述的实例中，公开与存储器装置中的两个或多于两个操作模式相关联的校准命令。然而，这仅出于说明性目的且本公开的原理不限于所公开的实例。
图1是根据本公开的实施例的半导体装置10的框图。举例来说，半导体装置10可以是集成到单一半导体芯片中的存储器(例如，LPDDR5 SDRAM)。半导体装置10可安装在外部衬底2上，例如存储器模块衬底、母板等等上。外部衬底2采用耦合到半导体装置10的校准端子ZQ 27的外部电阻RZQ。外部电阻RZQ是由阻抗(ZQ)校准电路38使用的参考阻抗。在一些实施例中，例如图1中展示的实施例，外部电阻RZQ，其还可被称作外部ZQ电阻器，耦合到电源电压VDDQ。
如图1所展示，半导体装置10包含存储器单元阵列11。存储器单元阵列11包含多个存储体，每一存储体包含多个字线WL、多个位线BL，以及布置在多个字线WL和多个位线BL的交叉点处的多个存储器单元MC。通过行解码器12执行字线WL的选择，且通过列解码器13执行位线BL的选择。感测放大器18耦合到对应的位线BL且耦合到本地I/O线对LIOT/B。本地IO线对LIOT/B经由充当开关的传送门TG 19耦合到主IO线对MIOT/B。
转而解释包含在半导体装置10中的多个外部端子，所述多个外部端子包含地址端子21、命令端子22、时钟端子23、数据端子24、电源端子25和26，和校准端子ZQ 27。输入信号块41可包含地址端子21、命令端子22和时钟端子23。数据接口块42包含数据端子24。数据端子24可耦合到输出缓冲器以用于存储器的读取操作。替代地，数据端子24可耦合到输入缓冲器以用于稍后将描述的存储器的读取/写入存取。图1展示动态随机存取存储器(dynamicrandom access memory，DRAM)的实例，然而，具有用于信号输入/输出的外部端子的任何装置可包含为本公开的实施例的外部端子。
地址端子21供应有地址信号ADD和存储体地址信号BADD。供应到地址端子21的地址信号ADD和存储体地址信号BADD经由地址输入电路31传送到地址解码器32。地址解码器32接收地址信号ADD且将经解码行地址信号XADD供应到行解码器12，且将经解码列地址信号YADD供应到列解码器13。地址解码器32还接收存储体地址信号BADD，且将存储体地址信号BADD供应到行解码器12和列解码器13。
命令端子22供应有命令信号COM。命令信号COM可包含一或多个单独信号。输入到命令端子22的命令信号COM经由命令输入电路33输入到命令解码器34。命令解码器34对命令信号COM进行解码以产生各种内部命令信号。举例来说，内部命令包含用以选择字线的行命令信号和用以选择位线的列命令信号，例如读取命令或写入命令，以及提供到校准电路38的校准信号ZQ_COM。
当行激活命令经发布且存储体地址和行地址及时供应有激活命令，且列地址及时供应有读取命令时，从存储器单元阵列11中的由这些行地址和列地址指定的存储器单元MC读取读取数据。读取数据DQ经由读/写放大器15和输入/输出电路17从数据端子24输出到外部。类似地，当行激活命令经发布且存储体地址和行地址及时供应有激活命令，且列地址及时供应有写入命令时，输入/输出电路17可在数据端子24处接收写入数据DQ。写入数据DQ经由输入/输出电路17和读/写放大器15供应到存储器单元阵列11且写入由行地址和列地址指定的存储器单元MC中。根据一个实施例，输入/输出电路17可包含输入缓冲器和输出缓冲器。输入/输出电路17可包含可编程终端电路30。输入/输出电路17的可编程终端电路30可设置成提供输入/输出电路17的输入缓冲器和输出缓冲器的阻抗。可编程终端组件的阻抗可用于减少阻抗误配。
时钟端子23分别供应有外部时钟信号CK和/CK。这些外部时钟信号CK和/CK彼此互补且供应到时钟输入电路35。时钟输入电路35接收外部时钟信号CK和/CK且产生内部时钟信号ICLK。将内部时钟信号ICLK供应到内部时钟产生器36且因此基于接收到的内部时钟信号ICLK和来自命令输入电路33的时钟使能信号CKE产生相位控制内部时钟信号ICLK。尽管并不限于此，但DLL电路可用作内部时钟产生器36。相位控制内部时钟信号LCLK供应到输入/输出电路17并用作用于确定读取数据DQ的输出定时的定时信号。内部时钟信号ICLK还供应到定时产生器37，并因此可产生各种内部时钟信号。
模式寄存器46用于限定半导体装置10的可编程操作和配置的各种模式。模式寄存器保留所存储的信息，直到其重新编程、重置或半导体装置10断电为止。经由模式寄存器写入命令对模式寄存器46进行编程。模式寄存器46可包含用于存储与不同操作和配置相关的信息的一或多个寄存器。举例来说，模式寄存器可用于设置突发长度、突发类型、CAS延迟、频率设定点，启用可编程终端组件，以及其它。模式寄存器46还可被编程有可经读取以提供关于半导体装置10的状态信息的信息。举例来说，模式寄存器可用于提供就绪状态、校准状态，以及其它状态信息。读取的信息可通过半导体装置10的电路编程。可经由模式寄存器读取命令读取模式寄存器46。读取模式寄存器46使得关于操作和配置的状态的信息由半导体装置10提供。
电源端子25供应有电源电压VDD和VSS。这些电源电压VDD和VSS供应到内部电源电路39。内部电源电路39产生各种内部电压VPP、VOD、VARY、VPERI和Vdd2H。Vdd2H电压可以是用作输出电压以驱动输出信号的内部电压。内部电压VPP主要用于行解码器12中，内部电压VOD和VARY主要用于包含在存储器单元阵列11中的感测放大器18中，并且内部电压VPERI用于许多其它电路块中。在一些实施例中，通过校准电路38产生参考电压ZQVREF。在一些实施例中，ZQVREF是基于VDDQ电压。
电源端子26供应有电源电压VDDQ和VSSQ。这些电源电压VDDQ和VSSQ供应到输入/输出电路17。电源电压VDDQ和VSSQ可分别为与供应到电源端子25的电源电压VDD和VSS相同的电压。然而，专用电源电压VDDQ和VSSQ可用于输入/输出电路17，使得由输入/输出电路17产生的电源噪声不会传播到其它电路块。在一些实施例中，VDDQ和VSSQ可提供到校准电路38。
电源电压VDDQ在操作期间可改变。举例来说，电源电压VDDQ可从相对较低电压(例如，0.3伏特)变为相对较高电压(例如，0.5伏特)，且反之亦然。当半导体装置10的频率设定点改变时，电源电压VDDQ可改变。改变半导体装置10的频率设定点会改变操作频率，例如输入/输出电路17的操作速度。较低操作频率可操作而不使用裸片上终结，而较高操作频率可能要求使用裸片上终结以减轻阻抗误配。由于减少无端接的电压摆幅，较低电压可用于较低操作频率，而较高电压用于较高操作频率。举例来说，当从相对较低频率设定点切换到较高频率设定点时，电源电压VDDQ可从相对较低电压变为较高电源电压VDDQ。相反地，当从相对较高频率设定点切换到较低频率设定点时，电源电压VDDQ可从相对较高电压变为较低电源电压VDDQ。在一些实例中，外部电阻RZQ连接到电源电压VDDQ。
校准电路38包含用以在由校准信号ZQ_COM激活时执行校准操作的电路。可参考外部电阻RZQ的阻抗和参考电压ZQVREF执行校准操作。校准电路38耦合到校准端子ZQ 27。在多个半导体装置10具有耦合到外部电阻RZQ的相应校准端子ZQ 27的实施例中，校准电路38在校正操作期间在用于外部电阻RZQ的多个半导体装置10中仲裁。在校准操作期间，校准电路38通过确定用于设置可编程终端电路30的阻抗的适当校准参数来将可编程终端组件的阻抗校准为外部电阻RZQ。在校准操作期间通过校准电路38确定的校准参数可由校准电路38存储。所存储的校准参数可经检索且应用于可编程终端电路30。表示校准参数的阻抗码ZQCODE供应到输入/输出电路17以将可编程终端组件设置为用于输入/输出电路17的缓冲器的期望阻抗。校准电路38将校准信息ZQRDY编程到模式寄存器46中。校准信息ZQRDY反映校准操作的方面。可例如通过存储器控制器查询模式寄存器46以检索反映校准操作的方面的校准信息。实例校准操作和模式寄存器46可存在于美国专利申请公开案2018/0167055中，所述美国专利申请公开案出于任何目的以引入的方式并入本文中。
ZQ_COM信号可包含校准命令ZQCal和命令模式ZQMode。命令模式可确定通过校准电路38执行的校准操作的类型。举例来说，校准电路38可响应于处于第一状态的命令模式信号(例如，ZQMode＝0)执行第一类型的校准(例如，背景校准)，且响应于处于第二状态的命令模式信号(例如，ZQMode＝1)执行第二类型的校准(例如，基于命令的校准)。命令模式可以执行命令的方式指示一或多个差。举例来说，命令模式可指示待执行校准的时钟循环数、用于校准的时钟信号的频率，及/或校准执行应起始的时间。
根据本公开的原理，半导体装置10可经配置为主装置或从属装置。在一些实施例中，半导体装置10可经配置以将主信号ZQMaster(未展示)提供到校准电路38。在一些实施例中，主信号ZQMaster可编程到模式寄存器46中。在一些实施例中，模式寄存器46可基于由外部装置(例如，存储器控制器)提供的命令而编程。半导体装置10可在主信号处于第一状态(例如，ZQMaster＝1)时经配置为主装置，且在主信号处于第二状态(例如，ZQMaster＝0)时经配置为从属装置。在其它实施例中，半导体装置10可通过设置熔丝或反熔丝(图1中未展示)经配置为主装置或从属装置。在两个实施例中，半导体装置10无论经配置为主装置还是从属装置都可包含相同电路。然而，主信号或熔丝可在半导体装置10经配置为主装置时停用从属电路，且在半导体装置10经配置为从属装置时停用主电路。
仍参考图1，校准电路38可耦合到反向信道时钟信号线44和反向信道使能信号线48以分别提供或接收反向信道时钟BCClk和反向信道使能BCEn信号。当半导体装置10经配置为主装置时，校准电路38可将反向信道时钟和反向信道使能信号发射到从属装置(图1中未展示)。当半导体装置10经配置为从属装置时，校准电路38可从主装置(图1中未展示)接收反向信道时钟和反向信道使能信号且将不从ZQ_COM接收命令及/或对所述命令作出响应。如将在下文更详细地描述，当半导体装置10经配置为主装置时，校准电路38可基于ZQMode信号的状态设置反向信道时钟信号的静止状态。当半导体装置10经配置为从属装置时，校准电路38可在反向信道使能信号转变为激活状态时使用背景时钟信号的静止状态以便确定执行校准命令的模式。如本文中所使用，反向信道可以指用于在主装置与从属装置之间发射信号的一或多个导线。
如先前所提及，命令模式可指示待执行校准的时钟循环数、用于校准的时钟信号的频率，及/或校准执行应起始的时间。在执行校准操作期间，主装置和从属装置的校准电路38可能需要响应于时钟循环数及/或时钟频率进行自我调整。举例来说，校准电路38可能需要调整耦合到比较器的输入节点的低通滤波器在校准电路中的耦合及/或改变逻辑以匹配用于校准操作的时钟及/或时间段的频率。因此，发射命令模式可以允许主装置和从属装置都适当地经配置用于在所指示的命令模式中执行命令。
图2是根据本公开的实施例的半导体装置200的至少一部分的框图。在一些实施例中，半导体装置200可以是例如SRAM或DRAM的易失性存储器，或例如快闪存储器的非易失性存储器，或铁电存储器。在一个实施例中，半导体存储器200是双数据速率(Double DataRate，DDR)存储器，例如低功率双数据速率5(Low Power Double Data Rate5，LPDDR5)存储器。根据各种实施例，半导体装置200可包含可布置在不同半导体裸片上的多个个别装置202。在一些实施例中，图1的半导体装置10可用作半导体装置200的个别装置202。为易于说明，仅展示装置202的ZQ校准电路204。
半导体装置200可包含含有各种个别装置202且与所述各种个别装置202互连的封装件。封装件可提供耦合到布置于封装件内部上的接触衬垫的多个外部引脚。引脚和衬垫可在例如装置202与耦合到半导体装置200的较大系统之间提供电连接。如图2中所展示，半导体装置200可包含外部电阻，其可被称为RZQ 212。个别校准电路204中的一或多个耦合到RZQ 212且针对阻抗校准共享外部电阻。校准电路204中的每一个可在相应校准端子ZQ 27(图1中展示)处耦合到RZQ 212。
个别装置202可经配置为主装置或从属裸片。装置202可具有与主装置或从属装置相同的电路而无论配置如何，而某些电路可基于所述配置启用或停用。在一些实施例中，例如图2中示出的实施例，装置202可通过编程装置202的模式寄存器(图2中未展示)中的主信号ZQMaster的状态而配置。在一些实施例中，模式寄存器可基于由存储器控制器240提供的命令而编程。在其它实施例中，装置202可由一或多个熔丝配置。主装置202可从存储器控制器240接收命令及/或其它信号。主装置202可经由导线将命令及/或其它信号发射到从属装置202。在主装置与从属装置202之间的导线可被称为反向信道。在图2中展示的实例中，主装置202的ZQ校准电路204可经由分别用于发射反向信道时钟信号和反向信道使能信号的反向信道时钟信号线206和反向信道使能信号线208将信号发射到从属装置的ZQ校准电路204。
在图2中展示的实例中，十六个装置202共享RZQ 212。然而，应了解，更少或更大数目个装置202可共享RZQ 212(例如，4个、8个、32个)。此外，在一些实施例中，半导体装置200可包含多于一个RZQ 212。举例来说，主装置202和从属装置1到7可共享RZQ 212，且从属装置8到15可共享第二外部电阻RZQ(未展示)。在此实例中，从属装置8到15中的一个可经配置为主装置。也就是说，在一些实例中，装置202可经配置为用于共享外部电阻的每一组装置202的主装置。
尽管图2中未展示，但装置202可包含可设置成指定装置202的次序的熔丝。也就是说，每一装置202可经配置为来自多个装置的特定装置。举例来说，主装置202可经配置为1/16，且从属装置13可经配置为13/16。熔丝可配置装置202内的可以允许装置202之间的仲裁的计数器或其它电路。继续先前实例，主装置202可首先执行校准命令且接入RZQ 212。在从主装置202接收校准命令之后，在接入RZQ 212作为其执行校准命令的部分之前，从属装置13可进行计数，直到前十二个装置已完成接入RZQ 212之后的时间为止。还可使用其它仲裁方法，例如先前所提及的美国专利申请公开案2018/0167055中所公开的那些仲裁方法。
根据本公开的实施例，包含参考图1和2所描述和如将参考图3到7更详细地描述的那些实施例，设备可包含第一装置，其经配置以接收命令模式信号，至少部分地基于命令模式信号的状态而设置时钟信号的静止状态，及将使能信号转变为作用中状态。时钟信号在使能信号转变为作用中状态时的静止状态可指示命令模式信号的状态。
在一些实施例中，设备可包含经配置以从第一装置接收时钟信号和使能信号的第二装置。响应于时钟在使能信号转变为作用中状态时的静止状态，第二装置可经配置以在与命令模式信号的状态相关联的模式中执行命令。在一些实施例中，时钟信号可通过使能信号转变为作用中状态而激活，且第二装置可进一步经配置以在所述时钟信号被激活之后执行所述命令。在一些实施例中，第一装置经配置以在与命令模式信号相关联的模式中执行所述命令，且第二装置可经配置以在第一装置开始执行命令之后开始执行所述命令。在一些实施例中，第一装置可经配置以在第二装置已执行所述命令之后将使能信号转变为非作用中状态。在一些实施例中，经由第一装置与第二装置之间的反向信道发射时钟信号和使能信号。在一些实施例中，第二装置包含经配置以接收时钟信号和使能信号且在使能信号转变为作用中状态时锁存时钟的静止状态的锁存器。在一些实施例中，命令是校准命令。
在一些实施例中，时钟信号响应于命令模式信号的状态可具有第一频率或第二频率。在一些实施例中，第一装置可包含：第一振荡器，其经配置以在第一频率下输出第一信号；分频器逻辑电路，其经配置以接收第一信号且在第二频率下输出第二信号，及多路复用器，其经配置以接收第一信号和第二信号作为输入且接收命令模式信号作为控制信号。多路复用器可经配置以基于命令模式信号的状态输出第一信号或第二信号作为时钟信号。在其它实施例中，第一装置可包含经配置以在第一频率下输出第一信号的第一振荡器和经配置以在第二频率下输出第二信号的第二振荡器。多路复用器可经配置以基于命令模式信号的状态输出第一信号或第二信号作为时钟信号。
图3是根据本公开的实施例的主装置的ZQ校准电路302(例如，主校准电路)和从属装置的校准电路304(例如，从属校准电路)的至少一部分的框图。在一些实施例中，主装置和从属装置可位于个别裸片上。在本公开的一些实施例中，ZQ校准电路302和304的部分可整体或部分地包含于图1的ZQ校准电路38中及/或图2的ZQ校准电路204中。
如图3中所展示，主装置302和从属装置304的校准电路都包含ZQ逻辑块306和ZQIO缓冲器308。ZQ逻辑块306包含振荡器310和命令逻辑块312。然而，ZQ逻辑块306和ZQIO缓冲器308的某些元件取决于装置的配置而停用。举例来说，所有校准电路302、304包含振荡器310，但从属校准电路304的振荡器310停用。在另一个实例中，用于反向信道时钟信号BCClk和反向信道使能信号BCEn的输出缓冲器在校准电路304中停用。在图3中展示的实例中，针对主校准电路302启用用于BCClk和BCEn信号的输入缓冲器。经启用输入缓冲器可用于维持信号完整性(例如，减少相位误差)。然而，在其它实例中，输入缓冲器在主校准电路302中可停用。如将更详细地描述，命令逻辑块312可包含逻辑电路，其取决于装置的主/从配置选择性地启用或停用。
如先前参考图1所论述，主装置的ZQ校准电路可接收包含校准命令信号ZQCal和与校准命令相关联的命令模式信号ZQMode的ZQ_COM信号。ZQCal和ZQMode可由命令逻辑块312用于通过主装置执行校准命令。通过主装置执行校准命令可能是根据由振荡器310提供的定时。振荡器310还可通过从属校准电路304通过在反向信道时钟信号线344上提供反向信道时钟信号BCClk而为校准命令的执行提供定时。
除用于根据特定操作模式在主装置上执行校准命令以外，ZQMode还可用于设置振荡器310的静止状态。当处于静止状态时，振荡器310可能不振荡(例如，可能不产生时钟信号)且可例如在不存在校准命令的情况下维持恒定信号(例如，Osc＝1或Osc＝0)。在一些实施例中，ZQMode信号可用于改变静止状态的极性。
除用于发起在主装置上执行校准命令以外，ZQCal可用于将反向信道使能信号BCEn转变为作用中状态(例如，BCEn＝1)。有效BCEn可激活振荡器310，使得其开始产生振荡时钟信号(例如，在1状态与0状态之间定期切换)。静止状态和后续振荡时钟信号都可经由反向信道时钟信号线344上的反向信道时钟信号BCClk发射到从属校准电路304。BCEn信号还可通过反向信道使能信号线348上的反向信道信号BCEn发射到从属校准电路304。
BCClk和BCEn信号可由从属校准电路304的命令逻辑块312接收。有效BCEn信号可由从属校准电路304用于产生本地校准命令，所述本地校准命令可由从属校准电路304执行。校准命令的执行可根据由BCClk信号提供的定时而由从属校准电路304执行。命令逻辑块312可在BCEn转变为作用中状态时进一步检测BCClk信号的静止状态。BCClk信号在BCEn转变为作用中状态处的静止状态可用于产生本地ZQMode信号，所述本地ZQMode信号可用于根据与ZQMode信号相关联的模式通过从属校准电路304执行校准命令。
如本文中所描述，根据本公开的实施例，设备可包含经配置以接收时钟信号和使能信号的锁存器。锁存器可经配置以在使能信号转变为作用中状态时锁存时钟信号的静止状态且将时钟的静止状态输出为命令模式。设备可包含校准电路，其经配置以接收使能信号和命令模式且响应于使能信号转变为作用中状态而在由命令模式指示的模式中执行校准操作。校准电路可接收时钟信号且基于所述时钟信号为校准操作的执行进行定时。设备经配置为从属设备，且时钟信号和使能信号是从耦合到从属设备的主设备接收到的。
图4是根据本公开的实施例的可用于检测命令模式的电路400的框图。在一些实施例中，电路400可包含于校准电路的命令逻辑块(例如，命令逻辑块312)中。在一些实施例中，电路400可在经配置为从属装置的装置中启用。如图4中所展示，电路400包含锁存器402和第一反相器404和第二反相器406。第一反相器404的输入端可从反向信道时钟信号线接收时钟信号BCClkIn。时钟信号BCClkIn可与经由时钟信号反向信道通过主装置产生和发射的时钟信号BCClk相关联。第一反相器404可将BCClkIn的反相状态输出到锁存器402的输入端。第二反相器406的输入端可从反向信道使能信号线接收使能信号BCEn。使能信号可能已经由反向信道使能信号线通过主装置产生和发射。第二反相器406可将BCEn信号的反相状态提供到锁存器402的输入端。锁存器402的输入端可从反向信道使能信号线接收未反相BCEn信号。锁存器402可经配置以在BCEn转变为作用中状态(例如，从BCEn＝0转变为BCEn＝1)时锁存BCClkIn的反相状态。BCClkIn的锁存状态在从属装置内可发射为本地ZQMode信号。举例来说，当BCClkIn为高(例如，BCClkIn＝1)且BCEn转变为作用中状态时，ZQMode将为低(例如，ZQMode＝0)。当BCClkIn为低(例如，BCClkIn＝0)且BCEn转变为作用中状态时，ZQMode将为高(例如，ZQMode＝1)。因此，当使能信号转变为作用中状态时，可通过侦测时钟信号的静止状态而发射校准命令的命令模式，而非提供单独反向信道线以用于发射命令模式。在一些实施例中，本地ZQMode信号可用于起始校准电路的自我调整。举例来说，校准电路可调整耦合到比较器的输入节点的低通滤波器在校准电路中的耦合及/或改变逻辑以响应于ZQMode信号的状态匹配用于校准操作的时钟及/或时间段的频率。
在一些实施例中，可省略第一反相器404。在这些实施例中，当BCClkIn为高(例如，BCClkIn＝1)且BCEn转变为作用中状态时，ZQMode将为高(例如，ZQMode＝1)。当BCClkIn为低(例如，BCClkIn＝0)且BCEn转变为作用中状态时，ZQMode将为低(例如，ZQMode＝0)。
图5A和5B是根据本公开的实施例的各种信号在操作期间的定时图500A到500B。可在主装置处接收ZQ_COM信号。ZQ_COM信号可包含校准命令ZQCal和命令模式信号ZQMode。为简单起见，图5A和5B中仅展示ZQMode。图5A说明发射校准命令的第一命令模式的实例，且图5B说明发射校准命令的第二命令模式的实例。
在图5A中展示的实例中，ZQMode为低(例如，‘0’)。因此，响应于ZQMode，将主装置的反向信道时钟信号BCClk的静止状态设置为高(例如，‘1’)。在一些装置中，反向信道时钟信号的默认静止状态可以是高的。也就是说，在不存在任何ZQMode信号的情况下，反向信道时钟信号的静止状态可以是高的。
仍参考图5A，响应于接收到ZQ_COM，主装置可在时间T1附近将反向信道使能信号BCEn转变为作用中状态(例如，高，‘1’)。如圆502所突显，当BCEn从低转变为高时，静止时钟信号BCClk为高。可通过从主装置接收反向信道使能信号BCEn和反向信道时钟信号BCClk的从属装置来锁存此静止状态。如参考图4所论述，从属装置可使用BCClk的锁存状态来产生具有低状态的本地ZQMode信号。以此方式，校准命令的第一命令模式(例如，背景校准)可从主装置发射到从属装置。
有效反向信道使能信号BCEn可激活产生反向信道时钟信号BCClk的振荡器。BCClk信号可在时间T2附近开始振荡。在一些实例中，时间T2可以是在T1之后的时钟循环。在其它实例中，T2可以是在T1之后的两个时钟循环。在一些实施例中，时间T1与T2之间的延迟可为内部ZQ参考电压提供稳定时间。在这些实施例中，ZQ参考电压应在T2之前稳定为所要电压。BCClk信号可继续振荡，直到BCEn在时间T3附近转变为非作用中状态(例如，低，‘0’)为止。BCClk可响应于BCEn转变为非作用中状态而返回到其静止状态，其在图5A中展示的实例中为高。时间T3可以至少部分地基于所有装置(包含主装置和耦合到所述主装置的所有从属装置)所需的时段，以在由ZQMode规定的第一命令模式中完全执行校准命令。所述时间可基于装置的特定规范。
在图5B中展示的实例中，ZQMode为高(例如，‘1’)。因此，响应于ZQMode，将主装置的反向信道时钟信号BCClk的静止状态设置为低(例如，‘0’)。响应于接收到ZQ_COM，主装置可在时间T1附近将反向信道使能信号BCEn转变为作用中状态(例如，高，‘1’)。如圆504所突显，当BCEn从低转变为高时，静止时钟信号BCClk为低。可通过从主装置接收反向信道使能信号BCEn和反向信道时钟信号BCClk的从属装置来锁存此静止状态。如参考图4所论述，从属装置可使用BCClk的锁存状态来产生具有高状态的本地ZQMode信号。以此方式，校准命令的第二命令模式(例如，基于命令的校准)可从主装置发射到从属装置。
有效反向信道使能信号BCEn可激活产生反向信道时钟信号BCClk的振荡器。BCClk信号可在时间T2附近开始振荡。BCClk信号可继续振荡，直到BCEn在时间T3附近转变为非作用中状态(例如，低，‘0’)为止。BCClk可响应于BCEn转变为非作用中状态而返回到其静止状态，其在图5B中展示的实例中为低。
如先前所论述，可取决于与命令相关联的命令模式以不同方式执行命令。举例来说，对于图1中的半导体装置10，可以在背景模式(ZQMode＝0)或基于命令的模式(ZQMode＝1)中执行校准命令。在一些实例中，可以在半导体装置10启动、半导体装置10重置时及/或周期性间隔处执行背景模式校准命令。可以通过由校准电路38外部的半导体装置10的组件发布的命令或由半导体装置10外部的装置(例如，存储器控制器)发布的命令来执行基于命令模式的校准命令。在一些实例中，在背景模式和基于命令的模式中执行的校正的时钟循环(例如，时钟频率)可能不同。
图6是根据本公开的实施例的电路600的框图。在一些实施例中，电路600可包含于图3中展示的ZQ逻辑块306中。电路600可包含振荡器602。在一些实施例中，振荡器602可用于实施图3中展示的振荡器310。振荡器可输出信号Osc。在图6中所展示的实施例中，电路600可进一步包含分频器逻辑电路604，其可接收振荡器信号Osc作为输入且输出与振荡器信号Osc相比具有不同周期(例如，更长周期/更低频率)的信号OscDivF。在其它实施例中，电路600可包含经配置以在不同频率下振荡从而输出Osc和OscDivF的两个振荡器。两个振荡器信号Osc和OscDivF可作为输入提供到多路复用器606。多路复用器606可受命令模式信号ZQMode控制。命令模式信号可确定将哪一振荡器信号用于为校准命令的执行进行定时。在图6中展示的实例中，当ZQMode＝0(例如，背景校准)时，信号OscDivF用于产生反向信道时钟信号BCClk。当ZQMode＝1(例如，基于命令的校准)时，信号Osc用于产生BCClk信号。因此，除设置BCClk信号的静止状态以外，ZQMode可用于设置BCClk信号的周期或频率。
在图6中展示的实例中，电路600包含例如或非(NOR)门608的额外逻辑和反相器610。或非门608可接收多路复用器606的输出OscOut和反相器610的输出作为输入且输出BCClk。反相器610可接收ZQMaster信号。额外逻辑可控制启用振荡器电路600的时间。如图6中所展示，在ZQMaster为高(例如，‘1’)时启用电路600。也就是说，当包含电路600的装置经配置为主装置时。在其它实例中，例如当装置通过熔丝配置为主装置或从属装置时，可从电路600省略额外逻辑。
在图6中展示的实例中，电路600进一步包含在分频器逻辑电路604与多路复用器606之间的反相器612和在或非门608的输出端处的反相器614。然而，在一些实施例中，取决于时钟信号波形的期望形状，可省略反相器612及/或反相器614。
图7是根据本公开的实施例的各种信号在操作期间的定时图700。定时图700可说明在主装置包含图6中所展示的电路600时的信号。可在主装置处接收ZQ_COM信号。ZQ_COM信号可包含校准命令ZQCal和命令模式信号ZQMode。为简单起见，图7中仅展示ZQMode。在时间T0处，ZQMode为低(例如，‘0’)其可指示背景校准模式。因此，响应于ZQMode，将主装置的反向信道时钟信号BCClk的静止状态设置为高(例如，‘1’)。
响应于接收到ZQ_COM，主装置可在时间T1附近将反向信道使能信号BCEn转变为作用中状态(例如，高，‘1’)。如圆702所突显，当BCEn从低转变为高时，静止时钟信号BCClk为高。可通过从主装置接收反向信道使能信号BCEn和反向信道时钟信号BCClk的从属装置来锁存此静止状态。如参考图4所论述，从属装置可使用BCClk的锁存状态来产生具有低状态(例如，背景校准模式)的本地ZQMode信号。有效反向信道使能信号BCEn可激活产生反向信道时钟信号BCClk的振荡器。如参考图6所论述，BCClk信号可在时间T2附近在由ZQMode指示的频率下开始振荡。BCClk信号可继续振荡，直到BCEn在时间T3附近转变为非作用中状态(例如，低，‘0’)为止。BCClk可响应于BCEn转变为非作用中状态而返回到其静止状态，其在图7中展示的实例中为高。时间T3可以至少部分地基于所有装置(包含主装置和耦合到所述主装置的所有从属装置)所需的时段，以在背景校准模式中完全执行校准命令。
稍后，在T4附近，可利用处于高状态(例如，‘1’)的ZQMode接收第二ZQ_COM信号，高状态可指示基于命令的校准模式。因此，响应于ZQMode，将主装置的反向信道时钟信号BCClk的静止状态设置为低(例如，‘0’)。响应于接收到ZQ_COM，主装置可在时间T5附近将反向信道使能信号BCEn转变为作用中状态(例如，高，‘1’)。如圆704所突显，当BCEn从低转变为高时，静止时钟信号BCClk为低。可通过从主装置接收反向信道使能信号BCEn和反向信道时钟信号BCClk的从属装置来锁存此静止状态。如参考图4所论述，从属装置可使用BCClk的锁存状态来产生具有高状态的本地ZQMode信号。有效反向信道使能信号BCEn可激活产生反向信道时钟信号BCClk的振荡器。BCClk信号可在时间T6附近在由ZQMode指示的频率下开始振荡。BCClk信号可继续振荡，直到BCEn在时间T7附近转变为非作用中状态(例如，低，‘0’)为止。BCClk可响应于BCEn转变为非作用中状态而返回到其静止状态，其在图7中展示的实例中为低。
在图7中展示的实例中，用于基于命令的校准模式的频率高于用于背景校准模式的频率。因此，在此实例中，虽然通过两种不同模式执行的校准命令可能要求相同数目个时钟循环，但通过两种不同模式执行校准命令所需的总时间不同。在一些应用中，背景校准操作可以较少噪声提供校准係数。在一些应用中，基于命令的校准可在校准操作与下一命令的执行之间提供较少滞后时间。
图8是根据本公开的实施例的方法800的流程图。在框802处，可执行“接收命令模式信号”的步骤。命令模式信号可与命令相关联。在一些实施例中，命令模式信号可由主装置接收。在框804处，可执行“设置时钟信号的静止状态”的步骤。可响应于接收到所述命令模式而执行框804。在一些实施例中，可至少部分地基于命令模式信号的状态来设置时钟信号的静止状态。在框806处，可执行“将使能信号转变为作用中状态”的步骤。可响应于接收到所述命令模式信号而执行框806。在一些实施例中，时钟信号在使能信号转变为作用中状态时的静止状态指示命令模式信号的状态。
任选地，在一些实施例中，在框808处，可执行“设置时钟信号的周期”的步骤。可响应于所述命令模式信号而执行框808。周期可至少部分地基于命令模式信号的状态。在框810处，可执行“激活时钟信号”的步骤。在一些实施例中，将使能信号转变为作用中状态可激活时钟信号。
在一些实施例中，在框812处，可执行“执行命令”的步骤。可在与所述命令模式信号相关联的模式中执行所述命令。在一些实施例中，在框814处，可在执行所述命令之后执行“将使能信号转变为非作用中状态”的步骤。
如本文中所描述，公开用于使用时钟信号的静止状态在组件(例如，主组件与从属组件)之间发射命令模式的设备和方法。利用时钟信号的静止状态发射命令模式可允许命令模式在不包含用于命令模式的单独反向信道线的情况下被发射。在一些应用中，此可减少导线的数目及/或用于装置的布局空间。
从前述内容应了解，尽管本文中已出于说明的目的描述了本公开的特定实施例，但可以在不脱离本公开的精神和范围的情况下进行各种修改。因此，本公开不受除所附权利要求书之外的限制。

Claims (20)

1.一种用于以时钟发射操作模式的设备，其包括：
第一装置，其经配置以：
接收命令模式信号；
至少部分地基于所述命令模式信号的状态设置时钟信号的静止状态；及
将使能信号转变为作用中状态，其中所述时钟信号的所述静止状态在所述使能信号转变为所述作用中状态时指示所述命令模式信号的所述状态。
2.根据权利要求1所述的设备，其进一步包括经配置以从所述第一装置接收所述时钟信号和所述使能信号的第二装置，其中响应于所述时钟在所述使能信号转变为所述作用中状态时的所述静止状态，所述第二装置经配置以在与所述命令模式信号的所述状态相关联的模式中执行命令。
3.根据权利要求2所述的设备，其中所述时钟信号通过所述使能信号转变为所述作用中状态而激活，且其中所述第二装置进一步经配置以在所述时钟信号被激活之后执行所述命令。
4.根据权利要求2所述的设备，其中所述第一装置经配置以在与所述命令模式信号相关联的所述模式中执行所述命令，且所述第二装置经配置以在所述第一装置开始执行所述命令之后开始执行所述命令。
5.根据权利要求2所述的设备，其中所述第一装置经配置以在所述第二装置已执行所述命令之后将所述使能信号转变为非作用中状态。
6.根据权利要求2所述的设备，其中经由所述第一装置与所述第二装置之间的反向信道发射所述时钟信号和所述使能信号。
7.根据权利要求2所述的设备，其中所述第二装置包含锁存器，其经配置以接收所述时钟信号和所述使能信号且在所述使能信号转变为所述作用中状态时锁存所述时钟的所述静止状态。
8.根据权利要求1所述的设备，其中所述时钟信号响应于所述命令模式信号的所述状态而具有第一频率或第二频率。
9.根据权利要求8所述的设备，其中所述第一装置包含：
第一振荡器，其经配置以在所述第一频率下输出第一信号；
分频器逻辑电路，其经配置以接收所述第一信号且在所述第二频率下输出第二信号；及
多路复用器，其经配置以接收所述第一信号和所述第二信号作为输入且接收所述命令模式信号作为控制信号，其中所述多路复用器进一步经配置以基于所述命令模式信号的所述状态输出所述第一信号或所述第二信号作为所述时钟信号。
10.根据权利要求1所述的设备，其中所述命令是校准命令。
11.一种用于以时钟发射操作模式的方法，其包括：
接收与命令相关联的命令模式信号；
响应于接收到所述命令模式，至少部分地基于所述命令模式信号的状态来设置时钟信号的静止状态；及
响应于接收到所述命令模式信号，将使能信号转变为作用中状态，其中所述时钟信号在所述使能信号转变为所述作用中状态时的所述静止状态指示所述命令模式信号的所述状态。
12.根据权利要求11所述的方法，其进一步包括响应于所述命令模式信号，设置所述时钟信号的周期，其中所述周期至少部分地基于所述命令模式信号的所述状态。
13.根据权利要求11所述的方法，其进一步包括激活所述时钟信号。
14.根据权利要求13所述的方法，其中将所述使能信号转变为所述作用中状态激活所述时钟信号。
15.根据权利要求11所述的方法，其进一步包括在与所述命令模式信号相关联的模式中执行所述命令。
16.根据权利要求15所述的方法，其进一步包括在执行所述命令之后将所述使能信号转变为非作用中状态。
17.一种用于以时钟发射操作模式的设备，其包括：
锁存器，其经配置以接收时钟信号和使能信号，其中所述锁存器进一步经配置以：
在所述使能信号转变为作用中状态时锁存所述时钟信号的静止状态；及
输出所述时钟信号的所述静止状态作为命令模式。
18.根据权利要求17所述的设备，其进一步包括校准电路，其中所述校准电路经配置以接收所述使能信号和所述命令模式且响应于所述使能信号转变为所述作用中状态而在由所述命令模式指示的模式中执行校准操作。
19.根据权利要求18所述的设备，其中所述校准电路进一步经配置以接收所述时钟信号且基于所述时钟信号对所述校准操作的执行进行定时。
20.根据权利要求17所述的设备，其中所述设备经配置为从属设备，且所述时钟信号和使能信号是从耦合到所述从属设备的主设备接收到的。
CN202010134655.3A 2019-03-04 2020-03-02 用于以时钟发射操作模式的设备和方法 Active CN111650991B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410338491.4A CN118092581A (zh) 2019-03-04 2020-03-02 用于以时钟发射操作模式的设备和方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/292,074 2019-03-04
US16/292,074 US10630294B1 (en) 2019-03-04 2019-03-04 Apparatuses and methods for transmitting an operation mode with a clock

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410338491.4A Division CN118092581A (zh) 2019-03-04 2020-03-02 用于以时钟发射操作模式的设备和方法

Publications (2)

Publication Number Publication Date
CN111650991A CN111650991A (zh) 2020-09-11
CN111650991B true CN111650991B (zh) 2024-04-09

Family

ID=70285007

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010134655.3A Active CN111650991B (zh) 2019-03-04 2020-03-02 用于以时钟发射操作模式的设备和方法
CN202410338491.4A Pending CN118092581A (zh) 2019-03-04 2020-03-02 用于以时钟发射操作模式的设备和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410338491.4A Pending CN118092581A (zh) 2019-03-04 2020-03-02 用于以时钟发射操作模式的设备和方法

Country Status (2)

Country Link
US (2) US10630294B1 (zh)
CN (2) CN111650991B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10630294B1 (en) * 2019-03-04 2020-04-21 Micron Technology, Inc. Apparatuses and methods for transmitting an operation mode with a clock
CN111863065B (zh) * 2020-08-04 2023-01-17 西安紫光国芯半导体有限公司 一种zq校准器、方法及存储器
KR20220037142A (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 시스템
CN117316256A (zh) * 2022-06-22 2023-12-29 长鑫存储技术有限公司 单环、双环存储器器件和zq校准方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556571A (zh) * 2009-04-08 2009-10-14 苏州国芯科技有限公司 实现clb总线与从属模块之间高低速切换的桥接器
CN101609439A (zh) * 2008-06-19 2009-12-23 联发科技股份有限公司 具有分时总线的电子系统与共用电子系统的总线的方法
CN102543206A (zh) * 2010-12-30 2012-07-04 海力士半导体有限公司 半导体存储器件及其测试电路和测试操作方法
CN104699640A (zh) * 2013-12-04 2015-06-10 爱思开海力士有限公司 半导体存储器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7401242B2 (en) * 2005-09-27 2008-07-15 International Business Machines Corporation Dynamic power management in a processor design
KR20190017112A (ko) * 2017-08-10 2019-02-20 삼성전자주식회사 메모리 모듈, 메모리 시스템 및 메모리 모듈의 멀티-다이 임피던스 조정 방법
US10163486B1 (en) * 2017-08-31 2018-12-25 Micron Technology, Inc. Command signal clock gating
US10504571B1 (en) * 2018-10-04 2019-12-10 Microa Technology, Inc. Apparatus with a calibration mechanism
US10630294B1 (en) * 2019-03-04 2020-04-21 Micron Technology, Inc. Apparatuses and methods for transmitting an operation mode with a clock

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609439A (zh) * 2008-06-19 2009-12-23 联发科技股份有限公司 具有分时总线的电子系统与共用电子系统的总线的方法
CN101556571A (zh) * 2009-04-08 2009-10-14 苏州国芯科技有限公司 实现clb总线与从属模块之间高低速切换的桥接器
CN102543206A (zh) * 2010-12-30 2012-07-04 海力士半导体有限公司 半导体存储器件及其测试电路和测试操作方法
CN104699640A (zh) * 2013-12-04 2015-06-10 爱思开海力士有限公司 半导体存储器件

Also Published As

Publication number Publication date
US10630294B1 (en) 2020-04-21
CN111650991A (zh) 2020-09-11
US11101802B2 (en) 2021-08-24
US20200287547A1 (en) 2020-09-10
CN118092581A (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
CN111650991B (zh) 用于以时钟发射操作模式的设备和方法
KR102352662B1 (ko) 반도체 디바이스의 임피던스를 교정하기 위한 타이밍 기반 중재 방법 및 장치
CN110073439B (zh) 用于校准半导体装置的可调节阻抗的设备及方法
US20190161341A1 (en) Systems and methods for temperature sensor access in die stacks
US10497458B2 (en) Post-packaging repair of redundant rows
US10467158B2 (en) Apparatuses and methods including memory commands for semiconductor memories
JP4080892B2 (ja) マルチビットプリフェッチ出力データパス
US11276442B2 (en) Apparatuses and methods for clock leveling in semiconductor memories
US11262941B2 (en) Apparatuses and methods including memory commands for semiconductor memories
US20110121294A1 (en) Semiconductor device
US8988952B2 (en) Semiconductor device having ODT function
US10600498B1 (en) Reduced footprint fuse circuit
US7602656B2 (en) Power supply control circuit and controlling method thereof
JP5592238B2 (ja) 半導体装置及びその制御方法
US11567128B2 (en) Measurement of internal wire delay

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant