CN111639739A - 一种eMMC规格的存储装置及其制备方法 - Google Patents

一种eMMC规格的存储装置及其制备方法 Download PDF

Info

Publication number
CN111639739A
CN111639739A CN202010508083.0A CN202010508083A CN111639739A CN 111639739 A CN111639739 A CN 111639739A CN 202010508083 A CN202010508083 A CN 202010508083A CN 111639739 A CN111639739 A CN 111639739A
Authority
CN
China
Prior art keywords
main control
chip
control chip
substrate
emmc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010508083.0A
Other languages
English (en)
Inventor
李凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Nanjing Co Ltd
Original Assignee
Huatian Technology Nanjing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Nanjing Co Ltd filed Critical Huatian Technology Nanjing Co Ltd
Priority to CN202010508083.0A priority Critical patent/CN111639739A/zh
Publication of CN111639739A publication Critical patent/CN111639739A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772Physical layout of the record carrier
    • G06K19/07732Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明属于存储装置领域,公开了一种eMMC规格的存储装置及其制备方法,所述存储装置包括基板;基板上方设置主控芯片,主控芯片的焊盘上设置若干连接构件,若干连接构件与主控芯片的焊盘上的功能引脚一一对应连接,主控芯片与基板表面通过若干连接构件并采用倒装芯片的方式连接;主控芯片上方设置若干存储芯片,若干存储芯片层叠设置,所有存储芯片均通过金线与基板连接。通过将主控芯片采用倒装芯片的方式与基板连接,将主控芯片放置在整个存储装置底部,有效的解决了现有技术中存储装置空间内主控芯片没有地方放置的问题,主控芯片与基板之间不需要打线键合,解决了主控芯片打线键合过程中,由于空间小导致无法打线或打线线弧高度难以控制的问题。

Description

一种eMMC规格的存储装置及其制备方法
技术领域
本发明属于存储装置领域,涉及一种eMMC规格的存储装置及其制备方法。
背景技术
eMMC(Embedded Multi Media Card),中文就是嵌入式多媒体控制器,并非是一种全新尺寸的存储卡,而是由MMC协会所订立的内嵌式存储器标准规格,而且还是专门为手机和移动嵌入式产品设计的,它采用统一的MMC标准接口,把高密度存储芯片以及主控芯片封装在一颗BGA芯片中,带有MMC(多媒体卡)接口、快存储储器设备及主控制器,接口速度高达每秒52MBytes,eMMC具有快速、可升级的性能。
目前,eMMC规格的存储装置产品都要求产品容量足够大,常规的解决方式是通过堆叠足够层数的存储芯片,但是由于单颗产品的尺寸大小及空间的限制,有限空间无法满足多叠层体积的设计,导致单颗产品容量受到限制,在满足大容量的要求时,主控芯片又没有合理的放置位置;同时,主控芯片打线键合过程中存在无法打线或打线线弧高度难以控制的问题。
发明内容
本发明的目的在于克服上述现有技术中现有eMMC规格的存储装置产品容量小,主控芯片打线键合困难的缺点,提供一种eMMC规格的存储装置及其制备方法。
为达到上述目的,本发明采用以下技术方案予以实现:
本发明一方面,一种eMMC规格的存储装置,包括基板;基板上方设置主控芯片,主控芯片的焊盘上设置若干连接构件,若干连接构件与主控芯片的焊盘上的功能引脚一一对应连接,主控芯片与基板表面通过若干连接构件并采用倒装芯片的方式连接;主控芯片上方设置若干存储芯片,若干存储芯片层叠设置,所有存储芯片均通过金线与基板连接。
本发明存储装置进一步的改进在于:
还包括硅片,硅片设置在主控芯片一侧,硅片一端与基板表面连接,另一端与距离基板最近的存储芯片连接。
所述存储芯片为NAND芯片或者FLASH芯片。
所述基板为印制电路板。
所述主控芯片与存储芯片通过粘片胶连接,相邻的两个存储芯片之间均通过粘片胶连接。
所述粘片胶为绝缘粘片胶,粘片胶的厚度为15~25μm。
所述连接构件为锡球或锡铅球。
所述基板、主控芯片、所有存储芯片以及金线表面均设置塑封外层。
所述塑封外层采用CEL-9240HF10AK-B3塑封料制作。
本发明另一方面,一种eMMC规格的存储装置的制备方法,包括以下步骤:
S1:在主控芯片的焊盘的每个功能引脚上均设置连接构件,通过倒装芯片的方式将主控芯片安装在基板上方,加热连接构件至融化,然后冷却固化;
S2:将若干存储芯片依次层叠放置在主控芯片上方,存储芯片两端涂覆粘片胶,加热使粘片胶融化后冷却固化;
S3:通过金线将所有存储芯片与基板连接。
与现有技术相比,本发明具有以下有益效果:
本发明存储装置,通过将主控芯片采用倒装芯片的方式与基板连接,将主控芯片放置在整个存储装置的底部,对上层的若干存储芯片进行有效支撑,同时,有效的节省了存储装置内部空间,使得上层的存储芯片可以设置更过层数,进而增加存储装置的容量,有效的解决了现有技术中存储装置空间内主控芯片没有地方放置的问题,同时,基于倒装芯片的连接方式,主控芯片与基板之间不需要打线键合,有效的解决了主控芯片打线键合过程中,由于空间小导致无法打线或打线线弧高度难以控制的问题。
进一步的,还包括硅片,硅片设置在主控芯片一侧,硅片一端与基板表面连接,另一端与距离基板最近的存储芯片连接,硅片的主要作用在于对上方的若干存储芯片进行稳定支撑。
进一步的,粘片胶的厚度为15~25μm,在尽可能薄的要求下,满足相邻存储芯片之间的粘结以及绝缘要求。
进一步的,还设置塑封外层将整个存储装置包覆在内,实现对整个存储装置外部的保护作用,以及固定各组成部件的位置。
本发明制备方法,通过倒装芯片的方式实现主控芯片与基板的连接,这样在整个制备过程中,主控芯片不需要打线键合,这极大的降低了制备操作的难度,解决了目前主控芯片通过打线键合时的空间和位置的局限性限制。
附图说明
图1为本发明的eMMC规格的存储装置结构示意图。
其中:1-存储芯片;2-金线;3-硅片;4-主控芯片;5-连接构件。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
首先,介绍一下Flip chip(倒装芯片),倒装芯片是一种无引脚结构,一般含有电路单元,是在I/O pad(焊盘)上沉积锡铅球,然后将芯片翻转加热利用熔融的锡铅球与陶瓷基板相结合,此技术用于替换常规打线接合,成为封装主流技术,与COB(板上芯片封装技术)相比,该封装形式的芯片结构和I/O端(锡球)方向朝下,由于I/O引出端分布于整个芯片表面,故在封装密度和处理速度上倒装芯片已达到顶峰,它还可以采用类似SMT技术(表面组装技术)的手段来加工,极大的提升生产效率。
下面结合附图对本发明做进一步详细描述:
参见图1,本发明eMMC规格的存储装置,包括基板6;基板6上方设置主控芯片4,主控芯片5的焊盘上设置若干连接构件5,若干连接构件5与主控芯片4的焊盘上的功能引脚一一对应连接,主控芯片4与基板6表面通过若干连接构件5并采用倒装芯片的方式连接;主控芯片4上方设置若干存储芯片1,若干存储芯片1层叠设置,所有存储芯片1均通过金线2与基板6连接。
通过将主控芯片4采用倒装芯片的方式与基板6连接,将主控芯片4放置在整个存储装置的底部,对上层的若干存储芯片1进行有效支撑,同时,有效的节省了存储装置内部空间,使得上层的存储芯片1可以设置更过层数,进而增加存储装置的容量,有效的解决了现有技术中存储装置空间内主控芯片4没有地方放置的问题,同时,基于倒装芯片的连接方式,主控芯片4与基板6之间不需要打线键合,有效的解决了主控芯片4打线键合过程中,由于空间小导致无法打线或打线线弧高度难以控制的问题。
优选的,上述eMMC规格的存储装置,还包括硅片3,硅片3设置在主控芯片4一侧,硅片3一端与基板6表面连接,另一端与距离基板6最近的存储芯片1连接。设置硅片3的主要作用在于对上方的若干存储芯片1进行稳定支撑,由于主控芯片4比存储芯片1小,通过主控芯片4对存储芯片1实时支撑时,存在不稳定的问题,因此设计了额外的硅片3,通过硅片3和主控芯片4同时支撑若干存储芯片1,保证在封装时存储芯片1的稳定,防止由于存储芯片1偏移导致的存储装置成品缺陷或失败。
优选的,上述eMMC规格的存储装置中,存储芯片1为NAND芯片或者FLASH芯片;基板6为印制电路板,可以是刚性印制电路板或柔性印制电路板。
优选的,上述eMMC规格的存储装置中主控芯片4与存储芯片1通过粘片胶连接,相邻的两个存储芯片1之间均通过粘片胶连接,并且粘片胶为绝缘粘片胶,粘片胶的厚度为15~25μm,在尽可能薄的要求下,满足相邻存储芯片之间的粘结以及绝缘要求。
优选的,上述eMMC规格的存储装置中连接构件5为锡球或锡铅球,连接时加热使得锡球或锡铅球融化,然后将主控芯片4倒装在基板6上,然后压紧主控芯片4与基板6,冷却固化使得主控芯片4与基板6通过连接构件5连接。
优选的,上述eMMC规格的存储装置的表面还设置塑封外层,通过加热使得塑封料融化,然后将存储装置浸入液体的塑封料中,冷却固化后塑封料就将整个存储装置包覆在内,实现对整个存储装置外部的保护作用,以及固定各组成部件的位置。其中,塑封料可以选择CEL-9240HF10AK-B3塑封料。
本发明还公开了上述eMMC规格的存储装置的制备方法,包括以下步骤:
S1:在主控芯片4的焊盘的每个功能引脚上均设置连接构件,通过倒装芯片的方式将主控芯片4安装在基板6上方,加热连接构件至融化,然后冷却固化,实现主控芯片4与基板6之间的连接。
S2:将若干存储芯片1依次层叠放置在主控芯片4上方,存储芯片1两端涂覆粘片胶,加热使粘片胶融化后冷却固化,实现若干存储芯片1之间的连接,以及存储芯片1与主控芯片4之间的连接。
S3:通过金线将所有存储芯片1与基板6连接,进而通过基板与外接设备连接,实现存储装置的基本功能。
该eMMC规格的存储装置的制备方法中,通过倒装芯片的方式实现主控芯片4与基板6的连接,这样在整个制备过程中,主控芯片4不需要打线键合,这极大的降低了制备操作的难度,解决了目前主控芯片4通过打线键合时的空间和位置的局限性限制。
以上内容仅为说明本发明的技术思想,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思想,在技术方案基础上所做的任何改动,均落入本发明权利要求书的保护范围之内。

Claims (10)

1.一种eMMC规格的存储装置,其特征在于,包括基板(6);
基板(6)上方设置主控芯片(4),主控芯片(5)的焊盘上设置若干连接构件(5),若干连接构件(5)与主控芯片(4)的焊盘上的功能引脚一一对应连接,主控芯片(4)与基板(6)表面通过若干连接构件(5)并采用倒装芯片的方式连接;主控芯片(4)上方设置若干存储芯片(1),若干存储芯片(1)层叠设置,所有存储芯片(1)均通过金线(2)与基板(6)连接。
2.根据权利要求1所述的eMMC规格的存储装置,其特征在于,还包括硅片(3),硅片(3)设置在主控芯片(4)一侧,硅片(3)一端与基板(6)表面连接,另一端与距离基板(6)最近的存储芯片(1)连接。
3.根据权利要求1所述的eMMC规格的存储装置,其特征在于,所述存储芯片(1)为NAND芯片或者FLASH芯片。
4.根据权利要求1所述的eMMC规格的存储装置,其特征在于,所述基板(6)为印制电路板。
5.根据权利要求1所述的eMMC规格的存储装置,其特征在于,所述主控芯片(4)与存储芯片(1)通过粘片胶连接,相邻的两个存储芯片(1)之间均通过粘片胶连接。
6.根据权利要求5所述的eMMC规格的存储装置,其特征在于,所述粘片胶为绝缘粘片胶,粘片胶的厚度为15~25μm。
7.根据权利要求1所述的eMMC规格的存储装置,其特征在于,所述连接构件(5)为锡球或锡铅球。
8.根据权利要求1所述的eMMC规格的存储装置,其特征在于,所述基板(6)、主控芯片(4)、所有存储芯片(1)以及金线(2)表面均设置塑封外层。
9.根据权利要求1所述的eMMC规格的存储装置,其特征在于,所述塑封外层采用CEL-9240HF10AK-B3塑封料制作。
10.一种权利要求1所述eMMC规格的存储装置的制备方法,其特征在于,包括以下步骤:
S1:在主控芯片(4)的焊盘的每个功能引脚上均设置连接构件,通过倒装芯片的方式将主控芯片(4)安装在基板(6)上方,加热连接构件至融化,然后冷却固化;
S2:将若干存储芯片(1)依次层叠放置在主控芯片(4)上方,存储芯片(1)两端涂覆粘片胶,加热使粘片胶融化后冷却固化;
S3:通过金线将所有存储芯片(1)与基板(6)连接。
CN202010508083.0A 2020-06-05 2020-06-05 一种eMMC规格的存储装置及其制备方法 Pending CN111639739A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010508083.0A CN111639739A (zh) 2020-06-05 2020-06-05 一种eMMC规格的存储装置及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010508083.0A CN111639739A (zh) 2020-06-05 2020-06-05 一种eMMC规格的存储装置及其制备方法

Publications (1)

Publication Number Publication Date
CN111639739A true CN111639739A (zh) 2020-09-08

Family

ID=72333055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010508083.0A Pending CN111639739A (zh) 2020-06-05 2020-06-05 一种eMMC规格的存储装置及其制备方法

Country Status (1)

Country Link
CN (1) CN111639739A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661890A (zh) * 2008-08-26 2010-03-03 欣兴电子股份有限公司 倒装片封装方法和倒装片封装结构
CN208861978U (zh) * 2018-10-29 2019-05-14 紫光宏茂微电子(上海)有限公司 封装堆叠结构
WO2019223020A1 (zh) * 2018-05-22 2019-11-28 苏州艾科瑞思智能装备股份有限公司 一种芯片倒装式微组装机
CN110993590A (zh) * 2019-12-19 2020-04-10 华天科技(西安)有限公司 一种减小3d nand产品尺寸的封装结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661890A (zh) * 2008-08-26 2010-03-03 欣兴电子股份有限公司 倒装片封装方法和倒装片封装结构
WO2019223020A1 (zh) * 2018-05-22 2019-11-28 苏州艾科瑞思智能装备股份有限公司 一种芯片倒装式微组装机
CN208861978U (zh) * 2018-10-29 2019-05-14 紫光宏茂微电子(上海)有限公司 封装堆叠结构
CN110993590A (zh) * 2019-12-19 2020-04-10 华天科技(西安)有限公司 一种减小3d nand产品尺寸的封装结构及其制造方法

Similar Documents

Publication Publication Date Title
CN100407422C (zh) 半导体装置及其制造方法
CN104769713B (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
US9240393B2 (en) High yield semiconductor device
US6479321B2 (en) One-step semiconductor stack packaging method
KR20080020069A (ko) 반도체 패키지 및 그 제조방법
CN103000588B (zh) 芯片封装结构及其制造方法
CN101359659A (zh) 半导体封装及制造方法、半导体模块和包括该模块的装置
US9337153B2 (en) EMI shielding and thermal dissipation for semiconductor device
TWI550782B (zh) 具有路徑電路引線之積體電路封裝系統及其製造方法
WO2014131152A1 (en) Semiconductor device including alternating stepped semiconductor die stacks
CN108695284A (zh) 包括纵向集成半导体封装体组的半导体设备
US20130015589A1 (en) Chip-on-package structure for multiple die stacks
CN102790042A (zh) 半导体芯片堆叠构造
WO2014063281A1 (en) Semiconductor device including stacked bumps for emi/rfi shielding
US7759784B2 (en) 3D circuit module, multilayer 3D circuit module formed thereof, mobile terminal device using the circuit modules and method for manufacturing the circuit modules
US7763983B2 (en) Stackable microelectronic device carriers, stacked device carriers and methods of making the same
US20200303213A1 (en) Method of fabricating semiconductor package structure
CN102664170B (zh) 半导体封装结构及其制造方法
CN111639739A (zh) 一种eMMC规格的存储装置及其制备方法
TWI529870B (zh) 包含一嵌入式控制器晶粒之半導體裝置及其製造方法
CN115332224A (zh) 3d封装结构及其制作方法
CN115966522A (zh) 一种带围坝内埋式芯片封装结构及封装方法
CN203491244U (zh) 一种封装结构
WO2008121552A2 (en) Semiconductor die stack having heightened contact for wire bond
CN110391218A (zh) 具有裸芯翘起控制的半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination