CN111638665B - 一种动态数据采集系统及方法 - Google Patents

Abstract

本发明实施例提供一种动态数据采集系统及方法，用以解决现有技术中如何有效提高信号采集的精度及数据分析处理能力的问题，其中所述系统包括：采集模块，用于采集外部物理量的模拟信号，将所述模拟信号转换为数字信号后发送至实时数据处理模块；实时数据处理模块，用于对采集模块输出的数字信号进行实时处理，将处理结果缓存至共享缓存模块；共享缓存模块，用于缓存实时数据处理模块的处理结果，供主控处理模块使用；主控处理模块，用于保存共享缓存模块中缓存的处理结果，和/或，将处理结果通过网络发送出去；电源模块，用于为所述系统中的其它模块提供模块所要求精度和抗噪声的电源。

Description

一种动态数据采集系统及方法

技术领域

本发明涉及数据处理技术领域，尤其涉及一种动态数据采集系统及方法。

背景技术

在数字信号处理过程中，数据采集作为其中重要的一步，将直接影响到后续数字信号处理的结果。动态数据采集系统是一种对具有一定变化速率的物理量信号进行采集的系统，其广泛应用于各种场合，比如：地面共振试验及颤振试飞试验、故障诊断等。

目前，地面共振试验及颤振试飞试验中航空发动机、机翼等部件热模态参数的高精度和颤振边界准确预测的实际需求，对动态数据采集系统提出了更高的要求。如何实现动态数据的高精度采集、实时数据处理及分析等功能，是数据采集系统面临的问题。

发明内容

本发明提供一种动态数据采集系统及方法，以解决上述背景技术中提出的问题。

第一方面，本发明实施例提供一种动态数据采集系统，该系统包括：

采集模块，用于采集外部物理量的模拟信号，将所述模拟信号转换为数字信号后发送至实时数据处理模块；

实时数据处理模块，用于对采集模块输出的数字信号进行实时处理，将处理结果缓存至共享缓存模块；

共享缓存模块，用于缓存实时数据处理模块的处理结果，供主控处理模块使用；

主控处理模块，用于保存共享缓存模块中缓存的处理结果，和/或，将处理结果通过网络发送出去；

电源模块，用于为所述系统中的其它模块提供模块所要求精度和抗噪声的电源。

优选的，所述采集模块，包括：

信号调理子模块，用于对外部物理量的模拟电压信号的增益进行调理，其中所述增益的大小由所述实时数据处理模块控制；

模数转换子模块，用于采用差分电路将增益调理后的模拟电压信号变换为差分输入信号后，在调制器内采样、量化并数字滤波后得到数字信号，输出到可编程子模块；

可编程子模块，用于通过同步串行接口总线将数字信号输出至所述实时数据处理模块。

优选的，所述采集模块的个数为多个，每个采集模块包括多个采集通道；

所述实时数据处理模块，包括矩阵开关和多个数字信号处理子模块，其中：所述矩阵开关，用于建立各个采集模块与各个数字信号处理子模块之间的连接关系；每个数字信号处理子模块，用于将对应连接的采集模块输出的数字信号进行实时处理，将处理结果缓存至共享缓存模块；

其中，每个采集模块仅对应连接1个数字信号处理子模块，采集模块的个数小于数字信号处理子模块的个数，连接同一个数字信号处理子模块的采集模块的最大个数由该数字信号处理子模块的运算能力确定。

优选的，所述实时数据处理模块中每个数字信号处理子模块与共享缓存模块之间还包括总线开关，用于接收每个数字信号处理子模块的处理结果，并将处理结果缓存至共享缓存模块。

优选的，采集模块的个数为16，每个采集模块有4个采集通道；数字信号处理子模块的个数为8；

所述共享缓存模块：与所述实时数据处理模块中的每个数字信号处理子模块使用PCIe 3.01lane总线连接，与所述主控处理模块使用PCIe 3.0 4lane总线连接。

优选的，所述主控处理模块，还用于：

接收、解析并执行来自上位机的指令，调度实时数据处理模块进行实时处理，将用户关心的处理结果发送到上位机中。

优选的，所述电源模块，包括：

第一转换电路，用于将交流电变换成直流电，其中所述直流电的电压为初级通用电压；

第二转换电路，用于分别针对所述系统中其它的每个模块：采用降压子电路，将输入的初级通用电压转换为高于本模块要求的电压的次级电压，通过低压差线性稳压器将所述次级电压转换为本模块要求的电压；

电源管理电路，用于通过所述第一转换电路对所述充放电电池充电，以及，控制所述第一转换电路和/或所述充放电电池向所述系统中其它模块输入初级通用电压以进行供电，其中所述控制操作包括：所述系统中其它的各个模块的供电通断及上电时序。

优选的，所述电源模块还包括多级π型滤波器，用于对所述低压差线性稳压器得到的电压进行滤噪。

优选的，所述系统还包括时钟同步模块，用于在所述系统作为级联动态数据采集系统中的一个系统时，与其它动态数据采集系统进行时钟同步，其中在本系统的时钟为边界时钟时还用于进行时钟修正；

其中，级联动态数据采集系统的各系统间采用Profinet总线连接，使用基于以太网第二层的实时通讯通道。

第二方面，本发明实施例提供一种动态数据采集方法，应用于上面所述的系统，其中所述方法包括：采集外部物理量的模拟信号，将所述模拟信号转换为数字信号；对数字信号进行实时处理后缓存；保存处理结果，和/或，将处理结果通过网络发送出去。

本发明提供的技术方案，通过对采集输出的模数转换后的数字信号进行实时处理，并通过缓存建立实时处理结果与主控处理模块之间的关系，能够有效提高信号采集的精度及数据分析处理能力。

附图说明

图1为本发明实施例提供的一种数据采集系统功能框图；

图2为本发明实施例提供的一种硬件系统总体框图；

图3为本发明实施例提供的一种高精度采集板卡原理框图；

图4为本发明实施例提供的一种数据采集系统中使用的DSP架构图；

图5为本发明实施例提供的一种单个DSP信号处理板卡的基本架构图；

图6为本发明实施例提供的一种FCIM与DSP电气连接拓扑关系图；

图7为本发明实施例提供的一种ARM主控板原理框图；

图8为本发明实施例提供的一种IEEE1588同步原理图；

图9为本发明实施例提供的一种数据采集系统电源架构；

图10为本发明实施例提供的一种各个子板卡与母板卡的连接关系图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明实施例提供了一种动态数据采集系统，包括：

采集模块，用于采集外部物理量的模拟信号，将模拟信号转换为数字信号后发送至实时数据处理模块；

实时数据处理模块，用于对采集模块输出的数字信号进行实时处理，将处理结果缓存至共享缓存模块；

共享缓存模块，用于缓存实时数据处理模块的处理结果，供主控处理模块使用；

主控处理模块，用于保存共享缓存模块中缓存的处理结果，和/或，将处理结果通过网络发送出去；

电源模块，用于为所述系统中的其它模块提供模块所要求精度和抗噪声的电源。

具体的，采集模块，包括：信号调理子模块，用于对外部物理量的模拟电压信号的增益进行调理，其中增益的大小由实时数据处理模块控制；模数转换子模块，用于采用差分电路将增益调理后的模拟电压信号变换为差分输入信号后，在调制器内采样、量化并数字滤波后得到数字信号，输出到可编程子模块；可编程子模块，用于通过同步串行接口总线将数字信号输出至实时数据处理模块。

示例性的，采集模块的个数为多个，每个采集模块包括多个采集通道；实时数据处理模块，包括矩阵开关和多个数字信号处理子模块，其中：矩阵开关，用于建立各个采集模块与各个数字信号处理子模块之间的连接关系；每个数字信号处理子模块，用于将对应连接的采集模块输出的数字信号进行实时处理，将处理结果缓存至共享缓存模块；

其中，每个采集模块仅对应连接1个数字信号处理子模块，采集模块的个数小于数字信号处理子模块的个数，连接同一个数字信号处理子模块的采集模块的最大个数由该数字信号处理子模块的运算能力确定。

优选的，实时数据处理模块中每个数字信号处理子模块与共享缓存模块之间还包括总线开关，用于接收每个数字信号处理子模块的处理结果，并将处理结果缓存至共享缓存模块。

典型的，采集模块的个数为16，每个采集模块有4个采集通道；数字信号处理子模块的个数为8；共享缓存模块：与实时数据处理模块中的每个数字信号处理子模块使用PCIe3.01lane总线连接，与主控处理模块使用PCIe 3.04lane总线连接。

优选的，主控处理模块，还用于：接收、解析并执行来自上位机的指令，调度实时数据处理模块进行实时处理，将用户关心的处理结果发送到上位机中。其中，实时处理包括如下至少一种：时域信号加窗、快速傅里叶变换(FFT)分析和功率谱计算。

具体的，电源模块，包括：

第一转换电路，用于将交流电变换成直流电，其中直流电的电压为初级通用电压；

第二转换电路，用于分别针对所述系统中其它的每个模块：采用降压子电路，将输入的初级通用电压转换为高于系统要求的电压的次级电压，通过低压差线性稳压器将次级电压转换为所述系统要求的电压；

电源管理电路，用于通过第一转换电路对充放电电池充电，以及，控制第一转换电路和/或充放电电池向所述系统中其它模块输入初级通用电压以进行供电，其中控制操作包括：所述系统中其它的各个模块的供电通断及上电时序。

优选的，电源模块还包括多级π型滤波器，用于对低压差线性稳压器得到的电压进行滤噪。

可选的，所述系统还包括时钟同步模块，用于在所述系统作为级联动态数据采集系统中的一个系统时，与其它动态数据采集系统进行时钟同步，其中在本系统的时钟为边界时钟时还用于进行时钟修正；

其中，级联动态数据采集系统的各系统间采用Profinet(是一个标准，具体可见网址https://baike.baidu.com/item/Profinet/2310540？fr＝aladdin)总线连接，使用基于以太网第二层的实时通讯通道。

下面以一个具体实施例详细说明本发明提供的技术方案。

动态数据采集系统的主要功能包括：数据采集、数据接收、数据处理(数据分析)、数据缓存、数据保存和数据发送等，其功能框图如附图1所示。

其硬件系统总体框图如附图2所示。动态数据采集系统主要包括16个高速高精度采集模块(4通道)、8个实时数据处理模块(DSP板)、1个高速共享缓存模块、1个ARM主控处理模块、1个时钟同步模块和高精度电源母板(也即电源模块)组成。高精度采集模块将外部模拟输入信号或传感器输出信号转换为数字信号，并将这些数字信号发送至实时数据处理模块；实时数据处理模块根据上位机信号分析软件指令，对从高精度采集模块中获取的数据进行实时处理，并将运算结果缓存至共享缓存模块；高速共享缓存模块，用于缓存实时数据运算结果，它是实时数据处理模块和ARM主控处理模块之间的桥梁；ARM主控处理模块作为核心控制单元，负责整个系统的外设控制，负责将高速共享缓存模块中的数据存储在SD卡存储模块中或通过以太网将这些数据发送出去；时钟同步模块用于多台数据采集系统级联时，进行时钟同步，减小不同数据采集系统不同输入通道之间的相位差，提高系统的相位精度；高精度电源母板为整个数据采集系统供电，并为各个模拟电路部分提供所需的高精度、低纹波噪声电源。

下面介绍其各主要部分的硬件设计方法。

1、高精度采集模块设计

高精度采集模块由增益可编程信号调理模块、AD转换模块、可编程逻辑器件组成。其中信号调理模块由精密2通道单刀双掷开关ADG431BRU和双通道JFET运算放大器AD8512ARM组成，AD转换模块指24位Δ-Σ模数转换器ADS1274，可编程逻辑器件指FPGAXC6SLX42CSG225C。其原理图如附图3所示。

其工作流程为：增益可编程信号调理模块ADG431BRU和AD8512ARM把+/-40V的模拟电压信号调理成+/-10V的信号送给模数转换器。然后模拟信号经过模数转换器ADS1274的基本差分电路后变成差分输入信号，差分信号在调制器内采样、量化并经过数字滤波后输出到FPGA XC6SLX42CSG225C，FPGA通过SSI总线把数字信号输出给实时数据处理模块，并通过I2C总线接收DSP的控制指令对调理模块的增益进行控制。

2、实时数据处理模块(DSP信号处理模块)设计

2.1 DSP信号处理模块的拓扑结构

考虑到64通道数据采集系统的数据量很大，可以用8个高性能DSP组成阵列进行实时信号分析，各个DSP直接可用高性能PCIe总线(或SRIO总线)互连。

每个DSP为核心设计一个信号处理板卡，将PCIe switch放置在母板上(或者直接将这些单个DSP与高速数据缓存模块中的FPGA连接起来)。DSP信号处理板卡与母板之间通过PCIe接口(CPCI接插件或金手指)连接，PCIe switch与高速数据缓存SRAM阵列也采用类似方案连接，保证DSP信号处理系统能与SRAM进行数据交换，其基本结构如附图4所示。

2.2 DSP信号处理单元模块设计

每个DSP数据处理单元模块可以DSP芯片为核心构建最小系统并进行扩展，处理单元模块包括时钟电路、复位电路、看门狗电路、DDR3 SDRAM、SPI Flash(或NAND flash)、x1lane PCIe总线接口和JTAG调试接口等。DSP用于快速计算从高精度采集模块获取的数据，主要完成时域信号加窗、FFT分析和功率谱计算等，使系统具有实时性，最终将运算结果存储在高速共享缓存模块中。由于DSP内嵌缓存容量很小，在大数据量运算时无法满足数据缓存需求，因此在DSP外部集成DDR3 SDRAM，提高系统数据缓存能力和运算吞吐量。SPI Flash的数据存储具有非易失特性，主要用于存储DSP系统软件。单个DSP信号处理板卡的基本架构如附图5所示。

2.3 ADSP-SC589(即为一种实时处理模块)及其与FCIM采集卡(即为一种采集模块)连接

使用Full Sport的TDM(Time-division multiplexing，时分复用)模式与FCIM连接。每个ADSP-SC589有8个SPORT端口，而每个SPORT端口支持最多32个通道的数据。在具体设计时，多少个ADC输入通道共用一个DSP可根据运算量确定。比如8通道ADC对于1个DSP，对64通道数据采集系统则需要8片DSP；若16通道对于1个DSP，则64通道数据采集系统需要4片DSP。FCIM与DSP电气连接拓扑关系如附图6所示。

3、高速缓存SRAM阵列设计

共享高速缓存矩阵(globle memory)是DSP信号处理板和ARM主控板之间的数据缓存池，高速缓存SRAM阵列板卡主要包括FPGA最小系统、SRAM缓存阵列和PCIe3.0接口电路，其中与母板相连的PCIe 3.0为8lane，与主控板ARM相连的PCIe3.0总线为4lane。为实现DSP和ARM之间的高速数据通信，分别使用PCIe3.0 1lane和4lane总线将DSP和SRAM阵列和ARM分别连接起来，可在FPGA]中通过调用相应的PCIe核来完成总线接口电路的逻辑实现。对于PCIe3.0 1lane，可实现最快8Gbps的数据传输率，对于PCIe3.0 4lane，可实现最快32Gbps的数据传输率，保证数据的实时可靠传输。

4、ARM主控模块设计

主控板以i.MX8 ARM处理器为核心构建，主要包括时钟电路、复位电路、DDR3SDRAM、SPI flash电路、NAND flash电路、USB总线电路和以太网通信接口等。主控板在整个系统中处于核心位置，它接收、解析并执行来自上位机的指令，调度DSP进行信号处理，并将用户关心的结果数据发送到上位机中。ARM主控板原理框图如附图7所示。

5、时钟同步模块设计

在实际数据采集过程中，每个设备都有自己的时钟，即本地时钟。本地时钟之间必然存在着差异，因此需要统一时间基准，即所有级联数据采集系统的本地时钟之间要达到同步。为使系统的相位精度达到±0.02°(带宽20kHz)，需要严格控制各个输入通道之间的延时。IEEE1588的基本功能是使分布式网络内的最精确时钟与其他时钟保存同步，它定义了一种精确时间协议用于对标准以太网或其他采用多播技术的分布式总线系统中的传感器及其他终端设备中的时钟进行亚微米级同步，可在数据采集系统级联时用作时钟同步，其同步建立时间小于10微秒。考虑到级联设备较多，避免同步时间累积传递效应，对IEEE1588中的边界时钟进行修正，修正之后称为旁路时钟。采用Profinet总线连接各个节点，使用优惠的、基于以太网第二层的实时通讯通道，减少数据在通讯栈中的处理时间，此外需要找到网桥中时延的方法，并通过闭合控制对其进行实时补偿，使改进后的时延优于1us，保证系统相位精度满足要求。

系统级联时，时钟同步采用主从结构，即1台数据采集系统的时钟为主时钟，其他级联的数据采集系统时钟均为从时钟。由于每台数据采集系统均可作为主设备，故需要在每台数据采集系统上设计通用的主时钟和从时钟同步功能。市面上广泛使用基于IEEE1588精确时间协议PTP(Precision Time Protocol)，它的基本功能时时分布式网络内所有从时钟与主时钟同步，用于对标准以太网或其他采用多播技术的分布式总线系统中的传感器、执行器及其他终端设备中的时钟进行微秒级同步。PTP协议同时使用硬件和软件，从而获得高精度的定时同步。可根据各节点上时钟的精度和级别以及UTC(通用协调时间)的可追溯性等特性，采用最佳主时钟算法(Best Master Clock)来自动选择各子网内的主时钟；在只有一个子网的系统中，主时钟就是最高级时钟GMC。每个系统只有一个GMC，且每个子网内只有一个主时钟，从时钟与主时钟保持同步。IEEE1588同步原理如附图8所示。

采用硬件加盖方式(在MAC和PHY层之间的MII层加盖)，实现高精度的时间戳，并基于FPGA实现。

每个节点包含CPU、MAC、PHY和FPGA等4种主要器件。PHY与MAC通过标准MII接口相连，CPU通过总线与MAC与FPGA相连。PHY、MAC和CPU构成通讯协议栈完成数据包的发送和接收。对于FPGA与CPU部分，可选用Xilinx的Zynq7000系列SOC实现。

6、电源模块设计

电源模块部分的设计主要包括两部分：AC-DC(Alternating Current-directcurrent，交流-直流)电路、DC-DC(direct current-direct current，直流-直流)+LDO(lowdropout regulator，低压差线性稳压器)高精度低纹波噪声电路和锂电池充放电管理电路。其中，AC-DC电路可根据数据采集系统的功率采购市场上的通用标准模块，其输出电压控制在20VDC左右；DC-DC+LDO高精度低纹波噪声电路根据数据采集系统各板卡的供电要求进行专门设计。

高精度电源是进行高精度数据采集的基础，在本系统中采用DC-DC+LDO组合的电源架构，充分利用DC-DC电源高效率和LDO低纹波噪声特点，实现电路效率和性能的有效均衡。母线电源输入系统后，用高效的DC-DC电路将输入电压转成稍高于系统需要的次级电压，然后再将次级电压通过LDO转成系统所需的电源。为进一步提高电源质量，在电源输出级增加多级π型滤波器减小电源纹波和噪声，使电源满足系统模拟电路和ADC电路的供电要求。常见的输出电压有+28V、±15V、+5V和+3.3V等。数据采集系统电源架构如附图9所示。

在实际电源电路设计时，可使用STM32单片机来设计电源管理电路，来管理电池充放电芯片和各个电源的上电时序及通断。当输入有220V的市电时，且系统中的其它各模块工作时，电源管理电路工作在供电模式，优先选用该市电转换得到的直流电为各模块供电。当220V的市电输入断开时，启用备用的充放电锂电池为各模块供电。此外，当输入有220V的市电，且系统中的其它各模块不工作时，电源管理电路可工作在充电模式，该市电转换得到的直流电为充放电锂电池充电。

7、母板电路

母板电路主要用来连接数据采集系统的各个子板卡，采用先进的CPCIe总线进行连接，相比金手指固定，这种方式下子板卡与母板之间的连接更牢固。图10为本发明实施例提供的一种各个子板卡与母板卡的连接关系图。

CPCIe即是PCI express总线，它支持三种电压：+3.3V、3.3Vaux及+12V。PCIe总线使用了高速差分串行总线，进行点对点传输，每个传输通道独享带宽，不必因为某个硬件的频率而影响到整个系统性能的发挥,每一条PCIe链路中只能连接两个设备，它支持x1、x2、x4、x8、x12、x16和x32多通道连接，有非常强的伸缩性。x1单向传输带宽即可达到250MB/s，双向传输带宽更能够达到500MB/s。

PCIe插槽需要使用参考时钟，其频率范围为100MHz±300ppm，PCI Express总线关键的PCI特征，比如应用模型、存储结构、软件接口等与传统PCI总线保持一致，支持热插拔，它充分利用先进的点到点互连，降低了系统硬件平台设计的复杂性。

在上述具体示例中，高精度电源设计采用DC-DC电源+LD0组合的电源架构，利用DC-DC电源的高效率和LDO低纹波噪声特点，实现电路效率和性能的有效均衡；高速高精度高动态范围的采集卡设计，选用高精度Σ-Δ模数转换器对调理后的信号进行模数转换，使采集的数据可靠准确；多通道时钟同步系统设计，对IEEE1588中的边界时钟进行修正，采用Profinet总线连接各个节点，使用优化的、基于以太网第二层的实时通讯通道，减少数据在通讯栈中的处理时间，减小不同通道间的时延；采用双核DSP芯片，基于FPGA和SRAM阵列组成的高速缓存进行采集数据的实时处理、各个板卡外设的控制及算法调度，并与外界通信。

此外，本发明实施例还提供一种动态数据采集方法，应用于上述所述的系统，该方法包括：采集外部物理量的模拟信号，将所述模拟信号转换为数字信号；对数字信号进行实时处理后缓存；保存处理结果，和/或，将处理结果通过网络发送出去。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件(例如处理器)完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的每个模块/单元可以采用硬件的形式实现，例如通过集成电路来实现其相应功能，也可以采用软件功能模块的形式实现，例如通过处理器执行存储于存储器中的程序/指令来实现其相应功能。本发明不限制于任何特定形式的硬件和软件的结合。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (9)

1.一种动态数据采集系统，其特征在于，所述系统包括：

采集模块，用于采集外部物理量的模拟信号，将所述模拟信号转换为数字信号后发送至实时数据处理模块；

实时数据处理模块，用于对所述采集模块输出的数字信号进行实时处理，将处理结果缓存至共享缓存模块；

共享缓存模块，用于缓存所述实时数据处理模块的处理结果，供主控处理模块使用；

主控处理模块，用于保存所述共享缓存模块中缓存的处理结果，和/或，将处理结果通过网络发送出去；

电源模块，用于为所述系统中的其它模块提供模块所要求精度和抗噪声的电源；

其中，所述采集模块的个数为多个，每个采集模块包括多个采集通道；

所述实时数据处理模块，包括矩阵开关和多个数字信号处理子模块，其中：所述矩阵开关，用于建立各个采集模块与各个数字信号处理子模块之间的连接关系；每个数字信号处理子模块，用于将对应连接的采集模块输出的数字信号进行实时处理，将处理结果缓存至所述共享缓存模块；

其中，每个采集模块仅对应连接1个数字信号处理子模块，采集模块的个数小于数字信号处理子模块的个数，连接同一个数字信号处理子模块的采集模块的最大个数由该数字信号处理子模块的运算能力确定。

2.如权利要求1所述的系统，其特征在于，所述采集模块，包括：

信号调理子模块，用于对外部物理量的模拟电压信号的增益进行调理，其中所述增益的大小由所述实时数据处理模块控制；

模数转换子模块，用于采用差分电路将增益调理后的模拟电压信号变换为差分输入信号后，在调制器内采样、量化并数字滤波后得到数字信号，输出到可编程子模块；

可编程子模块，用于通过同步串行接口总线将数字信号输出至所述实时数据处理模块。

3.如权利要求1或2所述的系统，其特征在于，所述实时数据处理模块中每个数字信号处理子模块与所述共享缓存模块之间还包括总线开关，用于接收每个数字信号处理子模块的处理结果，并将处理结果缓存至所述共享缓存模块。

4.如权利要求1或2所述的系统，其特征在于，采集模块的个数为16，每个采集模块有4个采集通道；所述数字信号处理子模块的个数为8；

所述共享缓存模块：与所述实时数据处理模块中的每个数字信号处理子模块使用PCIe3.01 lane总线连接，与所述主控处理模块使用PCIe 3.04 lane总线连接。

5.如权利要求1所述的系统，其特征在于，所述主控处理模块，还用于：接收、解析并执行来自上位机的指令，调度所述实时数据处理模块进行实时处理，将用户关心的处理结果发送到上位机中。

6.如权利要求1所述的系统，其特征在于，所述电源模块，包括：

第一转换电路，用于将交流电变换成直流电，其中所述直流电的电压为初级通用电压；

第二转换电路，用于分别针对所述系统中其它的每个模块：采用降压子电路，将输入的初级通用电压转换为高于本模块要求的电压的次级电压，通过低压差线性稳压器将所述次级电压转换为本模块要求的电压；

电源管理电路，用于通过所述第一转换电路对充放电电池充电，以及，控制所述第一转换电路和/或所述充放电电池向所述系统中其它模块输入初级通用电压以进行供电，其中控制操作包括：所述系统中其它的各个模块的供电通断及上电时序。

7.如权利要求6所述的系统，其特征在于，所述电源模块还包括多级π型滤波器，用于对所述低压差线性稳压器得到的电压进行滤噪。

8.如权利要求1所述的系统，其特征在于，所述系统还包括时钟同步模块，用于在所述系统作为级联动态数据采集系统中的一个系统时，与其它动态数据采集系统进行时钟同步，其中在本系统的时钟为边界时钟时还用于进行时钟修正；

其中，级联动态数据采集系统的各系统间采用Profinet总线连接，使用基于以太网第二层的实时通讯通道。

9.一种动态数据采集方法，其特征在于，应用于上述权利要求1-8中任一项所述的系统，其中所述方法包括：

采集外部物理量的模拟信号，将所述模拟信号转换为数字信号；

对数字信号进行实时处理后缓存；

保存处理结果，和/或，将处理结果通过网络发送出去。

Images