CN1116379A - 一种抗衰落码速调整方法和装置 - Google Patents

Abstract

本发明公开了一种抗衰落码速调整方法和装置，根据散射信道既有高误码率的深衰落期又有低误码间隔的特点和m序列伪随机码的特性，提出解决了准同步复接在散射信道中的非受控滑动问题。本发明装置由缓冲存储器、地址比较器、复分接电路、调整图案控制器、调整指示信号发生器、抗衰落帧同步电路、时钟产生电路等部分组成。并本发明具有线路简单，装调方便，性能可靠，成本低廉等特点，使准同步复接技术能用于衰落信道，具有应用推广价值。

Description

一种抗衰落码速调整方法和装置

本发明涉及一种数字通信设备中的抗衰落码速调整方法和装置。

一般的码速调整方法，都是以基本帧为单位进行调整的，即每帧内有一个调整位置(SV)，同时调整指示(SZ)也在一个基本帧内出现。每个调整指示一般由三个比特组成，在衰落信道中，突发误码很容易使调整指示比特发生错误，在收端产生误判，从而引起一个比特的滑动。因此，直观的想法是增加调整指示信号的位数，以提高调整指示抗误判能力。但所有调整指示集中在一个基本帧中，还是无法抵抗衰落期内的高突发误码。

本发明的目的在于避免上述背景技术中的不足之处而提供一种能解决准同步复接在散射信道中的非受控滑动问题的抗衰落码速调整方法和装置，并本发明还具有线路简单，装调方便，性能可靠，成本低廉等特点。

本发明的目的是这样实现的：本发明根据散射信道既有高误码率的深衰落期又有低误码间隔的特点和m序列伪随机码的特性，采取以下技术措施步骤实现本发明方法：(1)利用m序列伪随机码分散插入到一个调整指示帧内做调整指示信号，以m序列正码作正调整指示信号，反码作负调整指示信号，“全1″为不调整指示信号。

(2)根据工程设备需要确定调整指示帧周期值。

(3)以调整指示帧为单位进行调整，每次调整多位。

(4)根据调整指示帧长度及帧结构安排，选择不同周期的m序列伪随机码。

(5)采用正/0/负码速调整技术。

(6)根据支路时钟偏差和复接时钟偏差以及调整指示帧长度来决定缓冲存储器容量。

本发明的装置由缓冲存储器1、地址比较器2、调整指示信号发生器3、调整图案控制器4、10、复接电路5、时钟产生电路6、抗衰落帧同步电路7、分接电路8、调整指示检测器9组成。其中外接支路信号Di输入到缓冲存储器1，复接电路5输出的读出时钟fc作用于缓冲存储器1使缓冲存储器1读出信码Dc送至复接电路5，外接支路时钟fi和复接电路5输出的读出时钟fc同时输入至地址比较器2，地址比较器2输出调整控制信号P、N至调整指示信号发生器3，同时复接电路5也输出帧频信号F_s到调整指示信号发生器3和调整图案控制器4，调整指示信号发生器3在帧频信号F_s作用下输出调整指示信号SZ到复接电路5、输出调整控制信号P1、N1和调整指示帧定位信号Z1到调整图案控制器4，此时调整图案控制器4输出基本帧调整控制信号TP、TN到复接电路5，时钟产生电路6输出复接时钟信号CK到复接电路5，复接电路5输出复接时钟fm和复接信码Dm到收端。

在收端，复接信码Dm和复接时钟fm输入到分接电路8和抗衰落帧同步电路7，抗衰落帧同步电路7输出复位信号RS到分接电路8，分接电路8输出调整指示信号SZ和帧频信号F_s到调整指示检测器9，调整指示检测器9输出调整控制信号P1、N1和调整指示帧定位信号Z1到调整图案控制器10，调整图案控制器10还接收分接电路8输入的帧频信号F_s，并输出基本帧调整控制信号TP、TN到分接电路8，分接电路8输出支路时钟fo和支路信码D₀。

本发明的装置还可以通过以下措施达到：

本发明的调整指示信号发生器3由m序列伪码发生器11、延时电路12、13、调整指示信号形成电路14组成，其中地址比较器2出端输出调整控制信号P、N到延时电路12的入端1、2连接，延时电路12的入端3分别与m序列伪码发生器11出端2的调整指示帧定位信号Z1、延时电路13入端3、调整图案控制器4入端3并接，出端4、5分别与延时电路13入端1、2和调整指示信号形成电路14的入端3、4并接，延时电路13的出端4、5输出调整控制信号P1、N1到调整图案控制器4入端1、2连接，复接电路5输出帧频信号Fs到m序列伪码发生器11入端1连接，m序列伪码发生器11出端3与调整指示信号形成电路14入端1连接，调整指示信号形成电路14出端2输出调整指示信号SZ到复接电路5入端连接。

本发明的调整指示检测器9由正码误码检测器15、周期检测器16、本地伪码发生器17、正/反码选择器18、无误状态检测器19、反码误码检测器20、与门21、正码置入控制门22、正码连检电路23、反码连检电路24、反码置入控制门25、正调整指示保持电路26、负调整指示保持电路27组成；其中分接电路8出端把调整指示信号SZ输入无误状态检测器19入端1连接，把帧频信号Fs分别输入无误状态检测器19入端2、正码连检电路23入端2、反码连检电路24入端2和本地伪码发生器17入端1连接；无误状态检测器19出端3分别与反码连检电路24、反码置入控制门25各入端1连接，出端4与正码误码检测器15入端1连接，出端5与反码误码检测器20的入端1连接，出端6与正码置入控制门22、正码连检电路23各入端1连接，出端7与正/反码选择器18入端1连接；正/反码选择器18出端2与本地伪码发生器17入端2连接，入端3与与门21入端2、正码置入控制门22出端3并接；本地伪码发生器17入端3与与门21出端1连接，出端4与反码误码检测器20入端2连接，出端5与周期检测器16入端1连接，出端6与正码误码检测器15入端2连接；周期检测器16出端2输出调整指示帧定位信号Z1到调整图案控制器10入端1、正反码连检电路23、24各入端3、正负调整指示保持电路26、27各入端2并接；正码误码检测器15出端3与正码置入控制门22入端4连接；反码误码检测器20出端3与反码置入控制门25入端4连接；与门21入端3与反码置入控制门25出端3连接；正码置入控制门22入端2与正码连检电路23出端4、正调整指示保持电路26入端1并接；反码连检电路24出端4与反码置入控制门25入端2、负调整指示保持电路27入端1并接；正调整指示保持电路26出端3输出调整控制信号P1到调整图案控制器10入端2连接；负调整指示保持电路27出端3输出调整控制信号N1到调整图案控制器10入端3连接。

本发明的地址比较器2由计数器28、29、反相器30、地址发生器31、32、只读存储器33组成，其中外接支路时钟信号fi输入到计数器28入端1连接，计数器28出端2与地址发生器31、32各入端1并接，复接电路5输出读出时钟fc到计数器29入端1连接，计数器29出端2与反相器30入端1、地址发生器31入端2并接，反相器30出端2与地址发生器32入端2连接，地址发生器31、32各出端3与只读存储器33入端1、2连接，只读存储器33出端3、4分别输出调整控制信号P、N到调整指示信号发生器3入端连接。

本发明的调整图案控制器4、10均有调整控制信号保持电路34、模M计数器35、基本帧调整控制信号产生电路36、模N计数器37组成，其中调整指示信号发生器3或调整指示检测器9出端输出的调整控制信号P1、N1、调整指示帧定位信号Z1到调整控制信号保持电路34入端1、2、3连接；复接电路5或分接电路8出端输出帧频信号F_s到模M计数器35入端1连接；调整控制信号保持电路34出端6与基本帧调整控制信号产生电路36入端1连接，出端4与模M计数器35入端3、模N计数器37入端3并接，入端5与模N计数器37出端2连接；模M计数器35出端2与模N计数器37入端1连接，出端4与基本帧调整控制信号产生电路36入端2连接；基本帧调整控制信号产生电路36出端3、4输出基本帧调整控制信号TP、TN到复接电路5或分接电路8的入端连接。

本发明相比背景技术有如下优点：

1.本发明方法根据散射信道既有高误码率的深衰落期，又有低误码间隔的特点和m序列伪随机码的特性，解决了准同步复接在散射信道中频繁滑动的问题，使准同步复接技术能用于衰落信道。

2.本发明装置线路简单，装调方便，性能可靠，成本低廉，便于推广应用。

以下结合附图和一种实施例对本发明作进一步详细描述。

图1是本发明装置的电原理方框图。

图2是本发明装置调整指示信号发生器3的电原理方框图。

图3是本发明装置调整指示检测器9的电原理方框图。

图4是本发明装置地址比较器2的电原理方框图。

图5是本发明装置调整图案控制器4、10的电原理方框图。

图6是本发明抗衰落码速调整示意图。

参照图1至图6，实现本发明的方法的基本原理如下：根据散射信道既有高误码率的深衰落期又有低误码间隔的特点和m序列伪随机码的特性，其调整指示码不是集中在一个基本帧内，而是分散插入在一个较长的调整指示帧内。调整指示帧由许多基本帧组成，其周期要长过深衰落持续时间。衰落信道虽然在深衰落时误码率非常高，但其持续时间并不长，而且在非衰落期的误码率却很低。这样，只要调整指示码有一段未被衰落掉，收端的检测电就可识别出其代表的意义，从而进行正确的码速恢复操作。如图6所示，AB代表第一调整指示帧，BC代表第二调整指示帧。假设第一调整指示帧落入深衰落区的部分(A′B′)全不可用，但AA′和BB′未被衰落掉，则收端的调整指示检测器仍能识别出第一调整指示帧中的调整指示信号所代表的意义，从而进行正确的码速恢复操作。

本发明方法操作步骤如下：

①利用m序列伪随机码分散插入到一个调整指示帧内做调整指示信号：

②根据工程需要确定调整指示帧周期值，本实施例为1秒。

③采用正/0/负码速调整技术。

④以调整指示帧为单位进行调整，每次调整多位。

⑤根据调整指示帧长度及帧结构安排，选择不同周期的m序列。

⑥根据支路时钟偏差和复接时钟偏差以及调整指示帧长度来决定缓冲存储器容量。

本发明方法一种实施例如下：

1.帧结构：

实施例针对4路支路速率为512kb/s的复接，设计帧结构，其中复接频率：2112KHz；基本帧帧频：2KHz；基本帧帧长：1056bit；基本帧周期：500us。

选用级数r＝11的m序列，其循环周期为：

2″－1＝2048－1＝2047

其产生函数为：G(X)＝1＋X⁹＋X¹¹

选用m序列的一个周期作为调整指示帧，则调整指示帧的周期为：

T_sz＝2047T＝2047×(1/2000)＝1.0235(S)

为尽量增大码距，减小误判概率，同时考虑到设备实现的简单，规定m序列的正码为正调整指示，反码为负调整指示，发“全1”为不调整指示。

2.调整图案

在帧结构中，每个支路信号在一个基本帧中各有一次调整机会。这样，在一个调整指示帧内就有2047个调整机会。可以利用它们进行调整图案的设计，即选择在一个调整指示帧内共调整几位及每隔多少基本帧调整一位。

实施例选定每次调整56位，每隔32个基本帧调整一位。

3.缓冲存储器容量

因为支路时钟和复接时钟的速率偏差都在50ppm之内，则支路频率与复接频率的最大频差为：

|Δf|max＝|Δf1|＋|Δfm|＝512×10³×50×10^-6×2＝51.2(Hz)

又因为，Tsz＝1.0235(S)

所以，在一个调整指示帧内所要求的最大调整位数为：

51.2×1.0235＝52.4(位)

为防止第一次调整申请不到而引起缓冲存储器的溢出或读空，正、负调整范围各留一倍的余量。所以，

正调整范围：52.4×2＝104.8(bit)

负调整范围：52.4×2＝104.8(bit)

不调范围：50bit

因此，缓冲存储器容量为：104.8×2＋50＝259.6(bit)，为便于设计，缓冲存储器容量为256bit。

由以上可以得出：抗衰落码速调整系统中，有3个主要性能指示：①调整指示帧平均同步搜捕时间T_AB，它表示调整指示检测器的快捕能力；②调整指示帧平均同步保持时间T_H，它表示了调整指示帧的抗失步能力；③抗滑动时间T_s，它表示了抗滑动能力。

1.调整指示帧平均同步搜捕时间T_AB

T_AB是从调整指示帧失步时刻开始到无误状态检测器中收到的PN码无误比特置入本地PN码产生器时刻为止的时间。可用状态转移流程图的方法求出： $T_{\mathrm{AB}}=\frac{1-q^{m+l-\stackrel{\‾}{n}}}{\·q^{m+1}}$ (基本帧周期) $\stackrel{\‾}{n}=\underset{i=t}{\overset{m}{\mathrm{\Σ}}}i{(1/2)}^i=2\[1-{(1/2)}^m\·(1+m/2)\]$

式中，p是信道误码率；q＝1－p

当m＝11，1＝32，p＜10^-3时，仅需43个基本帧周期就能完成调整指示帧的搜捕定位。

2.调整指示帧平均同步保持时间T_H。

T_H＝1/(p_E×F_s)＝1/(p⁸q³⁶×F_s)

式中，F_s是基本帧的帧频。

当p＝10^-1时，调整指示帧还能保持617小时不失帧，因此，调整指示帧失帧引起的滑动可忽略不计。

3.抗滑动时间

T_s是使收端产生误判的最短深衰落时间，即任何持续时间短于T_s的深衰落都不会使收端产生误判。

T_s与调整指示帧的周期T_sz成正比，比T_sz略短。根据工程需要，设计T_sz，以得到不同的T_s。

本发明装置的实施原理如下：参照图1示，在发端，外接支路信码Di在支路时钟fi的作用下读入缓冲存储器1，同时在读出时钟fc的作用下被读出，送到复接电路5；因为支路时钟和复接时钟不可能完全同步，因此需要进行调码调整。支路时钟fi和读出时钟fc在地址比较器2进行比较，输出调整控制信号P，N；调整指示信号发生器3根据接收到的不同调整控制信号，输出相应的调整指示信号SZ到复接电路5；因为每一基本帧有一个调整机会，每调整指示帧内的调整机会数远大于每次需要调整的位数，因此可以进行调整图案的设计，即决定哪些基本帧进行调整，哪些基本帧不调整，调整图案控制器4即完成这一功能，它根据从调整指示信号发生器3接收来的调整控制信号P1、N1，向复接电路5发出相应的基本帧调整控制信号，复接电路5在时钟产生电路6产生的复接时钟CK的作用下，将支路信码Dc、调整指示信号SZ等复接成复接信号Dm输出。

在收端，首先，抗衰落帧同步电路保证了收端码流在衰落条件下的帧同步，分接电路8从复接信号Dm中分离出调整指示信号SZ，调整指示检测器9检测接收到的SZ，发出相应的调整控制信号P1、N1；调整图案控制器10，再根据P1、N1发出相应的基本帧调整控制信号TP，TN；分接电路8根据TP，TN在相应的位置扣除或读取信码，输出支路信码D₀。

本发明装置图1中缓冲存储器1起数字信号缓冲作用。地址比较器2的作用是把读出时钟与读入时钟进行比较，确定进行何种调整操作。调整指示信号发生器3的作用是根据调整控制信号输出相应的调整指信示信号，正调整时是正码，负调整时是负码，不调整时是全“1”。调整图案控制器4的作用是决定在哪个基本帧进行调整。复接电路5的作用是把支路信号和调整指示信号复接，同时完成调整操作，输出复接码流。时钟产生电路6的作用是产生复接时钟信号。抗衰落帧同步电路7的作用是完成基本帧的帧定位。分接电路8其作用分接出调整指示信号，完成码速恢复操作，输出支路码流。调整指示检测器9其作用检测调整指示信号和完成调整指示帧的帧同步控制。调整图案控制器10决定哪个基本帧进行码速恢复。

本发明装置的调整指示信号发生器3实施原理如下：参照图2示，m序列伪码发生器11有两个作用：一是产生用作调整指示信号的伪码，二是产生调整指示帧的帧定位信号Z1；延时电路12和13是两个D触发器，以Z1作触发器时钟，这样码速调整就是以调整指示帧为单位进行了。延时电路使调整指示信号的发送和码速调整的实施相差一个调整指示帧，即在第一调整指示帧发送调整指示信号，在第二调整指示帧进行码速调整。调整指示信号形成电路14的作用是根据不同的调整控制信号，形成相应的调整指示信号，如，当是正调整时，就发m序列正码；当为负调整时，就发m序列反码；当是不调整时，就发“全1”。

本发明装置的调整指示检测器9实施原理如下：参照图3示，调整指示检测器9是抗衰落码速调整装置中最重要的部分。它有两个功能：一是在调整指示帧同步时，检测调整指示信号SZ码流中有无m序列的正码或反码，以发出相应的码速恢复控制命令；二是当调整指示帧失步时，利用接收到的调整指示信号码流中的m序列正码或反码，置入收端的本地伪码发生器17，使收端的调整指示帧重新取得同步。

本地伪码发生器17与调整指示信号发生器3中的m序列伪码发生器11相同。在同步状态，即本地伪码发生器17产生的无误伪码与收到的伪码同步时，正码连检电路23或反码连检电路24计满S(S值可以在1～256之间改变)，则说明调整指示信号码流中有一段完整的m序列正码或反码，相应的调整指示保持电路保留了这个信息。周期检测器16每隔一个调整指示帧发出一个帧定位脉冲Z1，利用Z1信号将正负调整指示保持电路26、27中的信息读出，即为码速恢复控制信号；帧定位脉冲Z1信号同时将调整指示保持电路中的信息清零，等待下一调整指示帧的检测。

失步时，无论是正码还是反码，在连检无误计数计满1(1值≥m序列产生函数中的最高次幂值，例如，若产生函数G(X)＝1＋X⁹＋X¹¹，则1≥11)、正负码误码检测器15、20输出有误和无误状态检测器19中当前输入比特无误这三个条件同时满足时，反码、正码置入控制门25、22打开，将无误状态检测器19中接收到的伪码无误比特置入本地伪码发生器17，使本地伪码发生器17与收到的调整指示信号码流取得同步，从而使调整指示帧恢复同步，究竟是置入m序列的正码还是反码，由正/反码选择器18决定。

本发明装置的地址比较器2实施原理如下：参照图4示，地址比较器2是用来比较缓冲存储器1的写入时钟信号fi(即支路时钟)同读出时钟信号fc的位置关系，以决定发端电路做正调整、负调整还是不调整。

地址比较器2的输入信号为支路时钟fi和读出时钟fc，输出信号为调整控制信号P和N。调整控制信号P和N有四种组合，取其中三种组合用来控制收端的码速调整操作。当P＝1，N＝0时，发端进行正调整；当P＝0，N＝1时，发端进行负调整；P＝0，N＝0时，发端不进行任何调整操作。

计数器28是模为256的计数器，用来对写入脉冲fi进行计数。计数器29也是模为256的计数器，用来记录读出脉冲fc的个数。每读出256个比特，计数器29的出端2都输出一个地址置入脉冲，分别利用该脉冲的上升沿和下降沿，将计数器28出端2的值置入地址发生器31和32，这样做的目的是为了保证读取写入脉冲的正确性，防止产生误判。地址发生器的31、32的值作为只读存储器33的地址输入，只读存储器的输出信号P、N即为码速调整控制信号。

本发明装置的调整图案控制器4、10实施原理如下：参照图5示，调整图案控制器4、10的作用是控制发端、收端在一个有调整操作的调整指示帧内每隔多少基本帧调整一位以及在一个调整指示帧内共调整多少位。

假设发端或收端在一个调整指示帧中每M个基本帧调整一位，共调整N位。在帧频信号F_s的作用下，模M计数器35每隔M个基本帧就输出一个低电平给基本帧调整控制信号产生电路36、让复接电路5进行一次调整，经过M×N个基本帧后，调整了N位，模N计数器37发出一个低电平，将调整控制信号保持电路34清零，封锁基本帧调整控制信号产生电路36，从而结束这一调整指示帧的调整；同时，调整控制信号保持电路34输出一低电平，将模M计数器35和模N计数器37置零，等待下一个有调整操作的调整指示帧到来时，重新进行计数。

Claims (6)

1.一种抗衰落码速调整方法和装置，采用正/0/负码速调整技术措施，其特征在于还根据散射信道既有高误码率的深衰落期又有低误码间隔的特点和m序列伪随机码的特性，采取以下技术措施：

(1)利用m序列伪随机码分散插入到一个调整指示帧内做调整指示信号，以m序列正码作正调整指示信号，反码作负调整指示信号，“全1”为不调整指示信号。

(2)根据工程设备需要确定调整指示帧周期值。

(3)以调整指示帧为单位进行调整，每次调整多位。

(4)根据调整指示帧长度及帧结构安排，选择不同周期的m序列伪随机码。

(5)根据支路时钟偏差和复接时钟偏差以及调整指示帧长度来决定缓冲存储器容量。

2.根据权利要求1所述的一种抗衰落码速调整方法和装置，由缓冲存储器(1)、地址比较器(2)、复接电路(5)、时钟产生电路(6)构成的发端和由抗衰落帧同步电路(7)、分接电路(8)构成的收端组成，其特征在于发端还有调整指示信号发生器(3)、调整图案控制器(4)组成，收端还有调整指示检测器(9)、调整图案控制器(10)组成，其中外接支路信号Di输入到缓冲存储器(1)，复接电路(5)输出的读出时钟fc作用于缓冲存储器(1)使缓冲存储器(1)读出信码Dc送至复接电路(5)、外接支路时钟fi和复接电路(5)输出的读出时钟fc同时输入至地址比较器(2)，地址比较器(2)输出调整控制信号P、N至调整指示信号发生器(3)，同时复接电路(5)也输出帧频信号Fs到调整指示信号发生器(3)和调整图案控制器(4)，调整指示信号发生器(3)在帧频信号Fs作用下输出调整指示信号SZ到复接电路(5)、输出调整控制信号P1、N1和调整指示帧定位信号Z1到调整图案控制器(4)，此时调整图案控制器(4)输出基本帧调整控制信号TP、TN到复接电路(5)，时钟产生电路(6)输出复接时钟信号CK到复接电路(5)，复接电路(5)输出复接时钟fm和复接信码Dm到收端；

在收端，复接信码Dm和复接时钟fm输入到分接电路(8)和抗衰落帧同步电路(7)，抗衰落帧同步电路(7)输出复位信号RS到分接电路(8)，分接电路(8)输出调整指示信号SZ和帧频信号FS到调整指示检测器(9)，调整指示检测器(9)输出调整控制信号P1、N1和调整指示帧定位信号Z1到调整图案控制器(10)，调整图案控制器(10)还接收分接电路(8)输入的帧频信号FS，并输出基本帧调整控制信号TP、TN到分接电路(8)，分接电路(8)输出支路时钟f₀和支路信码D₀。

3.根据权利要求1或2所述的一种抗衰落码速调整方法和装置，其特征在于调整指示信号发生器(3)由m序列伪码发生器(11)、延时电路(12、13)、调整指示信号形成电路(14)组成，其中地址比较器(2)出端输出调整控制信号P、N到延时电路(12)的入端1、2连接，延时电路(12)的入端3分别与m序列伪码发生器(11)出端2的调整指示帧定位信号Z1、延时电路(13)入端3、调整图案控制器(4)入端3并接、出端4、5分别与延时电路(13)入端1、2和调整指示信号形成电路(14)的入端3、4并接，延时电路(13)的出端4、5输出调整控制信号P1、N1到调整图案控制器(4)入端1、2连接，复接电路(5)输出帧频信号FS到m序列伪码发生器(11)入端1连接，m序列伪码发生器(11)出端3与调整指示信号形成电路(14)入端1连接，调整指示信号形成电路(14)出端2输出调整指示信号SZ到复接电路(5)入端连接。

4.根据权利要求3所述的一种抗衰落码速调整方法和装置，其特征在于调整指示检测器(9)由正码误码检测器(15)、周期检测器(16)、本地伪码发生器(17)、正/反码选择器(18)、无误状态检测器(19)、反码误码检测器(20)、与门(21)、正码置入控制门(22)、正码连检电路(23)、反码连检电路(24)、反码置入控制门(25)、正调整指示保持电路(26)、负调整指示保持电路(27)组成，其中分接电路(8)出端把调整指示信号SZ输入无误状态检测器(19)入端1连接、把帧频信号FS分别输入无误状态检测器(19)入端2、正码连检电路(23)入端2、反码连检电路(24)入端2和本地伪码发生器(17)入端1连接、无误状态检测器(19)出端3分别与反码连检电路(24)、反码置入控制门(25)各入端1连接、出端4与正码误码检测器(15)入端1连接、出端5与反码误码检测器(20)入端1连接、出端6与正码置入控制门(22)、正码连检电路(23)各入端1连接、出端7与正/反码选择器(18)入端1连接，正/反码选择器(18)出端2与本地伪码发生器(17)入端2连接、入端3与与门(21)入端2、正码置入控制门(22)出端3并接，本地伪码发生器(17)入端3与与门(21)出端1连接、出端4与反码误码检测器(20)入端2连接、出端5与周期检测器(16)入端1连接、出端6与正码误码检测器(15)入端2连接；周期检测器(16)出端2输出调整指示帧定位信号Z1到调整图案控制器(10)入端1、正反码连检电路(23、24)各入端3、正负调整指示保持电路(26、27)各入端2并接，正码误码检测器(15)出端3与正码置入控制门(22)入端4连接，反码误码检测器(20)出端3与反码置入控制门(25)入端4连接，与门(21)入端3与反码置入控制门(25)出端3连接，正码置入控制门(22)入端2与正码连检电路(23)出端4、正调整指示保持电路(26)入端1并接，反码连检电路(24)出端4与反码置入控制门(25)入端2、负调整指示保持电路(27)入端1并接，正调整指示保持电路(26)出端3输出调整控制信号P1到调整图案控制器(10)入端2连接，负调整指示保持电路(27)出端3输出调整控制信号N1到调整图案控制器(10)入端3连接。

5.根据权利要求4所述的一种抗衰落码速调整方法和装置，其特征在于地址比较器(2)由计数器(28、29)、反相器(30)、地址发生器(31、32)、只读存储器(33)组成，其中外接支路时钟信号fi输入到计数器(28)入端1连接，计数器(28)出端2与地址发生器(31、32)各入端1并接，复接电路(5)输出读出时钟fc到计数器(29)入端1连接，计数器(29)出端2与反相器(30)入端1、地址发生器(31)入端2并接，反相器(30)出端2与地址发生器(32)入端2连接，地址发生器(31、32)各出端3分别与只读存储器(33)入端1、2连接，只读存储器(33)出端3、4分别输出调整控制信号P、N到调整指示信号发生器(3)入端连接。

6.根据权利要求5所述的一种抗衰落码速调整方法和装置，其特征在于调整图案控制器(4、10)均有调整控制信号保持电路(34)、模M计数器(35)、基本帧调整控制信号产生电路(36)、模N计数器(37)组成，其中调整指示信号发生器(3)或调整指示检测器(9)出端输出的调整控制信号P1、N1、调整指示帧定位信号Z1到调整控制信号保持电路(34)入端1、2、3连接，复接电路(5)或分接电路(8)出端输出帧频信号FS到模M计数器(35)入端1连接，调整控制信号保持电路(34)出端6与基本帧调整控制信号产生电路(36)入端1连接、出端4与模M计数器(35)入端3、模N计数器(37)入端3并接、入端5与模N计数器(37)出端2连接，模M计数器(35)出端2与模N计数器(37)入端1连接、出端4与基本帧调整控制信号产生电路(36)入端2连接，基本帧调整控制信号产生电路(36)出端3、4输出基本帧调整控制信号TP、TN到复接电路(5)或分接电路(8)的入端连接。

Images