CN111614354A - 一种模数转换器的电容权重的校准电路 - Google Patents

Abstract

本申请实施例公开了一种模数转换器的电容权重的校准电路。所述方法包括：与逐次逼近寄存器型模数转换器SAR ADC相连，所述电路包括：正向电容阵列Cmp～C0p、负向电容阵列Cmn～C0n、比较器、控制单元、正向电容阵列对应的正向控制开关组Smp～S1p以及负向电容阵列对应的负向控制开关组Smn～S1n，比较器，用于比较正向电容阵列上极板的电压Vp与负向电容阵列上极板的电压Vn，并产生比较结果；控制单元，与所述比较器相连，用于根据比较结果，产生控制信号，其中所述控制信号控制所述正向控制开关组Smp～S1p和负向控制开关组Smn～S1n连接基准电压VREF或地GND；其中，m为大于等于2的整数。

Description

一种模数转换器的电容权重的校准电路

技术领域

本申请实施例涉及电子电路领域，尤指一种模数转换器的电容权重的校准电路。

背景技术

在卫星导航领域，导航接收机接收到信号后，经过低噪声放大器进行放大，然后经过混频器下变频到中频，再经过滤波器和可变增益放大器输入给模数转换器，模数转换器将模拟信号转换成数字信号后由基带处理，以此得到当前的位置信息。由于导航有用信号本身的能量很低，淹没在噪声之中，当干扰信号很强时，就需要高精度的模数转换器来将微弱的有用信号识别出来并转换成数字信号，供基带处理。逐次逼近寄存器型模数转换器(Successive Approximation Register Analog-to-Digital Converter，SAR ADC)由于其功耗低面积小的特点而被广泛使用于卫星导航领域。

逐次逼近型模数转换器的精度为8-10位，电容的匹配直接影响逐次逼近型模数转换器的精度，而电容的匹配受限于集成电路的制造工艺。在相关技术中，如果要提高电容的匹配，可以通过增加电容尺寸来实现，但是这样会增加芯片的面积，同时增大电路的功耗，增加芯片的成本。

通过校准来提高模数转换器的精度。在相关技术中，校准方法需要通过外部输入正弦波信号来给模数转换器，通过输出码值计算来得到实际电容权重，这种方法需要外部电路的配合，实现起来复杂。另外一些校准方法需要另外内置一个校准数模转换器，用来测量主电容阵列的误差，得到误差编码，根据误差编码来补偿电容误差，这种方法需要额外的校准数模转换器及控制电路，增加了电路的复杂性。还有一些校准方法将正负电容阵列相对应的电容权重当成一样，而在实际制造过程中，正负电容阵列相对应的电容大小会有偏差，因此经过校准之后的ADC输出亦会有偏差，影响模数转换器的精度。

因此，提供一种用于确定正负电容阵列的电容权重的电路是亟待解决的问题。

发明内容

为了解决上述任一技术问题，本申请实施例提供了一种模数转换器的电容权重的校准电路。

为了达到本申请实施例目的，本申请实施例提供了一种模数转换器的电容权重的校准电路，与逐次逼近寄存器型模数转换器SAR ADC相连，所述电路包括：

正向电容阵列，包括m个电容Cmp～C0p，电容值从Cmp到C0p依次减小，正向电容阵列的上极板与正向共模电压VCM相连，下极板与所述正向控制开关组Smp～S1p的一端相连，其中所述正向控制开关组Smp～S1p的另一端接基准电压VREF或地GND；

负向电容阵列，包括m个电容Cmn～C0n，电容值从Cmn到C0n依次减小，负向电容阵列的上极板与负向共模电压VCM相连，下极板与所述负向控制开关组Smn～S1n的一端相连，其中所述负向控制开关组Smn～S1n的另一端接基准电压VREF或地GND；

比较器，与所述正向电容阵列上极板和所述负向电容阵列上极板相连，用于比较正向电容阵列上极板的电压Vp与负向电容阵列上极板的电压Vn，并产生比较结果；

控制单元，与所述比较器相连，用于根据比较结果，产生控制信号，其中所述控制信号控制所述正向控制开关组Smp～S1p和负向控制开关组Smn～S1n连接基准电压VREF或地GND；

其中，第k位电容的权重小于低于k位的所有电容的权重之和；

其中，m为大于等于2的整数，k为大于等于2且小于等于m的整数。

上述技术方案中的一个技术方案具有如下优点或有益效果：

利用比较器比较正向电容阵列上极板的电压Vp与负向电容阵列上极板的电压Vn，并产生比较结果，再由控制单元根据比较结果，产生控制信号，其中所述控制信号控制所述正向控制开关组Smp～S1p和负向控制开关组Smn～S1n连接基准电压VREF或地GND，提供对电容权重的校准的电路环境，为校准操作提供硬件支持。

本申请实施例的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本申请实施例技术方案的进一步理解，并且构成说明书的一部分，与本申请实施例的实施例一起用于解释本申请实施例的技术方案，并不构成对本申请实施例技术方案的限制。

图1为本申请实施例提供的模数转换器的电容权重的校准电路的结构图；

图2为本申请实施例提供的SAR ADC的电容权重的校准电路的示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请实施例的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请实施例中的实施例及实施例中的特征可以相互任意组合。

图1为本申请实施例提供的模数转换器的电容权重的校准电路的结构图，如图1所示，图1所示电路与SAR ADC相连，所述电路包括：

正向电容阵列，包括m个电容Cmp～C0p，电容值从Cmp到C0p依次减小，正向电容阵列的上极板与正向共模电压VCM相连，下极板与所述正向控制开关组Smp～S1p的一端相连，其中所述正向控制开关组Smp～S1p的另一端接基准电压VREF或地GND；

负向电容阵列，包括m个电容Cmn～C0n，电容值从Cmn到C0n依次减小，负向电容阵列的上极板与负向共模电压VCM相连，下极板与所述负向控制开关组Smn～S1n的一端相连，其中所述负向控制开关组Smn～S1n的另一端接基准电压VREF或地GND；

比较器，与所述正向电容阵列上极板和所述负向电容阵列上极板相连，用于比较正向电容阵列上极板的电压Vp与负向电容阵列上极板的电压Vn，并产生比较结果；

控制单元，与所述比较器相连，用于根据比较结果，产生控制信号，其中所述控制信号控制所述正向控制开关组Smp～S1p和负向控制开关组Smn～S1n连接基准电压VREF或地GND；

其中，第k位电容的权重小于低于k位的所有电容的权重之和；

其中，m为大于等于2的整数，k为大于等于2且小于等于m的整数。

本申请实施例提供的电路，利用比较器比较正向电容阵列上极板的电压Vp与负向电容阵列上极板的电压Vn，并产生比较结果，再由控制单元根据比较结果，产生控制信号，其中所述控制信号控制所述正向控制开关组Smp～S1p和负向控制开关组Smn～S1n连接基准电压VREF或地GND，提供对电容权重的校准的电路环境，为校准操作提供硬件支持。

在一个示例性实施例中，正向控制开关组中的开关Smp～Skp接地GND，S(k-1)p～S1p接基准电压VREF；Smn～Skn接地GND，S(k-1)n～S1n接基准电压VREF，使正负电容阵列上极板电压的大小均为VCM；

正向控制开关组中的开关Skp从地GND切换成基准电压VREF；

比较器，用于在SAR ADC执行模数转换操作的位置为第(k-1)位至第1位过程中，比较转换位置为i对应的正向电容阵列上极板的电压Vp与负向电容阵列上极板的电压Vn，当Vp>Vn时，比较结果为1；当Vp<Vn时，比较结果为0，其中i为大于或等于1且小于等于(k-1)的整数；

控制单元，用于如果比较器结果为1，则生成将开关Sip从基准电压VREF切换到地GND，如果比较器结果为0，则生成将开关Sin从基准电压VREF切换到地GND。

可以按照上述过程控制正向控制开关控制组和负向开关控制组与连接对象的状态，完成对正向电容阵列中各电容的校验的操作流程。

在一个示例性实施例中，所述正向电容阵列中的第k个电容Ckp的权重W_kp是通过如下计算表达式得到的，包括：

其中，W_ip表示正向电容阵列中的第i个电容Cip的权重；W_in表示负向电容阵列中的第i个电容Cin的权重。

通过正向开关控制组和负向开关控制组中开关接入状况的切换，可以为正向电容权重的校准操作提供硬件环境的支持。

在一个示例性实施例中，正向控制开关组中的开关Smp～Skp接地GND，S(k-1)p～S1p接基准电压VREF；Smn～Skn接地GND，S(k-1)n～S1n接基准电压VREF，，使正负电容阵列上极板电压的大小均为VCM；

负向控制开关组中的开关Skn从地GND切换成基准电压VREF；

比较器，用于在SAR ADC执行模数转换操作的位置为第(k-1)位至第1位过程中，比较转换位置i对应的正向电容阵列上极板的电压Vp与负向电容阵列上极板的电压Vn，当Vp>Vn时，比较结果为1；当Vp<Vn时，比较结果为0，其中i为大于或等于1且小于等于k-1的整数；

控制单元，用于如果比较器结果为1，则生成控制将Sip从基准电压VREF切换到地GND的控制信号；如果比较器结果为0，则生成将Sin从基准电压VREF切换到地GND的控制信号。

可以按照上述过程控制正向控制开关控制组和负向开关控制组与连接对象的状态，完成对负向电容阵列中各电容的校验的操作流程。

在一个示例性实施例中，所述负向电容阵列中的第k个电容Ckn的权重W_kn是通过如下计算表达式得到的，包括：

其中，W_ip表示正向电容阵列中的第i个电容Cip的权重；W_in表示负向电容阵列中的第i个电容Cin的权重。

通过正向开关控制组和负向开关控制组中开关接入状况的切换，可以为负向电容权重的校准操作提供硬件环境的支持。

在一个示例性实施例中，所述电路还包括：

正向校准开关，一端与共模电压VCM相连，另一端与所述正向电容阵列的上极板相连；和/或，

负向校准开关，一端与共模电压VCM相连，另一端与所述负向电容阵列的上极板相连。

当SAR ADC处于校准状态时，正向校准开关和/或负向校准开关根据不同状态进行导通或者断开；当SAR ADC处于正常工作状态时，正向校准开关和/或负向校准开关断开。

在一个示例性实施例中，所述电路还包括：

正向时钟控制开关，一端与采样时钟相连，另一端与所述正向电容阵列的上极板相连；和/或，

负向时钟控制开关，一端与采样时钟相连，另一端与所述负向电容阵列的上极板相连。

当SAR ADC处于校准状态时，正向时钟控制开关和/或负向时钟控制开关断开；当ADC处于正常工作状态时，正向时钟控制开关和/或负向时钟控制开关根据采样时钟来选择导通或者断开。

在一个示例性实施例中，所述正向时钟控制开关和/或所述负向时钟控制开关连接所述采样时钟的一端连接有SAR ADC输入信号的信号VINP，其中所述信号VINP是通过如下方式得到的，包括：

其中，W_ip表示正向电容阵列中的第i个电容Cip的权重；W_in表示负向电容阵列中的第i个电容Cin的权重,W_DACp表示正向电容阵列中全部电容的权重的总和，W_DACn表示负向电容阵列中全部电容的权重的总和。

基于电容的权重可以精确地确定VINP的数值，保证SAR ADC工作的准确性。

下面对本申请实施例提供的电路进行说明：

图2为本申请实施例提供的SAR ADC的电容权重的校准电路的示意图。如图2所示，所述电路基于redundancy sar adc的特点，通过模数转换器中低位电容来计算得到高位电容的权重，其不需要外部辅助电路或者内部额外的校准电容阵列；同时，通过对正负电容阵列对应的电容分别进行校准计算，解决了校准偏差较大的问题。图2所示电路包括正向电容阵列C13p～C0p，负向电容阵列C13n～C0n，比较器，SAR逻辑控制单元，控制开关S13p～S1p/S13n～S1n/S_clk/S_cal。其中：

正向电容阵列C13p～C0p，负向电容阵列C13n～C0n，比较器，SAR逻辑控制单元，控制开关S13p～S1p/S13n～S1n/S_clk/S_cal。其中：

正向电容阵列，包括C13p～C0p，其中C13p为高位电容，C0p为低位电容，电容值从C13p到C0p依次减小，由于该校准方法基于redundancy sar adc，因此在某一个节点电容以上的电容，每一位电容权重小于低于此位的所有电容权重之和，即

正向电容阵列的上极板接比较器的正向输入端，下极板接控制开关S13p～S1p。

负向电容阵列，包括C13n～C0n，其中C13n为高位电容，C0n为低位电容，电容值从C13n到C0n依次减小，负向电容阵列的上极板接比较器的负向输入端，下极板接控制开关S13n～S1n。

比较器，用于比较正向电容阵列上极板的电压Vp与负向电容阵列上极板的电压Vn，并产生比较结果；如果Vp>Vn，比较结果为1；如果Vp<Vn时，比较结果为0。

SAR逻辑控制电路，用于根据比较结果，产生控制信号来控制正负电容阵列下极板开关S13p～S1p/S13n～S1n。

其中，控制开关S13p～S1p/S13n～S1n根据控制信号来决定正负电容阵列下极板接VREF还是GND。

控制开关S_cal和S_clk用来控制ADC输入信号的选择；其中：当ADC处于校准状态时，S_clk断开，S_cal根据不同状态进行导通或者断开；当ADC处于正常工作状态时，S_cal断开，S_clk根据采样时钟来选择导通或者断开。

下面以本申请实施例提供的应用场景为例进行说明：

以对正向电容阵列中C7p校准为例进行说明：

C_DACp＝C_13p+C_12p+C_11p+C_10p+C_9p+C_8p+C_7p+C_6p+C_5p+C_4p+C_3p+C_2p+C_1p+C_0p

C_DACn＝C_13n+C_12n+C_11n+C_10n+C_9n+C_8n+C_7n+C_6n+C_5n+C_4n+C_3n+C_2n+C_1n+C_0n

C7p的权重小于C6p～C0p之和，具体表达式如下：

W_7p＜W_6p+W_5p+W_4p+W_3p+W_2p+W_1p+W_0p；

其中，Wip表示相对应电容Cip的权重值，因此可以通过W6p～W0p之间的加减运算来表示W7p。

其中，电容C7p的校准步骤如下：

步骤A1：控制开关S13p～S8p固定接GND，控制开关S7p接GND，控制开关S6p～S1p接VREF；控制开关S13n～S7n固定接GND，控制开关S6n～S1n接VREF。

步骤A2：断开控制开关S_clk，接通控制开关S_cal，短接正负电容阵列上极板至电压VCM。

步骤A3：断开控制开关S_cal，此时正负电容阵列上极板电压均为VCM。

步骤A4：控制开关S7p从GND切换成VREF，此时正向电容阵列的上极板电压Vp上升，其上升的电压幅度由电容C7p占正向电容阵列的权重比例来决定，负向电容阵列的上极板电压Vn保持不变。

V_n＝V_CM；

步骤A5：由正向电容阵列中的C6p～C0p和负向电容阵列中的C6n～C0n组成的sub-ADC，按照SAR ADC的转换步骤进行，包括：

当转换步骤所执行的位数高于6时，比较结束后不做任何动作，即S13p～S7p和S13n～S7n保持不变；

当转换步骤所执行的位数等于6时，比较正向电容阵列上极板的电压Vp与负向电容阵列上极板的电压Vn，并产生比较结果；如果Vp>Vn，比较结果为1；如果Vp<Vn时，比较结果为0；在比较器结果为1时，则将控制开关S6p从VREF切换到GND；在比较器结果为0，则将控制开关S6n从VREF切换到GND。依此类推，直到转换完成，此时C7p的电容权重W7p由转换结果B6～B0及其对应的电容权重W6p～W0p和W6n～W0n决定。计算公式如下：

电容C7n校准步骤如下：

步骤B1：控制开关S13p～S7p固定接GND，控制开关S6p～S1p接VREF；控制开关S13n～S8n固定接GND，控制开关S7n接GND，控制开关S6n～S1n接VREF。

步骤B2：接通控制开关S_cal，短接正负电容阵列上极板至电压VCM。

步骤B3：断开控制开关S_cal，此时正负电容阵列上极板电压均为VCM。

步骤B4：控制开关S7n从GND切换成VREF，此时负向电容阵列的上极板电压Vn上升，其上升的电压幅度由电容C7n占负向电容阵列的权重比例来决定，正向电容阵列的上极板电压Vp保持不变。

V_p＝V_CM

步骤B5：由正向电容阵列中的C6p～C0p和负向电容阵列中的C6n～C0n组成的sub-ADC，按照SAR ADC的转换步骤进行，包括：

当转换步骤所执行的位数高于6时，比较结束后不做任何动作，即控制开关S13p～S7p和控制开关S13n～S7n保持不变。

当转换步骤所执行的位数等于6时，比较正向电容阵列上极板的电压Vp与负向电容阵列上极板的电压Vn，并产生比较结果；如果Vp>Vn，比较结果为1；如果Vp<Vn时，比较结果为0；在比较器结果为1时，则将S6p从VREF切换到GND；在比较器结果为0时，则将S6n从VREF切换到GND。依此类推，直到转换完成，此时C7n的电容权重W7n由转换结果B6～B0及其对应的电容权重W6p～W0p和W6n～W0n决定。计算公式如下：

基于上述过程，可以归纳起来，当校准Ckp(k＝7,8,9,10,11,12,13)电容时，Ckp电容的权重计算公式为：

当校准Ckn(k＝7,8,9,10,11,12,13)电容时，Ckn电容的权重计算公式为：

当校准电容Cip或Cin时，就由C(i-1)p～C0p和C(i-1)n～C0n组成的sub-ADC来对正负电容阵列上极板的电压差进行转换。

依次类推，直到C13p～C7p和C13n～C7n的电容权重全部计算出来。

可以根据需要重复提取多次电容权重并取平均，以此来减小噪声对电容权重提取的误差。

当所有电容权重全部计算出来后，根据电容的实际权重来计算ADC正常工作时的转换输出。

C13p～C0p和C13n～C0n的实际电容权重为W13p～W0p和W13n～W0n。

正向电容阵列的总电容权重为：

W_DACp＝W_13p+W_12p+W_11p+W_10p+W_9p+W_8p+W_7p+W_6p+W_5p+W_4p+W_3p+W_2p+W_1p+W_0p

负向电容阵列的总电容权重为：

W_DACn＝W_13n+W_12n+W_11n+W_10n+W_9n+W_8n+W_7n+W_6n+W_5n+W_4n+W_3n+W_2n+W_1n+W_0n

当ADC正常工作时，ADC的转换输出B13～B0反映的是输入信号之间的差值VINP-VINN，输入信号之间的差值VINP-VINN可以通过下式准确计算出来。

其中VFS为ADC的满摆幅电压；

对于n bit的ADC，V_FS＝(2ⁿ-1)LSB(Least Significant Bit)；

因此，可以得到-(2ⁿ-1)LSB≤VINP-VINN≤(2ⁿ-1)LSB。

由于ADC为差分输入，VINP+VINN＝V_FS＝(2ⁿ-1)LSB

由上面两式可以得出：

从而，0≤VINP≤(2ⁿ-1)LSB

将VINP转换成二进制输出既可以得到ADC校准后的转换输出Dout。这样就能够通过校准的电容权重来精确计算出ADC的转换输出。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (8)

1.一种模数转换器的电容权重的校准电路，与逐次逼近寄存器型模数转换器SAR ADC相连，所述电路包括：

正向电容阵列，包括m个电容Cmp～C0p，电容值从Cmp到C0p依次减小，正向电容阵列的上极板与正向共模电压VCM相连，下极板与所述正向控制开关组Smp～S1p的一端相连，其中所述正向控制开关组Smp～S1p的另一端接基准电压VREF或地GND；

负向电容阵列，包括m个电容Cmn～C0n，电容值从Cmn到C0n依次减小，负向电容阵列的上极板与负向共模电压VCM相连，下极板与所述负向控制开关组Smn～S1n的一端相连，其中所述负向控制开关组Smn～S1n的另一端接基准电压VREF或地GND；

比较器，与所述正向电容阵列上极板和所述负向电容阵列上极板相连，用于比较正向电容阵列上极板的电压Vp与负向电容阵列上极板的电压Vn，并产生比较结果；

控制单元，与所述比较器相连，用于根据比较结果，产生控制信号，其中所述控制信号控制所述正向控制开关组Smp～S1p和负向控制开关组Smn～S1n连接基准电压VREF或地GND；

其中，第k位电容的权重小于低于k位的所有电容的权重之和；

其中，m为大于等于2的整数，k为大于等于2且小于等于m的整数。

2.根据权利要求1所述的电路，其特征在于：

正向控制开关组中的开关Smp～Skp接地GND，S(k-1)p～S1p接基准电压VREF；Smn～Skn接地GND，S(k-1)n～S1n接基准电压VREF，使正负电容阵列上极板电压的大小均为VCM；

正向控制开关组中的开关Skp从地GND切换成基准电压VREF；

比较器，用于在SAR ADC执行模数转换操作的位置为第(k-1)位至第1位过程中，比较转换位置为i对应的正向电容阵列上极板的电压Vp与负向电容阵列上极板的电压Vn，当Vp>Vn时，比较结果为1；当Vp<Vn时，比较结果为0，其中i为大于或等于1且小于等于(k-1)的整数；

控制单元，用于如果比较器结果为1，则生成将开关Sip从基准电压VREF切换到地GND，如果比较器结果为0，则生成将开关Sin从基准电压VREF切换到地GND。

3.根据权利要求2所述的电路，其特征在于，所述正向电容阵列中的第k个电容Ckp的权重W_kp是通过如下计算表达式得到的，包括：

其中，W_ip表示正向电容阵列中的第i个电容Cip的权重；W_in表示负向电容阵列中的第i个电容Cin的权重。

4.根据权利要求1所述的电路，其特征在于：

正向控制开关组中的开关Smp～Skp接地GND，S(k-1)p～S1p接基准电压VREF；Smn～Skn接地GND，S(k-1)n～S1n接基准电压VREF，，使正负电容阵列上极板电压的大小均为VCM；

负向控制开关组中的开关Skn从地GND切换成基准电压VREF；

比较器，用于在SAR ADC执行模数转换操作的位置为第(k-1)位至第1位过程中，比较转换位置i对应的正向电容阵列上极板的电压Vp与负向电容阵列上极板的电压Vn，当Vp>Vn时，比较结果为1；当Vp<Vn时，比较结果为0，其中i为大于或等于1且小于等于k-1的整数；

控制单元，用于如果比较器结果为1，则生成控制将Sip从基准电压VREF切换到地GND的控制信号；如果比较器结果为0，则生成将Sin从基准电压VREF切换到地GND的控制信号。

5.根据权利要求4所述的电路，其特征在于，所述负向电容阵列中的第k个电容Ckn的权重W_kn是通过如下计算表达式得到的，包括：

其中，W_ip表示正向电容阵列中的第i个电容Cip的权重；W_in表示负向电容阵列中的第i个电容Cin的权重。

6.根据权利要求1至5任一所述的电路，其特征在于，所述电路还包括：

正向校准开关，一端与共模电压VCM相连，另一端与所述正向电容阵列的上极板相连；和/或，

负向校准开关，一端与共模电压VCM相连，另一端与所述负向电容阵列的上极板相连。

7.根据权利要求1所述的电路，其特征在于，所述电路还包括：

正向时钟控制开关，一端与采样时钟相连，另一端与所述正向电容阵列的上极板相连；和/或，

负向时钟控制开关，一端与采样时钟相连，另一端与所述负向电容阵列的上极板相连。

8.根据权利要求7所述的电路，其特征在于，所述正向时钟控制开关和/或所述负向时钟控制开关连接所述采样时钟的一端连接有SAR ADC输入信号的信号VINP，其中所述信号VINP是通过如下方式得到的，包括：

其中，W_ip表示正向电容阵列中的第i个电容Cip的权重；W_in表示负向电容阵列中的第i个电容Cin的权重,W_DACp表示正向电容阵列中全部电容的权重的总和，W_DACn表示负向电容阵列中全部电容的权重的总和，VFS为SAR ADC的满摆幅电压。

Images