CN111610814A - 带隙基准电路、带隙基准电压修调方法及电子装置 - Google Patents
带隙基准电路、带隙基准电压修调方法及电子装置 Download PDFInfo
- Publication number
- CN111610814A CN111610814A CN202010495316.8A CN202010495316A CN111610814A CN 111610814 A CN111610814 A CN 111610814A CN 202010495316 A CN202010495316 A CN 202010495316A CN 111610814 A CN111610814 A CN 111610814A
- Authority
- CN
- China
- Prior art keywords
- output
- band
- control
- reference voltage
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明提供了一种带隙基准电路、带隙基准电压修调方法及电子装置,所述带隙基准电路包括带隙基准核心模块、自适应控制模块、预失调控制模块以及修调模块。本发明的技术方案电路结构和方法简单,能够通过遍历所有预设的预失调控制方式来对带隙基准电压进行预失调尝试,以找到期望的中心频率或期望的电压值,进而在修调阶段,可以对带隙基准电压进行自适应修调,让修调后的带隙基准电压或其对应的频率达到或最接近期望值,即本发明的方案能够通过自适应的方法来消除带隙基准电路中的随机偏差,降低修调带隙基准电压的成本并提高带隙基准电压的精度。
Description
技术领域
本发明涉及集成电路技术领域,特别涉及一种带隙基准电路、带隙基准电压修调方法及电子装置。
背景技术
由于带隙基准电路(bandgap reference)可以产生与电源电压、工艺参数和温度关系很小的参考电压,因此它广泛应用于模拟集成电路中,并做为一种稳定的参考源。由于工艺制造的原因,各种工艺制造随机因素,例如:光刻精度,掺杂不均匀,杂质扩散浓度梯度分布等,都会造成带隙基准电路中需要匹配的关键电路和模块的匹配精度下降。这种匹配精度的下降,会导致带隙基准电路产生的参考电压呈现随机的分布。
图1所示为一种常见的带隙基准电路的核心电路结构。请参考图1所示,该带隙基准电路包括PMOS管M0~ M2、运算放大器OP0、BJT三极管Q0~Q2以及电阻R0~R1。Vbg是带隙基准电路所产生的带隙基准电压(即输出参考电压),且Vbg可以由以下公式表示:
上式中,Vbe2为BJT三极管 Q2的发射极-基极的结电压,R1、R0为电阻R1、R0的电阻值,K1为PMOS管M2与PMOS管M1的沟道宽、长比例系数,VT=kT/q,其中k为玻尔兹曼常数,T为绝对温度,q为电子电量,K0为PMOS管M0与PMOS管M1的沟道宽、长比例系数,N为BJT三极管 Q1与BJT三极管 Q0的发射结面积之比。
上述带隙基准电路的工艺制造中的随机因素,会导致以下参数出现随机分布(即随机偏差):(1)PMOS管M1与PMOS管M0沟道宽、长比例系数K1出现随机分布;(2)PMOS管M2与PMOS管M1沟道宽、长比例系数K0出现随机分布;(3)运算放大器OP0的输入/输出对管的比例随机分布,因而产生一个随机的输入误差电压。
上述这些随机分布最终会反映到带隙基准电路所输出的带隙基准电压Vbg上,导致Vbg产生随机偏差。
在大批量的芯片的测试数据的统计下,根据电路不同的设计方法取舍,这些随机偏差一般会达到5%~20%。此外,在大批量的芯片的测试数据的统计下,这些随机分布会呈现高斯分布。如果上述的需要匹配的关键电路和模块的匹配精度越低,那么统计的高斯分布的标准方差sigma值就会越大。这种随机偏差会对芯片的性能带来负面影响,特别是一些特殊应用场合,这些随机偏差是不可接受的。
现在常用的去除带隙基准电路中随机偏差的做法是,对每一片芯片进行测试后修调(trimming),然而这极大的增加了芯片成本。
发明内容
本发明的目的在于提供一种带隙基准电路、带隙基准电压修调方法及电子装置,能够通过自适应的方法来消除带隙基准电路中的随机偏差,降低修调带隙基准电压的成本并提高带隙基准电压的精度。
为解决上述技术问题,本发明提供一种带隙基准电路,包括:
带隙基准核心模块,用于输出带隙基准电压;
自适应控制模块,用于针对所述带隙基准核心模块中的不同失配情况预设不同的预失调控制方式,并在预失调尝试阶段遍历所有的预失调控制方式,以找到期望的中心频率或期望的电压值,以及,在修调控制阶段,选定其中一种所述预失调控制方式并根据所述带隙基准电压产生修调控制信号;
预失调控制模块,用于根据所述自适应控制模块输出的预失调控制方式,对所述带隙基准核心模块所输出的带隙基准电压进行相应的预失调调节;
修调模块,用于在所述修调控制信号的控制下,对所述带隙基准核心模块所输出的带隙基准电压进行修调,使得所述带隙基准电压所对应的频率达到或者最接近所述中心频率,或者,使得所述带隙基准电压达到或最接近所述期望的电压值。
可选地,所述的带隙基准电路还包括:
压控振荡器,用于产生与所述带隙基准电压相对应的一稳定频率信号;
基准频率产生模块,用于产生基准频率;
计数器,用于在所述基准频率下对所述稳定频率信号进行计数,以得到相应的计数值;
所述自适应控制模块在所述预失调尝试阶段根据所有的预失调控制方式所对应的计数值,找到期望的中心频率,并在所述修调控制阶段根据所述计数器的计数值产生相应的修调控制信号,所述修调模块调节所述带隙基准核心模块所输出的带隙基准电压,使得所述压控振荡器输出的稳定频率信号的频率达到或者最接近所述中心频率。
可选地,所述带隙基准核心模块包括至少两条用于产生相应电流的电流产生支路,且其中一条所述电流产生支路还用于输出所述带隙基准电压;所述预失调控制模块包括第一预失调控制开关,所述第一预失调控制开关连接各条所述电流产生支路,并连接所述自适应控制模块的相应输出端,且在不同的预失调控制方式的控制下,输送到所述第一预失调控制开关的每个输出节点的电流枝总数不变,但是构成每个输出节点的电流枝总数的电流来源不同。
可选地,每条所述电流产生支路分别包括一个第一电流源,每个所述第一电流源的输出端连接所述第一预失调控制开关相应的输入节点。
可选地,用于输出所述带隙基准电压的所述电流产生支路具有带隙基准电压节点,所述修调模块包括第二电流源和修调开关,所述修调开关的第一输入端连接所述第二电流源的输出端,所述修调开关的第二输入端连接所述第一预失调控制开关的相应的输出节点,所述修调开关的第三输入端接入所述修调控制信号,所述修调开关的输出端连接所述带隙基准电压节点,以输出修调后的带隙基准电压。
可选地,所述带隙基准核心模块还包括至少一个运算放大器,所述运算放大器的同相输入端和反相输入端分别耦接所述第一预失调控制开关的相应的两个输出节点,所述运算放大器的输出端耦接相应的所述电流产生支路的控制端,以控制所述电流产生支路所产生的电流大小。
可选地,所述运算放大器包括输入级电路,所述输入级电路具有两个差分输入端;所述预失调控制模块还包括第二预失调控制开关,所述第二预失调控制开关连接在所述运算放大器的同相输入端、反相输入端与所述输入级电路的两个差分输入端之间,所述第二预失调控制开关用于在所述预失调控制方式的控制下,互换所述第一预失调控制开关的相应的两个输出节点向所述两个差分输入端的输入。
可选地,所述输入级电路包括输入对管和第三电流源,所述第二预失调控制开关包括第一二选一开关和第二二选一开关;所述输入对管的一个栅极作为所述输入级电路的一个差分输入端,连接所述第一二选一开关的输出端,所述输入对管的另一个栅极作为所述输入级电路的另一个差分输入端,连接所述第二二选一开关的输出端, 所述输入对管的两个源极连接所述第三电流源的输出端,所述输入对管的两个漏极作为所述输入级电路的输出端,所述第一二选一开关的控制端和所述第二二选一开关的控制端均接入所述第二预失调控制信号,所述第一二选一开关的第一输入端和所述第二二选一开关的第二输入端均连接所述运算放大器的同相输入端,以连接第一预失调控制开关的一个输出节点,所述第一二选一开关的第二输入端和所述第二二选一开关的第一输入端均连接所述运算放大器的反相输入端,以连接第一预失调控制开关的另一个输出节点。
可选地,所述运算放大器还包括输出级电路,所述输出级电路具有两个差分输出端,所述预失调控制模块还包括第三预失调控制开关,所述第三预失调控制开关的两个输入端分别连接所述输出级电路的两个差分输出端,所述第三预失调控制开关的输出端输入端分别连接各个所述电流产生支路的控制端,所述第三预失调控制开关用于在所述预失调控制方式的控制下,从所述输出级电路的两个差分输出端输出的信号中选择一个作为所述运算放大器的最终输出。
可选地,所述预失调控制模块还包括第四预失调控制开关,所述第四预失调控制开关的两个输入端分别连接所述输出级电路的两个差分输出端,所述第四预失调控制开关的输出端连接所述输出级电路的控制端,所述第四预失调控制开关用于在所述预失调控制方式的控制下,根据所述输出级电路的输出来调整所述输出级电路的输出。
基于同一发明构思,本发明还提供一种电子装置,包括本发明所述的带隙基准电路。
基于同一发明构思,本发明还提供一种带隙基准电压修调方法,用于对一带隙基准核心电路输出的带隙基准电压进行修调,所述带隙基准电压修调方法包括:
预失调尝试阶段:针对所述带隙基准核心模块中的不同失配情况预设不同的预失调控制方式,并遍历所有的预失调控制方式,对所述带隙基准核心电路输出的带隙基准电压进行不同的预失调调节,以找到期望的中心频率或期望的电压值;
修调控制阶段:选定其中一种所述预失调控制方式,并对所述带隙基准核心模块所输出的带隙基准电压进行修调,使得所述带隙基准电压所对应的频率达到或者最接近所述中心频率,或者,使得所述带隙基准电压达到或者最接近所述期望的电压值。
可选地,所述预失调尝试阶段包括:
S11,选择一种所述预失调控制方式,以对所述带隙基准核心电路所输出的带隙基准电压进行预失调调节;
S12,产生与所述带隙基准核心电路当前输出的带隙基准电压相对应的第一稳定频率信号;
S13,采用基准频率对所述第一稳定频率信号进行计数,以得到相应的第一计数值;
S14,循环执行S11~S13,直至遍历对所有的预失调控制方式;
S15,根据所有的预失调控制方式所对应的第一计数值,找到期望的中心频率。
可选地,当所述带隙基准核心电路中具有多个存在失配的MOS管,且所有的所述存在失配的MOS管所输出的电流均流入一预失调控制开关时,步骤S14中,在循环执行S11~S13时,在不同的预失调控制方式的控制下,输送到所述预失调控制开关的每个输出节点的电流枝总数不变,但是构成每个输出节点的电流枝总数的电流来源不同;当所述带隙基准核心电路具有存在失配的运算放大器时,步骤S14中,在循环执行S11~S13时,不同的所述预失调控制方式能切换所述运算放大器的两个输入端的输入,和/或,切换所述运算放大器的两个输出端的输出。
可选地,所述修调控制阶段包括:
S21,选择其中一种所述预失调控制方式作为最终的预失调控制方式;
S22,在所述最终的预失调控制方式下,对所述带隙基准核心电路所输出的带隙基准电压进行修调,以得到修调后的带隙基准电压;
S23,产生与所述修调后的带隙基准电压相对应的第二稳定频率信号;
S24,采用基准频率对所述第二稳定频率信号进行计数,以得到相应的第二计数值;
S25,根据所述第二计数值判断所述第二稳定频率信号的频率是否达到所述中心频率,若否,则循环执行S22~S25,若是,则此时的所述修调后的带隙基准电压为最终的带隙基准电压。
与现有技术相比,本发明的技术方案具有以下有益效果:
1、本发明的带隙基准电路包括带隙基准核心模块、自适应控制模块、预失调控制模块以及修调模块。自适应控制模块针对带隙基准核心电路中存在的失配情况已预设了不同的预失调控制方式,并预失调尝试阶段能在遍历所有预失调控制方式时,对带隙基准核心电路的带隙基准电压进行不同的预失调调节,进而找到期望的中心频率或期望的电压值,在修调控制阶段,当最终选择其中一种预失调控制方式后,自适应控制模块可以通过修调模块来对带隙基准核心电路的带隙基准电压进行修调,以让修调后的带隙基准电压达到或最接近所述期望的电压值,或者让修调后的带隙基准电压所对应的频率达到或最接近中心频率。由此,实现了对带隙基准电压进行预失调尝试和自适应调节的方法,提高了带隙基准电压的精度电路,且电路结构简单,可以集成到芯片中制造,由此可以避免对每一芯片进行测试后修调的工艺,因此能够降低芯片成本,即降低了修调带隙基准电压的成本。
2、进一步地,本发明的带隙基准电路还包括压控振荡器、基准频率产生模块、计数器,由此能够通过压控振荡器将带隙基准电压转换为稳定的频率信号,并通过计数器在基准频率产生模块产生的基准频率下对压控振荡器的输出频率进行计数,由此可以使得自适应控制模块可以根据所有预失调控制方式所对应的计数值来快速找到期望的中心频率,由此能够提高带隙基准电路的动态响应性能。
3、本发明的带隙基准电路修调方法,针对带隙基准核心电路中存在的失配情况已预设了相应的预失调控制方式,进而通过遍历所有预失调控制方式的方式,来改变带隙基准核心电路的输出,以找到期望的中心频率或期望的电压值,进而基于一种预失调控制方式来进一步对带隙基准核心电路的输出进行修调,以使得带隙基准核心电路的输出能达到或最接近期望的电压值,由此可以消除带隙基准电路中的运算放大器和MOS管等结构的失调,大大提高了带隙基准电压的精度。
附图说明
图1是现有的一种带隙基准电路的核心电路结构示意图。
图2是本发明一实施例的带隙基准电路的系统模块示意图。
图3是图2所示的带隙基准电路中的预失调控制模块、修调模块和带隙基准电路核心模块的具体电路结构示意图。
图4是图2所示的带隙基准电路中的预失调控制模块连接运算放大器的具体电路结构的一种示例示意图。
图5是图2所示的带隙基准电路中的预失调控制模块连接运算放大器的具体电路结构的另一种示例示意图。
图6是图2所示的带隙基准电路中的预失调控制模块连接运算放大器的具体电路结构的又一种示例示意图。
图7是本发明一实施例的带隙基准电路的带隙基准电压修调方法的流程示意图。
图8是本发明另一实施例的带隙基准电路的系统模块示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。需要说明是的,本文中的“耦接”、“连接”的含义均可以是两个对象可以通过第三个对象间接连接,也可以是两个对象直接连接。
请参考图2,本发明一实施例提供一种带隙基准电路,包括:带隙基准核心模块10、压控振荡器11、基准频率产生模块12、计数器13、自适应控制模块14、预失调控制模块15以及修调模块16。
其中,带隙基准核心模块10用于输出带隙基准电压Vbg。压控振荡器11用于产生与所述带隙基准电压Vbg相对应的一稳定频率信号。基准频率产生模块12用于产生基准频率,计数器13用于在基准频率产生模块12所产生的基准频率的控制下,对压控振荡器11所产生的稳定频率信号计数,以得到相应的计数值,即得到压控振荡器11所产生的稳定频率信号的频率。自适应控制模块14用于针对所述带隙基准核心模块10中的不同失配情况预设不同的预失调控制方式,并在预失调尝试阶段遍历所有的预失调控制方式,以从计数器13在所有的预失调控制方式下得到的所有的计数值中,找到期望的中心频率F0。且在找到期望的中心频率F0后,就会由预失调尝试阶段进入修调控制阶段,此时自适应控制模块14还用于在修调控制阶段,选定其中一种预失调控制方式,并根据计数器13的当前计数值产生相应的修调控制信号v_tune。预失调控制模块15用于根据所述自适应控制模块14输出的预失调控制方式,对所述带隙基准核心模块10所输出的带隙基准电压Vbg进行相应的预失调调节。修调模块16用于在所述修调控制信号v_tune的控制下,对所述带隙基准核心模块10所输出的带隙基准电压Vbg进行修调,以使得所述压控振荡器11的输出频率达到或者最接近所述中心频率F0。
可选地,所述自适应控制模块10还用于将所有的预失调控制方式所对应的计数值保存下来。
带隙基准核心模块10通常由电阻、MOS管、三极管和运算放大器等结构组成,当其采用图3所示的结构(即图1所示的典型结构)时,带隙基准核心模块10中的失配情况有很多种,例如包括(1)PMOS管M1与PMOS管M0沟道宽、长比例系数K1出现随机分布;(2)PMOS管M2与PMOS管M1沟道宽、长比例系数K0出现随机分布;(3)运算放大器OP1的输入/输出对管的比例随机分布;等等。自适应控制模块14中,可以通过带隙基准核心模块10的具体电路结构,来推测带隙基准核心模块10失配的分布和大致边界。
本发明的技术方案适用于本领域技术人员熟知的任意运算放大器的失调控制,且不限制运算放大器的具体电路设计。下面结合图3至图6所示的具体电路设计来详细说明本发明的技术方案。图3所示的带隙基准电路是在现有一种常用的带隙基准电路的基础上添加相应的预失调控制开关和修调模块来实现的,图4至图6所示的运算放大器电路是在现有的一些常用的运算放大器电路的基础上添加相应的预失调控制开关和修调模块来实现的。
请参考图3至图6,本实施例的带隙基准核心模块包括三条用于产生相应电流的电流产生支路100、101、102以及运算放大器OP1,且其中一条电流产生支路100还用于输出所述带隙基准电压Vbg。所述预失调控制模块15包括第一预失调控制开关sw0、第二预失调控制开关Mux1、第三预失调控制开关Mux2和第四预失调控制开关Mux3。修调模块16包括第二电流源M3和修调开关sw1。所述运算放大器OP1的同相输入端“+”和反相输入端“-”分别连接所述第一预失调控制开关sw0的输出节点a、b,所述运算放大器OP1的输出端通过第三预失调控制开关Mux2耦接电流产生支路100、101、102的控制端,以控制所述电流产生支路100、101、102所产生的电流大小。第二预失调控制开关Mux1连接在所述运算放大器OP1的同相输入端“+”、反相输入端“-”和所述运算放大器OP1的输入级电路OP11的两个差分输入端Vin+、Vin-之间,用于在自适应控制模块14所选择的预失调控制方式的控制下,使所述第一预失调控制开关sw0的两个输出节点a、b向所述输入级电路OP11的两个差分输入端Vin+、Vin-的输入互换,所述第三预失调控制开关Mux2的两个输入端连接所述运算放大器OP1的输出级电路OP12的两个差分输出端Vout+、Vout-,用于在自适应控制模块14所选择的预失调控制方式的控制下,从所述输出级电路OP12的两个差分输出端Vout+、Vout-输出的信号中选择一个作为所述运算放大器OP1的最终输出out。
其中,作为一种示例,请参考图3,每条所述电流产生支路分别包括一个第一电流源,每个所述第一电流源的输出端连接所述第一预失调控制开关sw0相应的输入节点。具体地,电流产生支路102包括第一电流源M0和三极管Q0,第一电流源M0为PMOS管,且第一电流源M0的源极接第一电源VDD,第一电流源M0的漏极输出的电流接第一预失调控制开关sw0相应的输入节点(未图示),第一电流源M0的栅极接运算放大器OP1的输出电压out,三极管Q0的发射极连接第一预失调控制开关sw0的输出节点a并输出电压信号inn,三极管Q0的基极和集电极均连接第二电源VSS。电流产生支路101包括第一电流源M1、电阻R0和三极管Q1,第一电流源M1为PMOS管,且第一电流源M1的源极接第一电源VDD,第一电流源M1的漏极输出的电流接第一预失调控制开关sw0相应的输入节点(未图示),第一电流源M1的栅极接运算放大器OP1的输出电压out,电阻R0的一端连接第一预失调控制开关sw0的输出节点b并输出电压信号inp,电阻R0的另一端连接三极管Q1的发射极,三极管Q1的基极和集电极均连接第二电源VSS。电流产生支路100包括第一电流源M2、电阻R1和三极管Q2,第一电流源M2为PMOS管,且第一电流源M2的源极接第一电源VDD,第一电流源M2的漏极输出的电流接第一预失调控制开关sw0相应的输入节点(未图示),第一电流源M2的栅极接运算放大器OP1的输出电压out,电阻R1的一端连接修调开关sw1的一输出节点(未图示),以形成带隙基准电压节点BG,并输出带隙基准电压Vbg,电阻R1的另一端连接三极管Q2的发射极,三极管Q2的基极和集电极均连接第二电源VSS。第二电源VSS可以是地,或者,第一电源VDD和第二电源VSS分别是同一外部电源的正极和负极。
第一预失调控制开关sw0的输出节点c连接修调开关sw1的一个输入节点(即修调开关的第二输入端),第一预失调控制开关sw0的控制端连接自适应控制模块14,以接收第一预失调控制信号Pre_mis0。第二电流源M3为PMOS管,修调开关sw1的另一输入节点连接M3的漏极,即修调开关的第一输入端连接第二电流源M3的输出端,修调开关sw1的控制端(修调开关的第三输入端)连接自适应控制模块14,以接收修调控制信号vbg_tune,M3的源极连接第一电源VDD,M3的栅极接入运算放大器OP1的输出电压out。
在不同的预失调控制方式的控制下,输送到所述第一预失调控制开关sw0的每个输出节点的电流枝总数不变,但是构成每个输出节点的电流枝总数的电流来源不同。具体地,请参考图3,PMOS管M0、M1和M2分别做为一个第一电流源,产生的电流流入第一预失调控制开关sw0。且M0、M1和M2的分支比例为N0:N1:N2。通过第一预失调控制开关sw0后,在自适应控制模块14的不同预失调控制方式选择下(即不同的pre_mis0选择下),输出到对应的输出节点a、b、c的电流枝总数不变,输出到输出节点a的电流枝总数为N0,输出到输出节点b的电流枝总数为N1,输出到输出节点c的电流枝总数为N2。虽然输出到对应的输出节点a、b、c的电流枝总数没有发生变化,但是构成每个输出节点的电流枝总数的电流输入源在不同的pre_mis0选择下会有所不同。比如说,在pre_mis0=0的控制下,a节点的电流枝总数为N1,其中有L0枝来自M0,L1枝来自M1,有N0-L0-L1枝来自M2;在pre_mis0=1的控制下,a节点的电流枝总数仍为N1,但是其中有L2枝来自M0,L3枝来自M1,有N0-L2-L3枝来自M2。以此类推,在其他的pre_mis0控制下,a节点的电流枝总数所对应的电流来源会相应的变化。同理,对于b、c节点,也做类似处理,保证输出到b、c节点的电流枝总数分别为N1和N2,但是所对应的电流来源在不同的pre_mis0控制下会有所不同。在M0、M1和M2没有失配的理想情况,a、b、c三个节点的电流枝数比例为N0:N1:N2。如果M0、M1和M2存在失配,那么a,b,c三个节点的电流枝数比例为(N0-d0):(N1-d1):(N2+d0+d1)。其中,d0、d1为假设存在的失配量,可正可负,而且在不同的pre_mis0选择下,d0、d1的值会有所不同。因此,这会导致带隙基准电路的输出Vbg值不同。在自适应控制模块14遍历不同预失调控制方式后,我们可以得到带隙基准核心模块10中的电路失配的分布,并根据这些值得到Vbg所对应的期望的中心频率值。
其中需要说明的是,pre_mis0是用于控制第一预失调控制开关sw0输入和输出的第一预失调控制信号。根据第一预失调控制开关sw0的结构,pre_mis0可以是多比特的或者单比特的。如果M0、M1和M2存在失配,不同的pre_mis0控制下,就会得到不同的Vbg值。Vbg值会通过压控振荡器11所产生的频率值来体现。因为M0、M1和M2的失配是随机的,所以不同的pre_mis0控制下,得到的Vbg值也是随机的,但是这些值符合统计规律。当后续遍历pre_mis0和pre_mis1的控制组合后,计数器13会得到一组对应Vbg值的频率值,自适应控制模块14对这一组频率值求平均值,会得到中心频率值,这个中心频率值所对应的Vbg会更加接近没有失配的理想情况,由此就解决了带隙基准电路失配的问题。
请参考图3和图4,作为一种示例,所述运算放大器OP1包括输入级电路OP11和输出级电路OP12,输入级电路OP11包括输入对管P1和第三电流源I0,输出级电路OP12包括第一输出对管P2、第二输出对管N2、第一电流源对管P1和第二电流源对管N1。所述第二预失调控制开关Mux1包括第一二选一开关Mux11和第二二选一开关Mux12,所述第三预失调控制开关Mux2和第四预失调控制开关Mux3均为一个二选一开关。输入对管P1为PMOS管P11、P12组成的一对共源PMOS管,第一输出对管P2为PMOS管P21、P22组成的一对共栅PMOS管,第二输出对管N2为NMOS管N21、N22组成的一对共栅NMOS管,第一电流源对管P3为PMOS管P31、P32组成的一对共栅共源PMOS管,第二电流源对管N1为NMOS管N11、N12组成的一对共栅共源NMOS管。
其中,PMOS管P11的栅极作为输入级电路OP11的一个差分输入端Vin+,连接第一二选一开关Mux11的输出端,PMOS管P12的栅极作为输入级电路OP11的另一个差分输入端Vin-,连接第二二选一开关Mux12的输出端,PMOS管P11的源极和PMOS管P12的源极相互连接并同时连接到第三电流源I0的输出端。第三电流源I0的输入端连接第一电源VDD。第三电流源I0可以是MOS管或者MOS对管结构。PMOS管P11的源极连接NMOS管N21的源极和NMOS管N11的漏极,PMOS管P12的源极连接NMOS管N22的源极和NMOS管N12的漏极。第一二选一开关Mux11的第一输入端“0”连接第二二选一开关Mux12的第二输入端“1”,并一起连接运算放大器OP1的同相输入端“+”,以连接第一预失调控制开关sw0的输出节点b并接入电压信号inp,第一二选一开关Mux11的第二输入端“1”连接第二二选一开关Mux12的第一输入端“0”,并一起连接运算放大器OP1的反相输入端“-”,以连接第一预失调控制开关sw0的输出节点a并接入电压信号inn,第一二选一开关Mux11的控制端和第二二选一开关Mux12的控制端均连接自适应控制模块14,以接入第二预失调控制信号pre_mis1。
PMOS管P31的源极和PMOS管P32的源极相互连接并连接第一电源VDD,PMOS管P31的漏极连接PMOS管P21的源极,PMOS管P32的漏极连接PMOS管P22的源极,PMOS管P31的栅极和PMOS管P32的栅极相互连接并连接至第四预失调控制开关Mux3的输出端。PMOS管P21的栅极和PMOS管P22的栅极相互连接并接入偏置电压vbp1。PMOS管P21的漏极连接NMOS管N21的漏极,以形成运算放大器OP1的输出级电路OP12的一个差分输出端Vout+,且进一步连接第四预失调控制开关Mux3的第一输入端“0”以及第三预失调控制开关Mux2的第二输入端“1”。PMOS管P22的漏极连接NMOS管N22的漏极,以形成运算放大器OP1的输出级电路OP12的另一个差分输出端Vout-,并进一步连接第四预失调控制开关Mux3的第二输入端“1”以及第三预失调控制开关Mux2的第一输入端“0”。第四预失调控制开关Mux3的控制端和第三预失调控制开关Mux2均连接自适应控制模块14,以接入第二预失调控制信号pre_mis1。第三预失调控制开关Mux2的输出端out输出调整后的带隙基准电压vbg。NMOS管N21的栅极和NMOS管N22的栅极相互连接并接入偏置电压vbn1。NMOS管N11的栅极和NMOS管N12的栅极相互连接并接入偏置电压vbn0。NMOS管N11的源极和NMOS管N12的源极相互连接并连接第二电源VSS。
作为另一种示例,请参考图3和图5,所述运算放大器OP1包括输入级电路OP11和输出级电路OP12,输入级电路OP11包括输入对管P1和第三电流源I0,输出级电路OP12包括输出对管N3。所述第二预失调控制开关Mux1包括第一二选一开关Mux11和第二二选一开关Mux12,所述第三预失调控制开关Mux2和第四预失调控制开关Mux3均为一个二选一开关。输入对管P1为PMOS管P11、P12组成的一对共源PMOS管,且输入对管P1与第二预失调控制开关Mux1的连接方式与图4所示的运算放大器中相同,可以参考上文,在此不再赘述。输出对管N3为NMOS管N31、N32组成的一对共栅共源NMOS管,NMOS管N31的漏极连接PMOS管P11的漏极,并作为输出级电路OP12的一个差分输出端Vout+,以连接第三预失调控制开关Mux2的第二输入端“1”以及第四预失调控制开关Mux3的第一输入端“0”,NMOS管N31的漏极NMOS管N32的漏极连接PMOS管P12的漏极,并作为输出级电路OP12的另一个差分输出端Vout-,以连接第三预失调控制开关Mux2的第一输入端“0”以及第四预失调控制开关Mux3的第二输入端“1”。
请参考图3和图6,作为又一种示例,所述运算放大器OP1包括输入级电路OP11、至少一级中间级电路OP13和输出级电路OP12,所述第二预失调控制开关Mux1包括第一二选一开关Mux11和第二二选一开关Mux12,所述第三预失调控制开关Mux2和第四预失调控制开关Mux3均为一个二选一开关。第一二选一开关Mux11的输出端连接输入级电路OP11的一个差分输入端Vin+,第二二选一开关Mux12的输出端连接输入级电路OP11的另一个差分输入端Vin-,第三预失调控制开关Mux2的两个输入端连接输出级电路OP13的两个差分输出端Vout+、Vout-,第三预失调控制开关Mux2的输出端连接图3中所示的电流产生支路的控制端,第四预失调控制开关Mux3的两个输入端连接输出级电路OP13的两个差分输出端Vout+、Vout-,第四预失调控制开关Mux3的输出端连接输出级电路OP12的控制端,所述第四预失调控制开关Mux3用于在第二预失调控制信号pre_mis1的控制下,根据所述输出级电路OP12的输出Vout+、Vout-来控制输出级电路OP12的工作,以进一步调整所述输出级电路的输出Vout+、Vout-。 可选地,所述预失调控制模块还包括与中间级电路OP13对应设置的其他预失调控制开关,该其他预失调控制开关的输出端连接中间级电路OP13的控制端,用于在所述自适应控制模块14的控制下,控制中间级电路OP13的输入和/或输出,由此解决因中间级电路OP13中的MOS管的失配而影响带隙基准电压的精度的问题。
本实施例中,不管运算放大器OP1具体采用包括MOS管的何种电路设计,均可以通过图3至图6中所示的第二预失调控制信号pre_mis1,来控制第二预失调控制开关Mux1切换运算放大器OP1同相输入端和反相输入端的输入,控制第三预失调控制开关Mux2切换运算放大器OP1的输出。如果运算放大器OP1存在着失配,那么运算放大器OP1存在的等效输入误差会随着第二预失调控制开关Mux1和/或第三预失调控制开关Mux2的切换发生相应极性的反转。运算放大器OP1的等效输入误差最终会反映到带隙基准核心模块10输出的带隙基准电压Vbg上。
本实施例中,通过自适应控制模块14选择相应的第一预失调控制信号pre_mis0值和第二预失调控制信号pre_mis1值,能够形成不同的预失调控制组合,即形成不同的预失调控制方式,例如自适应控制模块14选择pre_mis0=0且 pre_mis1=0时,形成第一种预失调控制方式,自适应控制模块14选择pre_mis0=0且 pre_mis1=1时,形成第二种预失调控制方式,自适应控制模块14选择pre_mis0=1且 pre_mis1=0时,形成第三种预失调控制方式,自适应控制模块14选择pre_mis0=1且 pre_mis1=1时,形成第四种预失调控制方式。自适应控制模块14在选择好预失调控制方式后,可以控制预失调控制模块15对带隙基准核心模块10的Vbg进行调整,不同的预失调控制方式下,带隙基准核心模块10会产生不同的Vbg输出。输出的Vbg电压通过压控振荡器11,产生对应的稳定频率信号输出。压控振荡器11输出稳定频率信号的频率Fvco与带隙基准电压Vbg能满足线性关系:Fvco = Kvco * Vbg,其中Kvco是压控振荡器的频率-电压增益。
由此,本实施例的带隙基准电路的工作原理具体如下:
首先,自适应控制模块14可以遍历各种预失调控制方式,以实现预失调尝试阶段,在自适应控制模块14每次选择预失调控制方式后,等待时间T0,带隙基准核心模块10可以产生稳定的Vbg输出。该Vbg送到压控振荡器11后能产生稳定频率信号并输送到计数器13中,计数器13在基准频率产生模块12所产生的基准频率的控制下,能对稳定频率信号计数相同的周期数,由此得到压控振荡器11所输出的稳定频率信号的频率。自适应控制模块14在遍历所有的预失调控制方式的过程中,可以将计时器13所产生的历次的计数值保存下来,并根据这些计数值找到期望的中心频率F0。
之后,自适应控制模块14控制带隙基准电路进入修调控制阶段,在该阶段中,自适应控制模块14可以选择其中任意一种或者优选一种预失调控制方式,做为带隙基准核心模块的最终预失调控制,并产生控制修调电路的修调控制信号v_tune。如图3所示,修调开关sw1在修调控制信号v_tune的控制下,可以调节流入到节点BG的电流值,进而调节Vbg的大小。在自适应控制模块14每一次调节修调控制信号v_tune后,等待一个时间T1,修调开关sw1能使得带隙基准电路输出的电压Vbg稳定,并且让压控振荡器11输出的信号的频率稳定,计数器13计算压控振荡器11输出的稳定频率信号的频率,由此在自适应控制模块14的控制下,修调开关sw1能最终调节压控振荡器11输出的信号的频率达到F0或者最接近F0,至此自适应控制模块14控制修调模块16进行修调的过程结束。其中当自适应控制模块14优选一种预失调控制方式,做为带隙基准核心模块10的最终预失调控制时,该优选的一种预失调控制方式下压控振荡器11所产生的信号的频率比较靠近中心频率值F0,由此能够减小修调次数,提高修调效率。
由上所述可知,本实施例的带隙基准电路,电路结构简单,可以集成到芯片中制造,由此可以避免对每一芯片进行测试后修调的工艺步骤,因此能够降低芯片成本,即降低了修调带隙基准电压的成本。且本实施例的带隙基准电路,可以通过自适应的方法消除带隙基准电路中的运算放大器和MOS管等结构的失调,即能够通过自适应的方法来消除带隙基准电路中的随机偏差,提高了带隙基准电压的精度,进而解决工艺随机偏差对带隙基准电路的输出偏差分布变大的影响。
需要说明的是,图3和图4给出的电路示例仅仅为了解释本发明的带隙基准电路的技术方案,但不局限于此,对于现有的其他结构的带隙基准电路,同样也能适用于本发明的技术方案,其中仅需要针对存在失配的电路结构添加相应的预失调控制开关并连接到自适应控制模块14上,以通过自适应控制模块14的控制来切换存在失配的电路结构的输入和/或输出,使得带隙基准电路输出的带隙基准电压得到改变即可。此外,上述实施例中所述带隙基准核心电路输出的带隙基准电压是通过压控振荡器11来转换为频率信号,且通过计数器13和基准电压产生模块12来得到压控振荡器11所输出的信号的频率的,但是本发明的技术方案并不仅仅限定于此,在本发明的其他实施例中,压控振荡器11可以被替代为脉冲发生器,基准频率产生模块12和计数器13可以被替代为一频谱分析仪。
需要进一步说明的是,上述各实施例中,图4和图5中所示的各个电流源为一个MOS管或者一个电流对管,但是本发明的技术方案并不仅仅限定于此,其也可以被替代为本领域技术人员熟知的任意合适的其他电流源的电路结构。
本发明一实施例还提供一种电子装置,包括本发明所述的带隙基准电路。所述电子装置可以是集成电路中的参考电压源、微控制器等电子部件,也可以是电脑、手机等各种电子类消费产品。
请参考图7,本实施例还提供一种带隙基准电压修调方法,用于对一带隙基准核心电路输出的带隙基准电压进行修调,该带隙基准电压修调方法可以采用本实施例的带隙基准电路来实现,也可以基于其他的带隙基准电路来实现。本实施例的带隙基准电压修调方法包括:
S1,预失调尝试阶段:针对所述带隙基准核心模块中的不同失配情况预设不同的预失调控制方式,并遍历所有的预失调控制方式,对所述带隙基准核心电路输出的带隙基准电压进行不同的预失调调节,以找到期望的中心频率;
S2,修调控制阶段:选定其中一种所述预失调控制方式,并对所述带隙基准核心模块所输出的带隙基准电压进行修调,以使得所述带隙基准电压所对应的频率达到或者最接近所述中心频率。
具体地,所述预失调尝试阶段S1包括:
S11,选择一种预失调控制方式,以对所述带隙基准核心电路所输出的带隙基准电压进行预失调调节。请参考图2,可以通过自适应控制模块14来针对所述带隙基准核心模块中的不同失配情况预设不同的预失调控制方式,并从中选择一种预失调控制方式,以控制预失调控制模块15对带隙基准核心电路输出的带隙基准电压进行预失调调节。
S12,产生与所述带隙基准核心电路当前输出的带隙基准电压相对应的第一稳定频率信号。请参考图2,可以等待T0时间后,通过压控振荡器11来根据带隙基准核心电路当前输出的带隙基准电压产生对应的第一稳定频率信号,等待T0时间可以保证步骤S12中所产生的第一稳定频率信号稳定。
S13,采用基准频率对所述第一稳定频率信号进行计数,以得到相应的第一计数值。请参考图2,可以通过基准频率产生模块12产生一基准频率,并通过计数器13在该基准频率下对压控振荡器11所输出的第一稳定频率信号进行计数,以得到第一稳定频率信号的频率(即第一计数值)。
S14,循环执行S11~S13,直至遍历对所有的预失调控制方式。
S15,根据所有的预失调控制方式所对应的第一计数值,找到期望的中心频率,预失调尝试阶段结束,之后进入修调控制阶段。
可选地,请参考图3和图4,当所述带隙基准核心电路中具有多个存在失配的MOS管,且所有的所述存在失配的MOS管所输出的电流均流入一预失调控制开关sw0时,步骤S14中,在循环执行S11~S13时,不同的所述预失调控制方式能改变所述预失调控制开关的相同输出节点的电流枝数来源;当所述带隙基准核心电路具有存在失配的运算放大器时,步骤S14中,在循环执行S11~S13时,不同的所述预失调控制方式能切换所述运算放大器的两个输入端的输入,和/或,切换所述运算放大器的两个输出端的输出。
所述修调控制阶段包括:
S21,选择其中一种所述预失调控制方式作为最终的预失调控制方式。请参考图2,可以通过自适应控制模块14选择其中一种所述预失调控制方式作为最终的预失调控制方式。
S22,在所述最终的预失调控制方式下,对所述带隙基准核心电路所输出的带隙基准电压进行修调,以得到修调后的带隙基准电压。请参考图2,在所述最终的预失调控制方式下,通过自适应控制模块14进一步控制修调模块16对所述带隙基准核心电路所输出的带隙基准电压进行修调。
S23,产生与所述修调后的带隙基准电压相对应的第二稳定频率信号。请参考图2,可以等待T1时间后,通过压控振荡器11来根据带隙基准核心电路当前输出的带隙基准电压产生对应的第二稳定频率信号,等待T1时间可以保证步骤S12中所产生的第二稳定频率信号稳定。
S24,采用基准频率对所述第二稳定频率信号进行计数,以得到相应的第二计数值。请参考图2,可以通过计数器13在预失调尝试阶段的基准频率下对压控振荡器11所输出的第二稳定频率信号进行计数,以得到第二稳定频率信号的频率(即第二计数值)。
S25,根据所述第二计数值判断所述第二稳定频率信号的频率是否达到或者最接近所述中心频率,若否,则循环执行S21~S25,若是,则此时的所述修调后的带隙基准电压为最终的带隙基准电压。请参考图2,可以通过自适应控制模块14来判断第二计数值是否达到或者最接近所述中心频率,若否,自适应控制模块14改变修调控制信号,以循环执行S22~S25,直至第二计数值达到或者最接近所述中心频率。
由上所述可知,本实施例的带隙基准电路修调方法,能够通过多种预失调尝试找出中心频率,并自适应修调带隙基准核心电路的输出,以达到所述中心频率,由此实现了一种自适应调节带隙基准电压的方式,可以消除带隙基准电路中的运算放大器和MOS管等结构的失调,大大提高了带隙基准电压的精度。
需要说明的是,上述各实施例中,带隙基准电路除了带隙基准核心模块10、自适应控制模块14、预失调控制模块15以及修调模块16之外,还包括用于将每种预失调控制方式下产生的带隙基准电压转为频率信号、并对该频率信号进行频率检测的压控振荡器11、基准频率产生模块12、计数器13,由此可以使得自适应控制模块14能够找到对应的中心频率,进而在修调阶段使得修调后的带隙基准电压所对应的频率达到或者最接近该中心频率。但是本发明的技术方案并不仅仅限定于此。请参考图8,在本发明的其他实施例中,也可以省略压控振荡器11、基准频率产生模块12、计数器13,而是使得自适应控制模块14直接采集带隙基准电路所输出的带隙基准电压Vbg,并使其在遍历所有预失调控制方式后,计算出带隙基准电压Vbg的平均值,作为期望的电压值,进而在修调阶段使得修调后的带隙基准电压达到或者最接近该期望的电压值。图8所示的带隙基准电路中的带隙基准核心模块10、自适应控制模块14、预失调控制模块15以及修调模块16的具体结构可以与上述实施例相同,具体可以参考图3和图4,在此不再赘述。
基于图8所示的带隙基准电路,本发明还提供一种带隙基准电压修调方法,用于对一带隙基准核心电路输出的带隙基准电压进行修调,所述带隙基准电压修调方法包括:(1)预失调尝试阶段:针对所述带隙基准核心模块中的不同失配情况预设不同的预失调控制方式,并遍历所有的预失调控制方式,对所述带隙基准核心电路输出的带隙基准电压进行不同的预失调调节,以找到期望的电压值;(2)修调控制阶段:选定其中一种所述预失调控制方式,并对所述带隙基准核心模块所输出的带隙基准电压进行修调,使得所述带隙基准电压达到或者最接近所述期望的电压值。由此也可以实现一种自适应调节带隙基准电压的方式,消除带隙基准电路中的运算放大器和MOS管等结构的失调,大大提高了带隙基准电压的精度。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于本发明的技术方案的保护范围。
Claims (15)
1.一种带隙基准电路,其特征在于,包括:
带隙基准核心模块,用于输出带隙基准电压;
自适应控制模块,用于针对所述带隙基准核心模块中的不同失配情况预设不同的预失调控制方式,并在预失调尝试阶段遍历所有的预失调控制方式,以找到期望的中心频率或期望的电压值,以及,在修调控制阶段,选定其中一种所述预失调控制方式并根据所述带隙基准电压产生修调控制信号;
预失调控制模块,用于根据所述自适应控制模块输出的预失调控制方式,对所述带隙基准核心模块所输出的带隙基准电压进行相应的预失调调节;
修调模块,用于在所述修调控制信号的控制下,对所述带隙基准核心模块所输出的带隙基准电压进行修调,使得所述带隙基准电压所对应的频率达到或者最接近所述中心频率,或者,使得所述带隙基准电压达到或最接近所述期望的电压值。
2.如权利要求1所述的带隙基准电路,其特征在于,还包括:
压控振荡器,用于产生与所述带隙基准电压相对应的一稳定频率信号;
基准频率产生模块,用于产生基准频率;
计数器,用于在所述基准频率下对所述稳定频率信号进行计数,以得到相应的计数值;
所述自适应控制模块在所述预失调尝试阶段根据所有的预失调控制方式所对应的计数值,找到期望的中心频率,并在所述修调控制阶段根据所述计数器的计数值产生相应的修调控制信号,所述修调模块调节所述带隙基准核心模块所输出的带隙基准电压,使得所述压控振荡器输出的稳定频率信号的频率达到或者最接近所述中心频率。
3.如权利要求1所述的带隙基准电路,其特征在于,所述带隙基准核心模块包括至少两条用于产生相应电流的电流产生支路,且其中一条所述电流产生支路还用于输出所述带隙基准电压;所述预失调控制模块包括第一预失调控制开关,所述第一预失调控制开关连接各条所述电流产生支路,并连接所述自适应控制模块的相应输出端,且在不同的预失调控制方式的控制下,输送到所述第一预失调控制开关的每个输出节点的电流枝总数不变,但是构成每个输出节点的电流枝总数的电流来源不同。
4.如权利要求3所述的带隙基准电路,其特征在于,每条所述电流产生支路分别包括一个第一电流源,每个所述第一电流源的输出端连接所述第一预失调控制开关相应的输入节点。
5.如权利要求3所述的带隙基准电路,其特征在于,用于输出所述带隙基准电压的所述电流产生支路具有带隙基准电压节点,所述修调模块包括第二电流源和修调开关,所述修调开关的第一输入端连接所述第二电流源的输出端,所述修调开关的第二输入端连接所述第一预失调控制开关的相应的输出节点,所述修调开关的第三输入端接入所述修调控制信号,所述修调开关的输出端连接所述带隙基准电压节点,以输出修调后的带隙基准电压。
6.如权利要求3所述的带隙基准电路,其特征在于,所述带隙基准核心模块还包括至少一个运算放大器,所述运算放大器的同相输入端和反相输入端分别耦接所述第一预失调控制开关的相应的两个输出节点,所述运算放大器的输出端耦接相应的所述电流产生支路的控制端,以控制所述电流产生支路所产生的电流大小。
7.如权利要求6所述的带隙基准电路,其特征在于,所述运算放大器包括输入级电路,所述输入级电路具有两个差分输入端;所述预失调控制模块还包括第二预失调控制开关,所述第二预失调控制开关连接在所述运算放大器的同相输入端、反相输入端与所述输入级电路的两个差分输入端之间,所述第二预失调控制开关用于在所述预失调控制方式的控制下,互换所述第一预失调控制开关的相应的两个输出节点向所述两个差分输入端的输入。
8.如权利要求7所述的带隙基准电路,其特征在于,所述输入级电路包括输入对管和第三电流源,所述第二预失调控制开关包括第一二选一开关和第二二选一开关;所述输入对管的一个栅极作为所述输入级电路的一个差分输入端,连接所述第一二选一开关的输出端,所述输入对管的另一个栅极作为所述输入级电路的另一个差分输入端,连接所述第二二选一开关的输出端, 所述输入对管的两个源极连接所述第三电流源的输出端,所述输入对管的两个漏极作为所述输入级电路的输出端,所述第一二选一开关的控制端和所述第二二选一开关的控制端均接入所述第二预失调控制信号,所述第一二选一开关的第一输入端和所述第二二选一开关的第二输入端均连接所述运算放大器的同相输入端,以连接第一预失调控制开关的一个输出节点,所述第一二选一开关的第二输入端和所述第二二选一开关的第一输入端均连接所述运算放大器的反相输入端,以连接第一预失调控制开关的另一个输出节点。
9.如权利要求6~8中任一项所述的带隙基准电路,其特征在于,所述运算放大器还包括输出级电路,所述输出级电路具有两个差分输出端,所述预失调控制模块还包括第三预失调控制开关,所述第三预失调控制开关的两个输入端分别连接所述输出级电路的两个差分输出端,所述第三预失调控制开关的输出端输入端分别连接各个所述电流产生支路的控制端,所述第三预失调控制开关用于在所述预失调控制方式的控制下,从所述输出级电路的两个差分输出端输出的信号中选择一个作为所述运算放大器的最终输出。
10.如权利要求9所述的带隙基准电路,其特征在于,所述预失调控制模块还包括第四预失调控制开关,所述第四预失调控制开关的两个输入端分别连接所述输出级电路的两个差分输出端,所述第四预失调控制开关的输出端连接所述输出级电路的控制端,所述第四预失调控制开关用于在所述预失调控制方式的控制下,根据所述输出级电路的输出来调整所述输出级电路的输出。
11.一种电子装置,其特征在于,包括权利要求1~10中任一项所述的带隙基准电路。
12.一种带隙基准电压修调方法,用于对一带隙基准核心电路输出的带隙基准电压进行修调,其特征在于,所述带隙基准电压修调方法包括:
预失调尝试阶段:针对所述带隙基准核心模块中的不同失配情况预设不同的预失调控制方式,并遍历所有的预失调控制方式,对所述带隙基准核心电路输出的带隙基准电压进行不同的预失调调节,以找到期望的中心频率或期望的电压值;
修调控制阶段:选定其中一种所述预失调控制方式,并对所述带隙基准核心模块所输出的带隙基准电压进行修调,使得所述带隙基准电压所对应的频率达到或者最接近所述中心频率,或者,使得所述带隙基准电压达到或者最接近所述期望的电压值。
13.如权利要求12所述的带隙基准电压修调方法,其特征在于,所述预失调尝试阶段包括:
S11,选择一种所述预失调控制方式,以对所述带隙基准核心电路所输出的带隙基准电压进行预失调调节;
S12,产生与所述带隙基准核心电路当前输出的带隙基准电压相对应的第一稳定频率信号;
S13,采用基准频率对所述第一稳定频率信号进行计数,以得到相应的第一计数值;
S14,循环执行S11~S13,直至遍历对所有的预失调控制方式;
S15,根据所有的预失调控制方式所对应的第一计数值,找到期望的中心频率。
14.如权利要求13所述的带隙基准电压修调方法,其特征在于,当所述带隙基准核心电路中具有多个存在失配的MOS管,且所有的所述存在失配的MOS管所输出的电流均流入一预失调控制开关时,步骤S14中,在循环执行S11~S13时,不同的所述预失调控制方式下,输送到所述预失调控制开关的每个输出节点的电流枝总数不变,但是构成每个输出节点的电流枝总数的电流来源不同;当所述带隙基准核心电路具有存在失配的运算放大器时,步骤S14中,在循环执行S11~S13时,不同的所述预失调控制方式能切换所述运算放大器的两个输入端的输入,和/或,切换所述运算放大器的两个输出端的输出。
15.如权利要求12所述的带隙基准电压修调方法,其特征在于,所述修调控制阶段包括:
S21,选择其中一种所述预失调控制方式作为最终的预失调控制方式;
S22,在所述最终的预失调控制方式下,对所述带隙基准核心电路所输出的带隙基准电压进行修调,以得到修调后的带隙基准电压;
S23,产生与所述修调后的带隙基准电压相对应的第二稳定频率信号;
S24,采用基准频率对所述第二稳定频率信号进行计数,以得到相应的第二计数值;
S25,根据所述第二计数值判断所述第二稳定频率信号的频率是否达到所述中心频率,若否,则循环执行S22~S25,若是,则此时的所述修调后的带隙基准电压为最终的带隙基准电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010495316.8A CN111610814B (zh) | 2020-06-03 | 2020-06-03 | 带隙基准电路、带隙基准电压修调方法及电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010495316.8A CN111610814B (zh) | 2020-06-03 | 2020-06-03 | 带隙基准电路、带隙基准电压修调方法及电子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111610814A true CN111610814A (zh) | 2020-09-01 |
CN111610814B CN111610814B (zh) | 2021-08-31 |
Family
ID=72202297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010495316.8A Active CN111610814B (zh) | 2020-06-03 | 2020-06-03 | 带隙基准电路、带隙基准电压修调方法及电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111610814B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113377145A (zh) * | 2021-08-03 | 2021-09-10 | 南京慧感电子科技有限公司 | 一种适用于低电压的带隙基准修调电路 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102176183A (zh) * | 2011-03-11 | 2011-09-07 | 苏州易能微电子科技有限公司 | 自消除二极管失调电压的带隙基准电路 |
US20130069616A1 (en) * | 2011-09-15 | 2013-03-21 | Texas Instruments Incorporated | Offset calibration technique to improve performance of band-gap voltage reference |
CN203422695U (zh) * | 2013-08-28 | 2014-02-05 | 深圳市芯海科技有限公司 | 一种带隙基准电路及芯片 |
CN104111683A (zh) * | 2014-06-27 | 2014-10-22 | 成都嘉纳海威科技有限责任公司 | 一种带自动消除运放失调功能的基准源 |
CN105824349A (zh) * | 2016-05-26 | 2016-08-03 | 上海巨微集成电路有限公司 | 自校准带隙基准电路、带隙基准电压自校准系统和方法 |
CN206039350U (zh) * | 2016-08-30 | 2017-03-22 | 厦门安斯通微电子技术有限公司 | 一种采用失调自校正运放的带隙基准电路 |
US10013013B1 (en) * | 2017-09-26 | 2018-07-03 | Nxp B.V. | Bandgap voltage reference |
CN110825154A (zh) * | 2019-12-11 | 2020-02-21 | 南京中感微电子有限公司 | 一种自动消除输入失调电压的基准电压源及其方法 |
-
2020
- 2020-06-03 CN CN202010495316.8A patent/CN111610814B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102176183A (zh) * | 2011-03-11 | 2011-09-07 | 苏州易能微电子科技有限公司 | 自消除二极管失调电压的带隙基准电路 |
US20130069616A1 (en) * | 2011-09-15 | 2013-03-21 | Texas Instruments Incorporated | Offset calibration technique to improve performance of band-gap voltage reference |
CN203422695U (zh) * | 2013-08-28 | 2014-02-05 | 深圳市芯海科技有限公司 | 一种带隙基准电路及芯片 |
CN104111683A (zh) * | 2014-06-27 | 2014-10-22 | 成都嘉纳海威科技有限责任公司 | 一种带自动消除运放失调功能的基准源 |
CN105824349A (zh) * | 2016-05-26 | 2016-08-03 | 上海巨微集成电路有限公司 | 自校准带隙基准电路、带隙基准电压自校准系统和方法 |
CN206039350U (zh) * | 2016-08-30 | 2017-03-22 | 厦门安斯通微电子技术有限公司 | 一种采用失调自校正运放的带隙基准电路 |
US10013013B1 (en) * | 2017-09-26 | 2018-07-03 | Nxp B.V. | Bandgap voltage reference |
CN109557970A (zh) * | 2017-09-26 | 2019-04-02 | 恩智浦有限公司 | 带隙电压参考 |
CN110825154A (zh) * | 2019-12-11 | 2020-02-21 | 南京中感微电子有限公司 | 一种自动消除输入失调电压的基准电压源及其方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113377145A (zh) * | 2021-08-03 | 2021-09-10 | 南京慧感电子科技有限公司 | 一种适用于低电压的带隙基准修调电路 |
Also Published As
Publication number | Publication date |
---|---|
CN111610814B (zh) | 2021-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160266598A1 (en) | Precision bandgap reference | |
US5847616A (en) | Embedded voltage controlled oscillator with minimum sensitivity to process and supply | |
US8000676B2 (en) | Second intercept point (IP2) calibrator and method for calibrating IP2 | |
US9582021B1 (en) | Bandgap reference circuit with curvature compensation | |
CN104007777B (zh) | 一种电流源产生器 | |
US6501317B2 (en) | High speed, low-power CMOS circuit with constant output swing and variable time delay for a voltage controlled oscillator | |
CN112039444B (zh) | 一种提升正温度系数变化范围的增益放大器 | |
CN112034922B (zh) | 一种带精确阈值的正温度系数偏置电压生成电路 | |
CN111610814B (zh) | 带隙基准电路、带隙基准电压修调方法及电子装置 | |
CN104076861A (zh) | 改良型数模混合电路的带隙基准源 | |
US20230361735A1 (en) | Common adjustment circuit | |
CN113126689A (zh) | 直流修调模块及采用直流修调的带隙基准电路 | |
US6717451B1 (en) | Precision analog level shifter with programmable options | |
CN104076858A (zh) | 改良型数模混合芯片 | |
CN115940886A (zh) | 一种差分延时单元及强鲁棒性的数控环形振荡器集成电路 | |
CN203982247U (zh) | 高性能基准源 | |
CN116166078A (zh) | 一种用于can总线收发器的低温漂高精度基准电压源 | |
CN115857601A (zh) | 一种高性能带隙基准电路 | |
US7265609B2 (en) | Transconductor circuits | |
US20200201375A1 (en) | Bandgap circuits with voltage calibration | |
CN111064453B (zh) | 电压比较器 | |
CN114337568A (zh) | 可变增益放大器及其增益调节方法 | |
Šovcík et al. | Digital methods of calibration for analog integrated circuits in nanotechnologies | |
JP2003273666A (ja) | トランスコンダクタのチューニング回路 | |
US6933773B2 (en) | Integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |