一种LED驱动控制方法及装置
技术领域
本发明涉及LED驱动技术领域,具体而言,涉及一种LED驱动控制方法及装置。
背景技术
随着LED技术的快速发展,越来越多的LED光源取代了传统的光源。目前的LED亮度调节方式多采用PWM驱动的方法,即通过调整驱动电流的占空比来调节LED的亮度。这种方式的优点是电路简单,LED亮度与驱动电流占空比为线性正比的关系。
但随着人们对显示需求的提高,部分应用场合需要较高的刷新率或分辨率,如果采用PWM驱动的方法,这就要求PWM的最小脉宽变得越来越小。而受限于半导体器件的工作速度,该最小脉宽并不能无限制地缩小,这将影响LED的驱动显示效果。
发明内容
本发明解决的问题是如何有效保证LED的驱动显示效果。
为解决上述问题,本发明提供一种LED驱动控制方法,包括:
获取输入电流;
将所述输入电流分配至多个通路,其中,不同的所述通路分别采用恒流源驱动或采用PWM驱动;
生成基于多个所述通路的输出电流。
本发明使用恒流源驱动和PWM驱动结合的方式,将获取到的输入电流分配至不同的通路,而不同的通路分别采用恒流源驱动或者PWM驱动,相对于仅对输入电流通过PWM驱动以对LED进行驱动来说,输出电流的最小脉宽将相应扩大,从而可以在现有半导体器件工作速度的基础上,对输出电流的脉宽进行进一步调整,以适应不同的分辨率和刷新率,从而有效保证LED的驱动显示效果,同时可相应降低对系统电源的干扰。
进一步,所述将所述输入电流分配至多个通路包括:
根据二进制权重划分得到多个所述通路,其中,各所述通路对应的所述二进制权重的权重值以指数幂形式变化;
将所述输入电流分别输入各所述通路。
进一步,所述根据二进制权重划分得到多个所述通路包括:
将多个所述通路中对应所述二进制权重的权重值最小的通路确定为采用PWM驱动的通路,并将多个所述通路中其他通路确定为采用恒流源驱动的通路。
进一步,所述将所述输入电流分别输入各所述通路包括:
当所述输出电流的分辨率为N位时,将与高n位分辨率对应的输入电流分别输入所述采用恒流源驱动的通路,并将与低N-n位分辨率对应的输入电流输入所述采用PWM驱动的通路,其中,n<N。
进一步,按分辨率从高位到低位的顺序,各所述采用恒流源驱动的通路所对应的所述二进制权重的权重值为2m-1,其中,m∈[1,n]。
进一步,所述生成基于多个所述通路的输出电流包括:
将多个所述通路的输出进行叠加,获得所述输出电流。
进一步,所述生成基于多个所述通路的输出电流包括:
在多个所述通路之间进行动态平均,获得所述输出电流。
进一步,所述在多个所述通路之间进行动态平均包括:
将权重值为2m-1对应的采用恒流源驱动的通路拆分为2m-1个通路,其中,所有经拆分的通路对应的权重值均为1;
以M为周期,对所有所述经拆分的通路以及所述采用PWM驱动的通路的驱动方式依次进行切换,其中,M为整数倍的T,T为PWM驱动的周期。
本发明还公开了一种LED驱动控制装置,包括:
获取电路,用于获取输入电流;
驱动电路,用于将所述输入电流分配至多个通路,其中,不同的所述通路分别采用恒流源驱动或采用PWM驱动;以及生成基于多个所述通路的输出电流。
本发明的LED驱动控制方法与LED驱动控制装置,对于现有技术所具有的有益效果相同,在此不再赘述。
可选地,所述驱动电路包括:
分流单元,用于将所述输入电流分配至各个通路;以及
控制单元,用于生成基于多个所述通路的输出电流;
所述分流单元包括至少一个第一分流晶体管和第二分流晶体管,所述第一分流晶体管和所述第二分流晶体管的栅极均与所述获取电路连接,所述第一分流晶体管和所述第二分流晶体管的源极均接地;
所述控制单元包括数字控制单元、至少一个第一控制晶体管和第二控制晶体管,所述第一控制体管和所述第二控制晶体管的栅极均与所述数字控制单元连接,各所述第一分流晶体管的漏极分别与对应的所述第一控制晶体管的源极连接,所述第二分流晶体管的漏极与所述第二控制晶体管的源极连接,所述第一控制晶体管和所述第二控制晶体管的漏极连接以输出电流。
附图说明
图1为示例性地使用PWM驱动的波形示意图;
图2为本发明实施例的LED驱动控制方法的流程示意图;
图3为本发明实施例的采用恒流源驱动与PWM驱动的波形示意图;
图4为本发明实施例的多个通路之间动态平均的波形示意图;
图5为本发明实施例的LED驱动控制装置的结构框图;
图6为本发明实施例的LED驱动控制装置的电路示意图。
附图标记说明:
100-LED驱动控制装置;110-获取电路;120-驱动电路;121-分流单元;122-控制单元。
具体实施方式
目前的LED亮度调节方式多采用PWM驱动的方法,即通过调整驱动电流的占空比来调节LED的亮度。这种方式的优点是电路简单,LED亮度与驱动电流占空比为线性正比的关系。
图1为示例性地使用PWM驱动的波形示意图,LED的亮度与平均输出电流成正比,平均输出电流的表达式为:
其中,Id为驱动电流,Td为PWM的脉冲宽度,T为PWM的周期。但是,该方案存在一定的不足,当输出的分辨率很高或刷新率很高的情况下,要求PWM的最小脉宽变得很小。由于受到半导体器件工作速度的限制,该脉冲宽度并不能无限制地缩小。而实际上这个最小脉宽限制着分辨率和刷新率的提高。如刷新率为8KHz,分辨率为8位时,则对应的PWM周期为125us,最小脉宽Td为125/(2^8)us,约500ns。这样要求驱动电流的上升和下降时间不能超过250ns,限制了对刷新率和分辨率的提高。同时,过短的上升沿和下降沿,也加大了对系统电源的干扰,增加了电源的系统噪声。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
如图2所示,本发明实施例的LED驱动控制方法包括如下步骤:
S1:获取输入电流。
S2:将所述输入电流分配至多个通路,其中,不同的所述通路分别采用恒流源驱动或采用PWM驱动。
S3:生成基于多个所述通路的输出电流。
在本实施例中,使用恒流源驱动和PWM驱动结合的方式,将获取到的输入电流分配至不同的通路,而不同的通路分别采用恒流源驱动或者PWM驱动,相对于仅对输入电流通过PWM驱动以对LED进行驱动来说,输出电流的最小脉宽将相应扩大,从而可以在现有半导体器件工作速度的基础上,对输出电流的脉宽进行进一步调整,以适应不同的分辨率和刷新率,从而有效保证LED的驱动显示效果,同时可相应降低对系统电源的干扰。
具体地,例如,以分辨率为8位为例,若通路只使用PWM驱动方式,则对应的最小脉冲为1/(2^8)=1/256,若采用恒流源驱动和PWM驱动结合的方式,由于部分通路使用恒流源驱动,使用PWM驱动的分辨率位数将小于8位,例如只有6位使用PWM驱动,则最小脉冲为1/(2^6)=1/64,此时最小脉宽变大,可以更灵活地调节刷新率或分辨率,且由于上升沿和下降沿变长,对系统电源的干扰也将减弱。
可选地,所述将所述输入电流分配至多个通路包括:
根据二进制权重划分得到多个所述通路,其中,各所述通路对应的所述二进制权重的权重值以指数幂形式变化。
将所述输入电流分别输入各所述通路。
具体地,二进制权重的权重值以2的指数幂形式变化,也就是权重值可以例如0、1、2、4、8的形式依次变化。当权重值为0的时候,权重值是最小的。需要注意的是,在本实施例中,引入权重值为0的描述仅是为了区分不同驱动类型的通路,但并不代表其对应的通路的驱动电流一定为0。
在本实施例中,通过二进制权重划分得到多个通路,使用二进制的权重简化了算法的数字逻辑,实现过程较为简便。
可选地,所述根据二进制权重划分得到多个所述通路包括:
将多个所述通路中对应所述二进制权重的权重值最小的通路确定为采用PWM驱动的通路,并将多个所述通路中其他通路确定为采用恒流源驱动的通路。
在本实施例中,通过将最小权重值对应的通路使用PWM驱动,其他通路使用恒流源驱动,在保证控制芯片各器件尺寸一定的前提下,可有效保证LED的驱动显示效果。
可选地,所述将所述输入电流分别输入各所述通路包括:
当所述输出电流的分辨率为N位时,将与高n位分辨率对应的输入电流输入所述采用恒流源驱动的通路,并将与低N-n位分辨率对应的输入电流输入所述采用PWM驱动的通路,其中,n<N。
具体地,以分辨率为8位为例,高2位对应的输入电流输入采用恒流源驱动的通路,低6位对应的输入电流输入采用PWM驱动的通路。若此时刷新率为8kHz,对应的PWM周期为125us,最小脉宽Td变为125/(2^6)us,约2us,相对于8位对应的输入电流都采用PWM驱动的通路的方案来说,对最小脉宽的要求降低了4倍。也就是说,在最小脉宽和分辨率的不变的情况下,可以使刷新频率提高4倍,或者说,在最小脉宽和刷新率不变的情况下,可以使分辨率提高4倍。同时,整个驱动周期中,因只有1/4的电流变化,因此,对电源的干扰也降到了原来的1/4。
同理可得,分辨率还是为8位,高3位对应的输入电流输入采用恒流源驱动的通路,低5位对应的输入电流输入采用PWM驱动的通路,若此时刷新率为8kHz,对应的PWM周期为125us,最小脉宽Td变为125/(2^5)us,约4us,对最小脉宽的要求降低了8倍,或者说,在最小脉宽和刷新率不变的情况下,可以使分辨率提高8倍。由此可得,当高n位对应的输入电流采用恒流源驱动的通路,在其他相应条件一定的前提下,分辨率可提高2n倍。
可选地,按分辨率从高位到低位的顺序,各所述采用恒流源驱动的通路所对应的所述二进制权重的权重值为2m-1,其中,m∈[1,n]。
具体地,当采用恒流源驱动的通路数量为多个时,每个通路的对应的权重值不同,按分辨率从高位到低位的顺序,对应的权重值依次为2n-1、2n-2、......、1。例如,在分辨率为8时,当有2个通路采用恒流源驱动,也就是高2位分辨率对应的通路采用恒流源驱动,高2位分辨率对应的权重分别为21、20,即2、1,低6位分辨率对应的通路采用PWM驱动,或者,当有3个通路采用恒流源驱动,也就是高3位分辨率,高3位分辨率对应的权重分别为4、2、1,低5位对应的通道采用PWM驱动。
需要注意的是,取2n-1,也就是正整数的权重值分别对应不同的采用恒流源驱动的通路,但是由于同时存在采用PWM驱动的通路,故将采用PWM驱动的通路对应的权重值视为0,或者说,视为对应最小权重值。
可选地,所述生成基于多个所述通路的输出电流包括:
将多个所述通路的输出进行叠加,获得所述输出电流。
具体地,对于使用所述恒流源驱动的通道,通过数字控制单元输出使能信号的值,以确定恒流源电路的电流值,通过将恒流源驱动通路的电流与PWM驱动通路的电流叠加,获得输出电流。一般地,得到的输出电流的表达式为:
其中,EN[i]为恒流源驱动对应通道的使能信号,N为采用恒流源驱动的通路总数,Id为各通路驱动电流,Td为PWM的脉冲宽度,T为PWM的周期。
例如当分辨率为8位,且高2位采用恒流源驱动,低6位采用PWM驱动时,如图3所示,一个通路对应一个波形,各个通路的横坐标代表时间,纵坐标代表驱动电流。其中,通路0对应的是使用PWM驱动的通路,通路1和通路2分别对应高2位的分辨率使用恒流源驱动的通路,对应的权重分别为1和2。通路1的使能信号EN[1]=0,其驱动电流Id为0,即图中第二行所示。通路2的使能信号EN[2]=1,由于通路2对应的权重值为2,所以其驱动电流为2*Id,即图中第一行所示。低6位分辨率对应通路0,使用PWM驱动,输出脉冲波形,周期为T,最小脉宽为Td,即图中第三行所示。最后的输出电流是三个通路的叠加,即图中最下方所示。
可选地,所述生成基于多个所述通路的输出电流包括:
在多个所述通路之间进行动态平均,获得所述输出电流。
在本实施例中,除了直接叠加各通路的驱动电流之外,还可以通过对多个通路之间进行动态平均,以平衡由于各通路之间的工艺失配导致的电流差异,从而使得电流更为平均,进一步保证LED的驱动显示效果。
可选地,所述在多个所述通路之间进行动态平均包括:
将权重值为2m-1对应的采用恒流源驱动的通路拆分为2m-1个通路,其中,所有经拆分的通路对应的权重值均为1。
以M为周期,对所有所述经拆分的通路以及所述采用PWM驱动的通路的驱动方式依次进行切换,其中,M为整数倍的T,T为PWM驱动的周期。
具体地,首先,将具有权重值大于1的采用恒流源驱动的通路进行拆分,例如,分辨率为8位,且高2位对应恒流源驱动通路,此时最高位权重值为2,将其拆分为两个权重值为1的恒流源驱动通路,再加上次高位对应的权重值为1恒流源驱动通路以及其他低位对应的PWM驱动通路,此时共有4个通路。
动态平均可以理解为让各通路轮流执行不同的驱动方式,或者说,在一定周期内,各通路将依次出现不同的驱动电流形式。如图4所示,各个通路分别对应一个波形图,其中各个波形图的横坐标代表时间,纵坐标代表电流值。此时,以M为周期,且M=4T,T为PWM的周期,以新的通路1进行说明,在周期M的第一个四分之一区间内,驱动电流为PWM形式,在第二个四分之一区间内,驱动电流为高位恒流,即其值始终为Id,在第三个四分之一区间内,驱动电流依然为高位恒流,在第四个四分之一区间内,驱动电流为低位恒流,即其值始终为0。进行动态平均的新的通路2、3、4情况类似,从而使得每个通路的电流值相同,以进行电流平均。将新的4个通路的输出进行叠加获得输出电流。
如图5所示,本发明实施例的LED驱动控制装置100包括:
获取电路110,用于获取输入电流。
驱动电路120,用于将所述输入电流分配至多个通路,其中,不同的所述通路分别采用恒流源驱动或采用PWM驱动;以及生成基于多个所述通路的输出电流。
可选地,所述驱动电路120包括分流单元121,用于将所述输入电流分配至各个通路;以及控制单元122,用于生成基于多个所述通路的输出电流。
所述分流单元包括至少一个第一分流晶体管和第二分流晶体管,所述第一分流晶体管和所述第二分流晶体管的栅极均与所述获取电路连接,所述第一分流晶体管和所述第二分流晶体管的源极均接地;所述控制单元包括数字控制单元、至少一个第一控制晶体管和第二控制晶体管,所述第一控制体管和所述第二控制晶体管的栅极均与所述数字控制单元连接,各所述第一分流晶体管的漏极分别与对应的所述第一控制晶体管的源极连接,所述第二分流晶体管的漏极与所述第二控制晶体管的源极连接,所述第一控制晶体管和所述第二控制晶体管的漏极连接以输出电流。
具体地,如图6所示,其中NM1对应为获取电路,分流单元包括分流晶体管NM2、分流晶体管NM3和分流晶体管NM4,其中,NM1的栅极与漏极连接,NM1、NM2和NM3的栅极均与NM1的栅极连接,NM1、NM2、NM3、NM4的源极接地。所述控制单元122包括数字控制单元、控制晶体管NM5、控制晶体管NM6和控制晶体管NM7,NM5、NM6和NM7的栅极均与所述数字控制单元连接,NM5的源极与NM2的漏极连接,NM6的源极与NM3的漏极连接,NM7的源极与NM4的漏极连接。NM5、NM6和NM7的漏极连接以输出电流。其中Ib为输入电流,Io为输出电流。
其中,NM1的栅极与漏极连接,可以为几个通路提供镜像偏置。
虽然本公开披露如上,但本公开的保护范围并非仅限于此。本领域技术人员在不脱离本公开的精神和范围的前提下,可进行各种变更与修改,这些变更与修改均将落入本发明的保护范围。