CN111599868A - 薄膜晶体管制备方法以及薄膜晶体管 - Google Patents
薄膜晶体管制备方法以及薄膜晶体管 Download PDFInfo
- Publication number
- CN111599868A CN111599868A CN202010439482.6A CN202010439482A CN111599868A CN 111599868 A CN111599868 A CN 111599868A CN 202010439482 A CN202010439482 A CN 202010439482A CN 111599868 A CN111599868 A CN 111599868A
- Authority
- CN
- China
- Prior art keywords
- layer
- thin film
- film transistor
- back channel
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 64
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 230000008439 repair process Effects 0.000 claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 62
- 239000000463 material Substances 0.000 claims abstract description 46
- 238000002161 passivation Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 43
- 239000007789 gas Substances 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 33
- 238000009832 plasma treatment Methods 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 15
- KPHJVEBKDSTNMH-UHFFFAOYSA-N [Si].[He] Chemical compound [Si].[He] KPHJVEBKDSTNMH-UHFFFAOYSA-N 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 239000001307 helium Substances 0.000 claims description 7
- 229910052734 helium Inorganic materials 0.000 claims description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 238
- 239000000243 solution Substances 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 229910052724 xenon Inorganic materials 0.000 description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000010405 anode material Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管制备方法和薄膜晶体管，薄膜晶体管包括衬底、有源层、钝化层，以及位于钝化层上的源极和漏极，有源层包括背沟道区，背沟道区包括背沟道层、以及设置在背沟道层上的刻蚀修复层，刻蚀修复层提高了薄膜晶体管的稳定性；刻蚀修复层材料的断键数量少于背沟道层材料的断键数量，有效降低了背沟道区中断键的数量。
Description
技术领域
本发明涉及OLED显示技术领域，尤其涉及一种薄膜晶体管制备方法和一种薄膜晶体管。
背景技术
现有的薄膜晶体管，在有源层的材料为无定形硅时，背沟道区表面的无定形硅受到等离子体干刻蚀的破坏而存在大量断键形成刻蚀区，所述断键会捕捉电子，从而造成所述薄膜晶体管转移特性曲线飘移，引起信赖性异常的问题，因此，现有薄膜晶体管存在信赖性异常的技术问题。
发明内容
本发明实施例提供一种薄膜晶体管制备方法和薄膜晶体管，可缓解现有薄膜晶体管存在信赖性异常的技术问题。
本发明实施例提供一种薄膜晶体管制备方法，包括：
提供一衬底；
在所述衬底上形成栅极层、栅绝缘层、有源层、以及钝化层，在所述有源层上形成背沟道区、以及形成背沟道区两侧的源极接触区和漏极接触区；
使用制程气体对所述有源层的表面进行等离子体处理，以对所述背沟道区表面的刻蚀区材料进行断键/弱键修复，修复后的刻蚀区形成刻蚀修复层。
在本发明实施例提供的薄膜晶体管制备方法中，在使用所述制程气体对所述有源层的表面进行等离子体处理的步骤中：
通入氧气作为制程气体，形成所述刻蚀修复层，所述刻蚀修复层的材料为二氧化硅。
在本发明实施例提供的薄膜晶体管制备方法中，在使用所述制程气体对所述有源层的表面进行等离子体处理的步骤中：
通入氦气作为制程气体，形成所述刻蚀修复层，所述刻蚀修复层的材料为氦化硅。
在本发明实施例提供的薄膜晶体管制备方法中，在使用所述制程气体对所述有源层的表面进行等离子体处理的步骤中：
通入所述制程气体对有源层背沟道区进行整层等离子体处理，一体成型形成所述刻蚀修复层。
在本发明实施例提供的薄膜晶体管制备方法中，在使用所述制程气体对所述有源层的表面进行等离子体处理的步骤中：
提供一掩膜板，使用所述掩膜板对所述有源层进行等离子体处理，形成刻蚀修复层的第一部分和第二部分。
在本发明实施例提供的薄膜晶体管制备方法中，形成所述第一部分与所述源极掺杂区触接，形成所述第二部分与所述漏极掺杂区触接，所述第一部分和所述第二部分未接触。
在本发明实施例提供的薄膜晶体管制备方法中，在使用所述制程气体对所述有源层的表面进行等离子体处理的步骤中：
在所述第一部分和所述第二部分之间沉积形成填充层，所述填充层材料与所述钝化层材料相同。
本发明实施例提供一种薄膜晶体管，包括：
衬底，以及位于所述衬底上的栅极、位于所述栅极上的栅绝缘层、位于所述栅绝缘层上的有源层、位于所述有源层上的钝化层；以及
位于所述钝化层上的源极和漏极，所述有源层两端形成有源极接触区和漏极接触区，所述源极通过第一通孔连接所述源极接触区，所述漏极通过第二通孔连接所述漏极接触区；
其中，所述有源层还包括设置在所述源极接触区和所述漏极接触区之间的背沟道区，所述背沟道区包括背沟道层、以及设置在所述背沟道层上的刻蚀修复层，所述刻蚀修复层提高了所述薄膜晶体管的稳定性。
在本发明实施例提供的薄膜晶体管中，所述刻蚀修复层材料的断键数量少于所述背沟道层材料的断键数量。
在本发明实施例提供的薄膜晶体管中，所述刻蚀修复层的厚度大于20纳米。
有益效果：本发明实施例提供的薄膜晶体管制备方法和薄膜晶体管中，薄膜晶体管包括衬底、以及位于所述衬底上的栅极、位于所述栅极上的栅绝缘层、位于所述栅绝缘层上的有源层、位于所述有源层上的钝化层，以及位于所述钝化层上的源极和漏极，所述有源层两端形成有源极接触区和漏极接触区，所述源极通过第一通孔连接所述源极接触区，所述漏极通过第二通孔连接所述漏极接触区，其中，所述有源层还包括设置在所述源极接触区和所述漏极接触区之间的背沟道区，所述背沟道区包括背沟道层、以及设置在所述背沟道层上的刻蚀修复层，所述刻蚀修复层提高了所述薄膜晶体管的稳定性；通过将背沟道区设置为背沟道层、以及设置在所述背沟道层上的刻蚀修复层，其中，刻蚀修复层材料的断键数量少于所述背沟道层材料的断键数量，有效降低了背沟道区中断键的数量，缓解了现有薄膜晶体管存在信赖性异常的技术问题。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明实施例提供的薄膜晶体管制备方法的流程图；
图2为本发明实施例提供的薄膜晶体管的第一种截面示意图；
图3为本发明实施例提供的薄膜晶体管的第二种截面示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
如图1所示，本发明实施例提供的薄膜晶体管制备方法包括：
S1:提供一衬底10；
S2:在所述衬底10上形成栅极层20、栅绝缘层30、有源层40、以及钝化层50，在所述有源层40上形成背沟道区M1、以及形成背沟道区两侧的源极接触区M2和漏极接触区M3；
S3:使用制程气体对所述有源层40的表面进行等离子体处理，以对所述背沟道区M1表面的刻蚀区材料进行断键/弱键修复，修复后的刻蚀区形成刻蚀修复层402.
在一种实施例中，在使用所述制程气体对所述有源层40的表面进行等离子体处理的步骤中：
通入氧气作为制程气体，形成所述刻蚀修复层402，所述刻蚀修复层402的材料为二氧化硅。
在一种实施例中，在使用所述制程气体对所述有源层40的表面进行等离子体处理的步骤中：
通入氦气作为制程气体，形成所述刻蚀修复层402，所述刻蚀修复层402的材料为氦化硅。
在一种实施例中，在使用所述制程气体对所述有源层40的表面进行等离子体处理的步骤中：
通入所述制程气体对有源层40背沟道区M1进行整层等离子体处理，一体成型形成所述刻蚀修复层402。
在一种实施例中，在使用所述制程气体对所述有源层40的表面进行等离子体处理的步骤中：
提供一掩膜板，使用所述掩膜板对所述有源层40进行等离子体处理，形成刻蚀修复层402的第一部分和第二部分。
在一种实施例中，形成所述第一部分与所述源极掺杂区M2触接，形成所述第二部分与所述漏极掺杂区M3触接，所述第一部分和所述第二部分未接触。
在一种实施例中，在使用所述制程气体对所述有源层40的表面进行等离子体处理的步骤中：
在所述第一部分和所述第二部分之间沉积形成填充层，所述填充层材料与所述钝化层50材料相同。
如图2所示，本发明实施例提供的薄膜晶体管包括衬底101、以及位于所述衬底10上的栅极20、位于所述栅极20上的栅绝缘层30、位于所述栅绝缘层30上的有源层40、位于所述有源层40上的钝化层50，以及位于所述钝化层上的源极601和漏极602，所述有源层40两端形成有源极接触区M2和漏极接触区M3，所述源极601通过第一通孔连接所述源极接触区M2，所述漏极602通过第二通孔连接所述漏极接触区M3，其中，所述有源层40还包括设置在所述源极接触区M2和所述漏极接触区M3之间的背沟道区M1，所述背沟道区M1包括背沟道层401、以及设置在所述背沟道层上的刻蚀修复层402，所述刻蚀修复层402提高了所述薄膜晶体管的稳定性。
在本实施例中，所述薄膜晶体管包括衬底10、以及位于所述衬底10上的栅极20、位于所述栅极20上的栅绝缘层30、位于所述栅绝缘层30上的有源层40、位于所述有源层40上的钝化层50，以及位于所述钝化层50上的源极601和漏极602，所述有源层40两端形成有源极601接触区和漏极602接触区，所述源极601通过第一通孔连接所述源极601接触区，所述漏极602通过第二通孔连接所述漏极602接触区，其中，所述有源层40还包括设置在所述源极601接触区和所述漏极602接触区之间的背沟道区M1，所述背沟道区M1包括背沟道层401、以及设置在所述背沟道层401上的刻蚀修复层402，所述刻蚀修复层402提高了所述薄膜晶体管的稳定性；通过将背沟道区M1设置为背沟道层401、以及设置在所述背沟道层401上的刻蚀修复层402，其中，刻蚀修复层402断键的数量少于所述背沟道层401断键的数量，有效降低了背沟道区M1中断键的数量，缓解了现有薄膜晶体管存在信赖性异常的技术问题。
其中，现有的薄膜晶体管第二次用干法刻蚀对沟道上方的钝化层50完成刻蚀，此时背沟道区M1受等离子体干刻蚀破坏存在大量断键，形成了刻蚀损坏层，所述薄膜晶体管形成刻蚀修复层402替代了刻蚀损坏层，减少了断键数量。
其中，所述有源层40包括背沟道区M1、源极601接触区以及漏极602接触区，所述背沟道区M1分别与所述源极601接触区、所述漏极602接触区触接，且所述背沟道区M1位于所述源极601接触区和漏极602接触区之间。
其中，所述源漏极层60包括源极601、以及漏极602。
其中，所述薄膜晶体管还包括设置在所述源极601、漏极602上的平坦层70。
在一种实施例中，所述刻蚀修复层402材料的断键数量少于所述背沟道层401材料的断键数量。
在一种实施例中，所述有源层40的材料为无定形硅。
在一种实施例中，所述刻蚀修复层402一体成型设置在所述背沟道层401上，所述刻蚀修复层402的左右两端分别与所述源极601接触区和所述漏极602接触区触接。
在一种实施例中，所述源极601与所述有源层40的源极601接触区的上表面和侧面接触设置，所述漏极602与所述有源层40的漏极602接触区的上表面和侧面接触设置。
在一种实施例中，所述源极601通过所述第一通孔与所述有源层40的源极601接触区触接，所述漏极602通过所述第二通孔与所述有源层40的漏极602接触区触接，其中，所述源极601包括设置在所述刻蚀阻挡层上方的源极601第一部分以及设置在第一通孔内的源极601第二部分，所述漏极602包括设置在所述刻蚀阻挡层上方的漏极602第一部分以及设置在第二通孔内的漏极602第二部分。
在一种实施例中，所述刻蚀修复层402分为第一部分和第二部分，所述第一部分与所述源极601接触区触接，所述第二部分与所述漏极602接触区触接，所述第一部分和所述第二部分未接触。
在一种实施例中，如图2所示，所述有源层40还包括填充层，所述填充层设置在所述第一部分和所述第二部分之间，且所述填充层分别与所述第一部分2001和所述第二部分触接。
其中，位于所述填充层下方处的背沟道层401可能会被导体化，在保证薄膜晶体管开关特性的情况下，减小了背沟道区M1电阻，进一步增加了开态电流
在一种实施例中，所述源极601和所述漏极602的纵截面形状相同。
在一种实施例中，所述第一部分纵截面的宽度等于所述第二部分纵截面的宽度。
在一种实施例中，所述钝化层50设置在所述源极601、所述漏极602上以及所述刻蚀阻挡层上，所述钝化层50的材料为氮化硅。
在一种实施例中，所述第一部分和所述第二部分设置在所述源极601接触区和所述漏极602接触区之间。
在一种实施例中，如图3所示，所述第一部分和所述第二部分之间设置有填充层，所述填充层材料与所述钝化层50材料相同。
其中，所述第一部分和所述第二部分为强键结构，所述第一部分和所述第二部分可能为二氧化硅材料，对外界和上方的氢、氧有一定的阻挡作用，可以保证背沟道层左右两端为半导体材料，保证了所述薄膜晶体管的开关特性。
其中，所述填充层的材料与所述钝化层50的材料相同，所述填充层下方处的背沟道层401被部分导体化，增大了开态电流。
在一种实施例中，所述薄膜晶体管还包括设置在所述钝化层50上的刻蚀阻挡层，所述刻蚀阻挡层用于阻挡物理气相沉积时对钝化层50及有源层40的伤害。
在一种实施例中，所述薄膜晶体管还包括设置在所述源极601、所述漏极602上的平坦层70。
在一种实施例中，所述刻蚀修复层402的厚度大于20纳米。
其中，对背沟道层整体而言，至少20纳米厚度的刻蚀修复层402可以保证减少足够多的断键。
在一种实施例中，所述刻蚀修复层402的材料为二氧化硅或氦化硅。
其中，当等离子体处理时使用的为氧气时，所述刻蚀修复层402的材料为二氧化硅。
其中，当等离子体处理时使用的为氦气时，所述刻蚀修复层402的材料为氦化硅。
在一种实施例中，所述刻蚀修复层402的材料还包括铟。
在一种实施例中，所述刻蚀修复层402的材料还包括锌。
在一种实施例中，通过使用氦气对背沟道区M1进行等离子体处理形成所述背沟道层401、以及所述刻蚀修复层402，其中，所述刻蚀修复层402的材料为氦化硅。
在一种实施例中，通过使用氙气对背沟道区M1进行等离子体处理形成所述背沟道层401、以及所述刻蚀修复层402的材料为氙化硅。
本发明实施例提供的OLED显示面板包括薄膜晶体管，所述薄膜晶体管包括衬底101、以及位于所述衬底10上的栅极20、位于所述栅极20上的栅绝缘层30、位于所述栅绝缘层30上的有源层40、位于所述有源层40上的钝化层50，以及位于所述钝化层上的源极601和漏极602，所述有源层40两端形成有源极接触区M2和漏极接触区M3，所述源极601通过第一通孔连接所述源极接触区M2，所述漏极602通过第二通孔连接所述漏极接触区M3，其中，所述有源层40还包括设置在所述源极接触区M2和所述漏极接触区M3之间的背沟道区M1，所述背沟道区M1包括背沟道层401、以及设置在所述背沟道层上的刻蚀修复层402，所述刻蚀修复层402提高了所述薄膜晶体管的稳定性。
在一种实施例中，在使用所述制程气体对所述有源层的表面进行等离子体处理的步骤中的步骤中：所述制程气体为氦气，所述刻蚀修复层402的材料为氦化硅。
在一种实施例中，在使用所述制程气体对所述有源层的表面进行等离子体处理的步骤中的步骤中：所述制程气体为氙气。
在一种实施例中，所述OLED显示面板还包括色阻层，所述色阻层的材料为色阻有机材料。
在一种实施例中，所述OLED显示面板还包括设置在平坦层70上第一电极层，所述第一电极层可以为阳极，所述第一电极层的材料为是氧化铟锡、银或者氧化铟锡材料或者其他阳极材料。
在一种实施例中，所述OLED显示面板还包括像素电极层，所述像素电极层的材料为疏水性材料。
在一种实施例中，所述OLED显示面板还包括发光层，所述发光层包括电子注入层、电子传输层、空穴注入层和空穴传输层。
在一种实施例中，所述OLED显示面板还包括第二电极层，所述第二电极层为阴极，所述第二电极层设置在所述发光层上。
在一种实施例中，所述OLED显示面板还包括封装层。
其中，所述封装层可以包括第一无机层、第一有机层和第二无机层。
其中，所述第一无机层设置在所述第二电极层上方。
在一种实施例中，在OLED显示面板中，所述刻蚀修复层402材料的断键数量少于所述背沟道层401材料的断键数量。
在一种实施例中，在OLED显示面板中，所述有源层40的材料为无定形硅。
在一种实施例中，在OLED显示面板中，所述刻蚀修复层402一体成型设置在所述背沟道层401上，所述刻蚀修复层402的左右两端分别与所述源极601接触区和所述漏极602接触区触接。
在一种实施例中，在OLED显示面板中，所述刻蚀修复层402分为第一部分和第二部分，所述第一部分与所述源极601接触区触接，所述第二部分与所述漏极602接触区触接，所述第一部分和所述第二部分未接触。
在一种实施例中，在OLED显示面板中，如图3所示，所述有源层40还包括填充层，所述填充层设置在所述第一部分和所述第二部分之间，且所述填充层分别与所述第一部分2001和所述第二部分触接。
在一种实施例中，在OLED显示面板中，如图3所示，所述第一部分和所述第二部分之间设置有填充层，所述填充层材料与所述钝化层50材料相同。
在一种实施例中，在OLED显示面板中，所述刻蚀修复层402的厚度大于20纳米。
其中，对背沟道层整体而言，至少20纳米厚度的刻蚀修复层402可以保证减少足够多的断键。
在一种实施例中，在OLED显示面板中，所述刻蚀修复层402的材料为二氧化硅或氦化硅。
其中，当等离子体处理时使用的为氧气时，所述刻蚀修复层402的材料为二氧化硅。
其中，当等离子体处理时使用的为氦气时，所述刻蚀修复层402的材料为氦化硅。
本发明实施例提供一种薄膜晶体管制备方法和薄膜晶体管，所述薄膜晶体管包括衬底、以及位于所述衬底上的栅极、位于所述栅极上的栅绝缘层、位于所述栅绝缘层上的有源层、位于所述有源层上的钝化层，以及位于所述钝化层上的源极和漏极，所述有源层两端形成有源极接触区和漏极接触区，所述源极通过第一通孔连接所述源极接触区，所述漏极通过第二通孔连接所述漏极接触区，其中，所述有源层还包括设置在所述源极接触区和所述漏极接触区之间的背沟道区，所述背沟道区包括背沟道层、以及设置在所述背沟道层上的刻蚀修复层，所述刻蚀修复层提高了所述薄膜晶体管的稳定性；通过将背沟道区设置为背沟道层、以及设置在所述背沟道层上的刻蚀修复层，其中，刻蚀修复层材料的断键数量少于所述背沟道层材料的断键数量，有效降低了背沟道区中断键的数量，缓解了现有薄膜晶体管存在信赖性异常的技术问题。
以上对本发明实施例所提供的一种进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (10)
1.一种薄膜晶体管制备方法，其特征在于，包括：
提供一衬底；
在所述衬底上形成栅极层、栅绝缘层、有源层、以及钝化层，在所述有源层上形成背沟道区、以及形成背沟道区两侧的源极接触区和漏极接触区；
使用制程气体对所述有源层的表面进行等离子体处理，以对所述背沟道区表面的刻蚀区材料进行断键/弱键修复，修复后的刻蚀区形成刻蚀修复层。
2.如权利要求1所述的薄膜晶体管制备方法，其特征在于，在使用所述制程气体对所述有源层的表面进行等离子体处理的步骤中：
通入氧气作为制程气体，形成所述刻蚀修复层，所述刻蚀修复层的材料为二氧化硅。
3.如权利要求1所述的薄膜晶体管制备方法，其特征在于，在使用所述制程气体对所述有源层的表面进行等离子体处理的步骤中：
通入氦气作为制程气体，形成所述刻蚀修复层，所述刻蚀修复层的材料为氦化硅。
4.如权利要求1所述的薄膜晶体管制备方法，其特征在于，在使用所述制程气体对所述有源层的表面进行等离子体处理的步骤中：
通入所述制程气体对有源层背沟道区进行整层等离子体处理，一体成型形成所述刻蚀修复层。
5.如权利要求1所述的薄膜晶体管制备方法，其特征在于，在使用所述制程气体对所述有源层的表面进行等离子体处理的步骤中：
提供一掩膜板，使用所述掩膜板对所述有源层进行等离子体处理，形成刻蚀修复层的第一部分和第二部分。
6.如权利要求5所述的薄膜晶体管制备方法，其特征在于，形成所述第一部分与所述源极掺杂区触接，形成所述第二部分与所述漏极掺杂区触接，所述第一部分和所述第二部分未接触。
7.如权利要求6所述的薄膜晶体管制备方法，其特征在于，在使用所述制程气体对所述有源层的表面进行等离子体处理的步骤中：
在所述第一部分和所述第二部分之间沉积形成填充层，所述填充层材料与所述钝化层材料相同。
8.一种薄膜晶体管，其特征在于，包括：
衬底，以及位于所述衬底上的栅极、位于所述栅极上的栅绝缘层、位于所述栅绝缘层上的有源层、位于所述有源层上的钝化层；以及
位于所述钝化层上的源极和漏极，所述有源层两端形成有源极接触区和漏极接触区，所述源极通过第一通孔连接所述源极接触区，所述漏极通过第二通孔连接所述漏极接触区；
其中，所述有源层还包括设置在所述源极接触区和所述漏极接触区之间的背沟道区，所述背沟道区包括背沟道层、以及设置在所述背沟道层上的刻蚀修复层，所述刻蚀修复层提高了所述薄膜晶体管的稳定性。
9.如权利要求8所述的薄膜晶体管，其特征在于，所述刻蚀修复层材料的断键数量少于所述背沟道层材料的断键数量。
10.如权利要求9所述的薄膜晶体管，其特征在于，所述刻蚀修复层的厚度大于20纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010439482.6A CN111599868B (zh) | 2020-05-22 | 2020-05-22 | 薄膜晶体管制备方法以及薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010439482.6A CN111599868B (zh) | 2020-05-22 | 2020-05-22 | 薄膜晶体管制备方法以及薄膜晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111599868A true CN111599868A (zh) | 2020-08-28 |
| CN111599868B CN111599868B (zh) | 2022-03-08 |
Family
ID=72187426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010439482.6A Active CN111599868B (zh) | 2020-05-22 | 2020-05-22 | 薄膜晶体管制备方法以及薄膜晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111599868B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01120070A (ja) * | 1987-11-02 | 1989-05-12 | Nec Corp | 薄膜トランジスタの製造方法 |
| US5962896A (en) * | 1994-12-20 | 1999-10-05 | Sharp Kabushiki Kaisha | Thin film transistor including oxidized film by oxidation of the surface of a channel area semiconductor |
| CN1992350A (zh) * | 2005-12-28 | 2007-07-04 | 三星电子株式会社 | 用于显示面板的薄膜晶体管基板 |
| JP2013105873A (ja) * | 2011-11-14 | 2013-05-30 | Japan Display East Co Ltd | 薄膜トランジスタ |
| CN103311130A (zh) * | 2013-05-14 | 2013-09-18 | 广州新视界光电科技有限公司 | 一种非晶金属氧化物薄膜晶体管及其制备方法 |
| CN109346412A (zh) * | 2018-09-30 | 2019-02-15 | 南京中电熊猫平板显示科技有限公司 | 一种薄膜晶体管的制造方法及薄膜晶体管 |
-
2020
- 2020-05-22 CN CN202010439482.6A patent/CN111599868B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01120070A (ja) * | 1987-11-02 | 1989-05-12 | Nec Corp | 薄膜トランジスタの製造方法 |
| US5962896A (en) * | 1994-12-20 | 1999-10-05 | Sharp Kabushiki Kaisha | Thin film transistor including oxidized film by oxidation of the surface of a channel area semiconductor |
| CN1992350A (zh) * | 2005-12-28 | 2007-07-04 | 三星电子株式会社 | 用于显示面板的薄膜晶体管基板 |
| JP2013105873A (ja) * | 2011-11-14 | 2013-05-30 | Japan Display East Co Ltd | 薄膜トランジスタ |
| CN103311130A (zh) * | 2013-05-14 | 2013-09-18 | 广州新视界光电科技有限公司 | 一种非晶金属氧化物薄膜晶体管及其制备方法 |
| CN109346412A (zh) * | 2018-09-30 | 2019-02-15 | 南京中电熊猫平板显示科技有限公司 | 一种薄膜晶体管的制造方法及薄膜晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111599868B (zh) | 2022-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109950296B (zh) | 柔性显示面板及其制作方法 | |
| CN109300917B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN109671858B (zh) | 一种显示屏的制作方法 | |
| JP4094863B2 (ja) | 有機ｅｌ表示装置 | |
| JP5740270B2 (ja) | 薄膜トランジスタ、その製造方法、および表示装置 | |
| CN111180466B (zh) | 阵列基板及其制备方法、显示面板 | |
| JP4117985B2 (ja) | Ｅｌ表示装置 | |
| US7586255B2 (en) | Organic electro-luminescent display of dual-panel type and method for manufacturing the same | |
| CN111415948A (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| CN112490254B (zh) | 一种阵列基板、显示面板及其制备方法 | |
| US20080191207A1 (en) | Thin film transistor device, method of manufacturing the same, and display apparatus | |
| CN111129125B (zh) | Tft阵列基板 | |
| CN111048592B (zh) | 一种薄膜场效应晶体管结构及制作方法 | |
| CN116013850A (zh) | 一种半导体结构及其制造方法 | |
| JP2009176495A (ja) | 有機ｅｌ装置、有機ｅｌ装置の製造方法、電子機器 | |
| US20080048191A1 (en) | Organic light emitting display device and method of fabricating the same | |
| CN112599541B (zh) | 显示面板及其制作方法 | |
| CN111599868B (zh) | 薄膜晶体管制备方法以及薄膜晶体管 | |
| CN112310122B (zh) | 显示面板及其制备方法 | |
| US20100123190A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN111276546B (zh) | 显示面板及其制作方法 | |
| CN109860107B (zh) | 阵列基板及其制作方法 | |
| CN109148372B (zh) | 薄膜晶体管制作方法、薄膜晶体管以及显示面板 | |
| CN108346668B (zh) | 一种显示基板及其制造方法、显示器件 | |
| CN113224172B (zh) | 薄膜晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |