CN111599804A - 用于太阳能和数据存储的两用半导体器件 - Google Patents

用于太阳能和数据存储的两用半导体器件 Download PDF

Info

Publication number
CN111599804A
CN111599804A CN202010108971.3A CN202010108971A CN111599804A CN 111599804 A CN111599804 A CN 111599804A CN 202010108971 A CN202010108971 A CN 202010108971A CN 111599804 A CN111599804 A CN 111599804A
Authority
CN
China
Prior art keywords
dual
semiconductor device
purpose semiconductor
region
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010108971.3A
Other languages
English (en)
Inventor
V·阿西瓦
S·V·罗特拉
N·N·库德
B·H·莱姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell Asia Pte Ltd
Original Assignee
Marvell Asia Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell Asia Pte Ltd filed Critical Marvell Asia Pte Ltd
Publication of CN111599804A publication Critical patent/CN111599804A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/142—Energy conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02021—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/42—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically- coupled or feedback-coupled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0475—PV cell arrays made by cells in a planar, e.g. repetitive, configuration on a single semiconductor substrate; PV cell microarrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Molecular Biology (AREA)
  • Health & Medical Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开的各实施例涉及用于太阳能和数据存储的两用半导体器件。本公开描述了用于太阳能和数据存储的两用半导体器件的各方面。在一些方面，两用半导体器件被选择性地配置为通过耦合具有相同掺杂类型的区域以形成PN结来生成功率，该PN结通过响应于光而生成功率。所生成的功率可以被提供给耦合到两用半导体器件的触点(例如，前触点和后侧触点)的负载。通过将相同掺杂类型的区域解耦以提供相的数据存储访问端子以用于通过两用半导体器件的浮栅结构访问(例如，写入或读取)作为电荷水平存储的位值。通过这样做，利用两用半导体器件实现的太阳能阵列也可以提供数据存储功能。

Description

用于太阳能和数据存储的两用半导体器件
相关申请的交叉引用
本公开要求于2019年2月21日提交的美国临时专利申请序列号62/808,703的优先权，其全部公开内容通过引用合并于此。
背景技术
在电子电路设计中，通常将半导体部件设计和制造为执行预期的电功能。例如，太阳能电池被设计成当入射太阳光的光子与太阳能电池的特定配制和结构化材料相互作用时生成电流。但是，许多半导体部件只能在部件总寿命的一小部分时间内提供其预期的功能。在本示例的上下文中，太阳能电池每晚在日落之后的夜晚以及当天气阻止了足够的阳光收集以产生能量时处于空闲状态。因此，对于生产和部署太阳能电池所消耗的所有资源，太阳能电池仅在有限的时间内发电，而在剩余时间内未使用。随着遍及全球的大量太阳能电池和其他类型的单用途半导体部件的使用，这些半导体部件的组合空闲时间可以表示底层半导体材料的利用率不高。
发明内容
提供本发明内容以介绍在具体实施例和附图中进一步描述的主题。因此，不应将本发明内容描述为描述基本特征，也不应将其用于限制要求保护的技术方案的范围。
本公开针对用于太阳能和数据存储的两用半导体器件的各方面。在一些方面，两用半导体器件被选择性地配置为通过将具有相同掺杂类型的区域耦合到PN结来生成功率，该PN结通过响应于光而生成功率。在一些方面，当配置有PN结时，两用半导体器件用作光伏电池或光电二极管以生成功率。所生成的功率可以被提供给耦合到两用半导体器件的触点(例如，前触点和后侧触点)的负载。
两用半导体器件还可以被选择性地配置用于通过将相同掺杂类型的区域解耦以提供相的数据存储访问端子(例如，源极和漏极)以进行访问(例如，写入或读取)由两用半导体器件的浮栅结构存储为电荷水平的位值，以用数据存储。通常，浮栅结构的浮栅的电荷影响两用半导体器件(例如，配置为浮栅晶体管)的阈值，使得浮栅上的电子的负电荷防止当施加读取电压并且没有电流流过两用半导体器件时(例如，逻辑0)，该结构的控制栅极不激活两用半导体器件。
备选地或附加地，当在浮置栅极上不存在负电荷时(例如，不存在电子)，当施加读取电压并且电流在两用半导体器件(例如逻辑1)之间流动时，控制栅极能够激活两用半导体器件。这样，可以通过改变结构的浮栅的电荷，诸如通过将电子隧穿(或，注入)浮栅或从浮栅隧穿(或，注入)，来将相应电压选择性地施加到控制栅极和数据存储访问端子，以将位值写入或擦除到浮置栅极结构。
在一些方面，由与两用半导体器件相关联的控制器实施的方法包括：通过将两用半导体器件的具有相同类型的掺杂的区域耦合以形成PN结，来选择性地配置两用半导体器件以生成功率。PN结利用所耦合的区域和具有不同掺杂类型掺杂的两用半导体器件的衬底而被形成。该方法包括利用PN结基于由PN结接收的光来生成功率，该PN结包括所耦合的区域。响应于生成功率，两用半导体器件将功率提供给耦合至两用半导体器件的相应功率触点的负载。该方法还包括通过将具有相同掺杂类型的两用半导体器件的区域解耦，以经由具有相同掺杂类型的解耦区域来提供相应数据存储访问端子，来选择性地将两用半导体器件配置为用于数据存储访问。然后，控制器经由两用半导体器件的浮栅结构的控制栅极和相应数据存储访问端子中的至少一个来访问两用半导体器件，以将数据写入浮栅结构或从浮栅结构读取数据。浮栅结构可以形成在两用半导体器件的衬底上，并且具有浮栅，该浮栅通过第一绝缘材料层与浮栅结构的控制栅极隔离并且通过第二绝缘材料层与衬底隔离。
在其他方面，两用半导体器件包括衬底，该衬底包括具有相同掺杂类型的第一区域和第二区域以及具有不同掺杂类型的阱。两用半导体器件的开关器件耦合在第一区域和第二区域之间，并且被配置为选择性地将第一区域连接到第二区域以生成电力并且使第一区域与第二区域断开连接以使得能够存储至少一个位值。两用半导体器件还包括设置在阱的至少一部分之上的浮栅结构，该浮栅结构被配置为存储与至少一个位值相对应的电荷。浮栅结构包括设置在阱的至少一部分之上的第一绝缘材料层，并且被配置为允许隧道电子进入或离开浮栅结构。该结构的浮栅设置在第一绝缘材料层之上，并配置为在与第一绝缘材料层的阱绝缘的同时、基于进入或离开浮栅结构的隧道电子，存储与至少一个位值相对应的电荷。该结构包括设置在浮栅结构的浮栅之上的第二绝缘材料层。该结构的控制栅极设置在第二绝缘材料层之上，并配置为控制电子的隧穿以对浮栅结构进行充电或放电。
在又一方面，太阳能和数据存储系统包括多个两用半导体器件和配置控制器。两用半导体器件中的至少一些利用衬底来实现，该衬底包括具有相同掺杂类型的第一区域和第二区域以及具有不同掺杂类型的阱。两用半导体器件还可包括开关器件和设置在阱之上的浮栅结构。开关耦合在第一区域和第二区域之间，并且被配置为选择性地将第一区域连接到第二区域以生成功率并且将第一区域与第二区域断开连接以使得能够存储至少一个位值。浮栅结构具有浮栅，该浮栅被配置为在通过相应绝缘材料层与阱和浮栅结构的控制栅极绝缘时存储与至少一个位值相对应的电荷。
配置控制器被实现为选择性地将具有相同掺杂类型的的区域耦合，以用于利用所耦合的区域和阱形成PN结，通过该PN结，两用半导体器件生成功率。配置控制器还被实现为经由具有相同掺杂类型的解耦区域选择性地解耦具有相同掺杂类型的区域以提供相应数据存储访问端子，以使得能够写入或读取数据的至少一位。
在附图和以下描述中阐述了一个或多个实施方式的细节。根据说明书、附图和所附权利要求书，其他特征和优点将是显而易见的。
附图说明
用于太阳能和数据存储的两用半导体器件的一种或多种实施方式的细节在以下附图和详细描述中阐述。在附图中，附图标记的最左边的数字标识该附图标记首次出现的附图。在说明书和附图的不同实例中使用相同的附图标记表示相似的元素：
图1示出了示例操作环境，其中实现了用于太阳能和数据存储的两用半导体器件。
图2示出了根据一个或多个方面的用于太阳能和数据存储的两用半导体器件的示例配置。
图3示出了被配置为提供太阳能功能的两用半导体器件的示例。
图4示出了被配置为提供数据存储功能的两用半导体器件的示例。
图5描绘了用于选择地配置用于太阳能或数据存储功能的两用半导体器件的示例方法。
图6描绘了根据一个或多个方面的用于利用两用半导体器件来生成功率或存储数据的示例方法。
图7描绘了用于形成用于太阳能和数据存储的两用半导体器件的示例方法。
图8示出了示例太阳能和数据存储系统，其中可以实现两用半导体器件的各方面。
具体实施方式
用于电路设计的常规技术通常创建被设计和制造为执行单个或专用电功能的半导体部件。例如，太阳能电池被设计成当入射太阳光的光子与太阳能电池的特定配制和结构化材料相互作用时生成电流。在其他情况下，存储单元被设计为接收和存储数据值，直到以后从存储单元读取那些数据值为止。
然而，这些常规半导体部件中的许多部件仅在部件总寿命的一小部分中用于提供其预期的功能。举例来说，太阳能电池每晚在日落之后的夜晚以及当天气妨碍收集足够的阳光以用于生成能量时都处于闲置状态。另外，用于长期数据存储的存储单元可能很少被访问，诸如当由于主数据系统故障而请求备份数据时。因此，对于生产和部署这些半导体组件所消耗的所有资源，部件的实际使用可能会受到单一目的或时间量的限制。随着在全球范围内部署大量太阳能电池和其他类型的单用途半导体组件，这些组件的组合空闲时间可以表示底层半导体材料的利用率大大不足。
与常规的半导体部件设计和部署相反，本公开描述了用于太阳能和数据存储的两用半导体器件。在各个方面，半导体材料形成为太阳能(例如，太阳能电池)和数据存储(例如，存储单元或位)的两用器件。换句话说，所描述的半导体器件可以实现太阳能和数据存储功能两者，从而使得太阳能阵列既可以发电又可以存储数据。通过这样做，利用两用半导体器件实现的太阳能阵列也可以可替代地提供数据存储功能，从而允许太阳能电池阵列还用作数据存储中心或云链接数据存储。
通常，两用半导体器件可以被配置为用于发电的太阳能电池或太阳能光电二极管，或者被配置为用于存储信息的浮栅晶体管。在某些情况下，两用半导体器件的源极和漏极区(或阱)被连接或短路，以形成带有PN结或PIN二极管的光电二极管，该PN结或PIN二极管被光学暴露以接收光。响应于入射光的光子，两用半导体器件生成提供给负载或蓄电系统的电流。在其他情况下，将第一电压施加在源极和漏极区域上(处于未连接状态)并且，将第二电压施加到两用半导体器件的浮栅结构的控制栅极以从两用半导体器件读取数据或将数据写入到两用半导体器件。这样，两用半导体器件可以用于发电和存储数据，从而导致两用半导体器件的底层半导体材料的利用率提高。
用于太阳能和数据存储的两用半导体器件的实现提供了多个优点。大量太阳能设备被广泛部署用于清洁能源生产，这可能会转化为用于使用这些两用设备实现混合太阳能和数据存储阵列的坚固的安装基础。在某些情况下，两用半导体器件充当闪存存储设备，以用于存储具有低延迟要求的数据，诸如长期备份数据。因此，利用所描述的两用半导体器件实现的太阳能发电厂也可以用作数据中心。在两用半导体器件的其他实施方式中，消费者水平的家庭太阳能发电厂可以提供云存储以用于备份目的。尽管两用设备可能需要在晚上使用存储的或外部的电源，但是在白天两用设备的太阳能功能可以为两用设备的相关联的存储器阵列提供电力。两用半导体器件的其他优点可能包括通过合并太阳能和数据中心设施来降低房地产成本，而太阳能和数据中心设施在单独建造时通常会占用大量房地产。此外，利用两用半导体器件实现的数据中心可以生成和消耗内部电力，这可以导致对本地电网的总体需求降低，并减少与数据存储相关的电费。
在本文描述的各个方面，可以实现用于太阳能和数据存储的两用半导体器件。在一些方面，两用半导体器件被配置为基于通过器件的暴露的PN结接收的光来生成功率，并且向耦合至两用半导体器件的触点的负载提供功率。两用半导体器件也可配置用于数据存储，这使得能够通过栅极触点访问两用半导体器件的数据，以向两用半导体器件的浮栅结构写入数据或从两用半导体器件的浮栅结构读取数据。通过这样做，利用两用半导体器件实现的太阳能阵列也可以提供数据存储功能，这可以使大型太阳能阵列也可以用作数据存储中心或与云链接的数据存储。
以下讨论描述了操作环境、可以在该操作环境中采用的技术、以及可以实施该操作环境的部件的系统。在本公开的上下文中，仅通过示例的方式对操作环境做出参考。
操作环境
图1示出了具有根据一个或多个方面实现的太阳能和数据存储阵列102(阵列102)的示例性操作环境100。尽管被示为阵列，但是太阳能和数据存储阵列102可以被实现为一个或多个两用半导体器件104的任何合适的配置，以提供发电和数据存储。例如，两用半导体器件104中的一个或多个两用半导体器件可被实现为太阳能电池、太阳能面板、屋面瓦、车身面板或窗户、道路铺面砖、柔性太阳能垫、可折叠太阳能板、浮力太阳能板等以提供发电和数据存储。备选地或附加地，该阵列可以被实现为任何合适的设备的一部分或与之结合，诸如智能电话、上网本、平板电脑、智能电网设备、家用太阳能系统、接入点、网络附加存储、智能设备、机顶盒、服务器、汽车计算系统或任何其他合适类型的设备。
在该示例中，阵列102包括两用半导体器件104、配置控制器106和配置电路108，其可以被实现为两用半导体器件104的一部分或与两用半导体器件104相关联。配置控制器106可以被实现为管理或控制与两用半导体器件104相关联的配置电路108，以配置用于相应太阳能发电或数据存储功能的器件。在一些情况下，配置控制器106作为处理器可执行指令被维护在阵列102的基于硬件的存储器(未示出)上，该处理器可执行指令由基于硬件的处理器执行以实现配置控制器106并执行与控制器相关联的各种操作。
如图1所示，阵列102还包括功率接口110和数据存储接口112。电源接口110可以将阵列102耦合或连接到任何合适的电源调节或电源存储实体，诸如本示例中的智能电网设备114。智能电网设备114可以调节和/或存储由阵列102生成的电功率，以供家庭、本地配电网、电网等使用。数据存储接口112可以被实现为任何合适类型的数据或网络接口，诸如有线或无线网络接口。在该示例中，数据存储接口112耦合到因特网116，通过互联网可以访问其他网络或数据存储系统。备选地或附加地，远程设备(未示出)也可以经由因特网116、局域网、直接连接等来访问(例如，读取或写入)由阵列102存储的信息或数据。
图2示出了根据一个或多个方面的用于太阳能和数据存储的两用半导体器件104的示例配置200。在该示例中，两用半导体器件104被示为具有p型阱(例如，衬底或主体)的n沟道器件，其中两个n型区域(或阱)分别形成导体器件的源极和漏极。通常，本文所述的任何方面可以利用具有第一区域(例如，n型区域204)和具有相同掺杂类型的第二类型的区域(n型区域206)的和具有不同类型掺杂的阱(例如，p型阱202)的两用半导体器件104来实现。这样，本文描述的任何设备可以利用备选模式、拓扑、极性等来实现。例如，两用半导体器件104也可以被实现为具有相应的n型阱和利用p型区域形成的端子(例如，数据访问端子或源极和漏极)的p沟道器件。
在此示例中，两用半导体器件104包括p型阱202、第一n型区域204(例如，源极)和第二n型区域206(例如，漏极)。两用半导体器件104还包括布置在两用半导体器件的p型阱或主体之上的浮栅结构208。在一些情况下，浮栅结构208包括控制栅极210、第一绝缘材料层212、浮栅214和第二绝缘材料层216。注意，图2的所有元件可能不分别以相应的比例示出了浮栅结构208，从而可以将浮栅结构208设置在p型阱202的某些部分之上，而不靠近n型区域204和206之一或两者。尽管相对于两用晶体管器件104的其他几何形状(例如，p型阱和n型区域的暴露的PN结)而言，栅极结构208可以被放大示出以示出细节，但是可以被实现为较小以示出细节。备选地或附加地，两用半导体器件104可以由诸如硅或砷化镓(GaAs)的任何合适类型的半导体材料形成。
在各个方面，两用半导体器件104的两个n型区域或n型阱是可连接的(或可耦合的)，使得两个n型区域可被电连接或短路在一起。在该示例中，两用半导体器件104包括被实现为开关器件218(或开关元件)的配置电路108或与之相关联。开关器件可以被实现为任何合适类型的器件，其是与两用半导体器件104的主体在相同或不同衬底上的场效应晶体管。如图2所示，两用半导体器件104的配置控制器106可以控制或致动开关器件218，以连接或断开n型区域204和n型区域206。通常，当耦合在第一n型区域204和第二n型区域206之间的开关器件218将第一n型区域连接至第二n型区域时，两用半导体器件104可配置为光伏单元、二极管或PN结。在一些情况下，在p型阱202与n型结204和206之间形成的PN结至少部分地被光学暴露，以使得能够由两用半导体器件104接收光以用于发电。备选地或附加地，当耦合在第一n型区域204和第二n型区域206之间的开关器件218断开并且第一n型区域未连接到第二个n型区域时，两用半导体器件可配置为存储单元。
当被配置为光电二极管或太阳能电池时，两用半导体器件104可以通过包括开关器件222和/或开关器件224的配置电路108连接到负载220。两用半导体器件104包括在p型阱上的第一触点(例如，前、后或功率触点)和在第一n型区域或第二个n型区域之一上的第二触点(例如，后、前或功率触点)。在这种情况下，开关器件可以耦合在两用半导体器件的功率输出节点(例如，负载端子)与第一触点或第二触点中的至少一个触点之间。如图2所示，配置控制器106可以控制或致动(例如，闭合或断开)开关器件222或224中的一个或两个，以将负载220与两用半导体器件104连接或断开连接。
在一些方面，当第一n型区域204不耦合或不连接到第二n型区域206时，两用半导体器件104被配置为存储单元或存储晶体管。当被配置为存储单元时，断开的区域为两用半导体器件104提供相应数据存储访问端子。访问用于数据存储的两用半导体器件104可以包括将栅极电压226施加到浮栅结构208的栅极210。例如，与两用半导体器件104相关联的存储器接口或存储器控制器可以经由门210(例如，控制门)向作为闪存单元的两用半导体器件104写入数据或从中读取数据。
为了使作为存储单元的两用半导体器件104能够进行存储器访问，可以通过开关器件230和/或开关器件232在第一n型区域和第二n型区域上施加电压228。在一些方面，开关器件230可以将第一n型区域204接地，并且开关器件232可以向第二n型区域206施加电压(例如，位线电压)以使得能够进行两用半导体器件104的数据访问。这些仅仅是如何实现或使用两用半导体器件104的几个示例，在本公开全文中描述了其他示例。
图3在300处图示了根据各种方面被配置为提供太阳能功能的两用半导体器件的示例。在一些方面，具有相同掺杂类型的两个区域，例如两用半导体器件104的两个n型区域204和206，被短路以创建或实现PN光电二极管。当配置用于发电时，在p型阱和n型区域之间形成的PN结通过两用半导体器件104的光暴露区域或光敏界面接收光302。响应于光302，两用半导体器件104生成电流304，该电流被提供给负载220。注意，当用作发电单元或设备时，浮栅结构208中存储的任何电荷或数据不受两用半导体器件104生成的电流的影响。备选地或附加地，两用半导体器件104可以保持或继续充当太阳能电池，直到接收到用于读取或写入操作的存储器访问请求为止。
作为另一示例，考虑另一种描绘306，其中以光电二极管配置示出了两用半导体器件104。两用半导体器件104的PN结由n型区域204和206形成，该n型区域204和206形成具有在p型阱(或区域)202之间的耗尽区308的组合的n型区域。该配置可以类似于太阳能电池或光电二极管的配置，从而响应于与两用半导体器件104的PN结相互作用的入射光302的光子生成电流304。两用半导体器件104可以包括专用功率触点310和312，通过它们将电流提供给负载220或与两用半导体器件104串联耦合(例如，经由相应功率触点或互连)的一个或多个其他两用半导体器件104。
图4在400处图示了被配置为提供数据存储功能的两用半导体器件的示例。这可以被称为“存储器单元模式”，其中两用半导体器件104被配置为浮栅晶体管或闪存单元。当将两用半导体器件104配置为存储单元时，由于未连接n型区域204和206(例如，开关器件218断开)，则两用半导体器件104可能不生成功率。在一些方面，两用半导体器件104被实现为用于利用浮栅结构208存储数据或位值的NAND闪存单元或NOR闪存单元。
在该示例中，示出了两用半导体器件104，具有用于字线402(例如，栅极端子或控制栅极)、源极线404(例如，源极端子)和位线406(例如漏极端子)。当被配置为存储器单元时，电压228可以被施加在源极线404和位线406两端或被施加到源极线404和位线406，以经由浮栅结构208的字线402或控制栅极408来实现读取或写入操作。换言之，在n型区域两端施加源极-漏极电压，并且栅极电压控制闪存的读写操作。备选地或附加地，可以通过在源极线404和位线406之间施加足够的相反极性的电压来擦除存储到两用半导体器件104的数据，诸如通过应用于处于存储单元模式的两用半导体器件104的阵列的块擦除操作。在此，浮栅结构208还可以利用阻挡氧化物层410(例如，绝缘层)、浮栅412和隧道氧化物层414(例如，绝缘层)来实现，该隧道氧化物层414允许电子迁移以用于数据存储操作。
通常，关于数据存储，浮栅结构208的浮栅412的电荷影响两用半导体器件(例如，配置为浮栅晶体管)的阈值。因此，响应于施加到控制栅极408的读取电压流过两用半导体器件的电流量指示由两用半导体器件存储的一个位或多个位的值。换句话说，当施加读取电压并且在两用半导体器件之间没有电流流动时(例如，逻辑0)，浮置栅极412上的电子的负电荷可防止结构的控制栅极408激活两用半导体器件104。
备选地或附加地，当浮置栅极412上不存在负电荷时(例如，不存在电子)，当施加读取电压并且电流在两用半导体器件之间流动时(例如，逻辑1)，控制栅极408能够激活两用半导体器件。这样，可以通过选择性地将读取电压施加到浮栅结构208的控制栅极408并测量能够流过具有相同类型掺杂的区域或在具有相同类型掺杂的区域之间流动的电流量来读取由两用半导体器件存储的一个位或多个位的值。在一些方面，两用半导体器件被配置为单级单元(SLC)存储器器件，并且响应于读取电压的施加而流动的电流量指示由两用半导体器件存储的一个二进制位值。备选地，两用半导体器件可以被实现为多级单元(MLC)存储器器件，并且响应于读取电压的施加而流动的电流量指示由两用半导体器件存储的多个位值。
在一些方面，将位值或多个位值(例如，MLC)写入到两用半导体器件包括将第一电压施加到经由区域之一提供的数据存储访问端子(例如，漏极)，以使得电流能够流经解耦区域之间的衬底。然后可以将第二电压施加到浮栅结构的控制栅极，以使电流在解耦区域之间的衬底中流动，从而有效地利用从电流注入并通过隧道注入的电子为浮栅充电。
可以通过向经由解耦区域之一提供的数据存储访问端子(例如，源)施加电压来从两用半导体器件读取位值，以使电流能够在解耦区域之间在衬底中流动。然后将读取电压或参考电压施加到浮栅结构的控制栅极，以试图使电流在解耦区域之间的衬底中流动。测量在解耦区域之间流动的电流量，并且基于该电流量，可以确定由两用半导体器件存储的位的值(例如，无电流＝0，任何电流流动＝1)。
备选地或附加地，还可以擦除存储到两用半导体的数据。例如，可以将负电压施加到浮栅结构的控制栅极，该控制栅极具有与由两用半导体存储的数据相对应的电子电荷。然后，通过使电子从浮动栅极隧穿(远离控制栅极的负电位)并通过第二绝缘材料层到衬底或数据存储访问端子，来将正电压施加到数据存储访问端子之一(例如，源极)以使浮动栅极放电。
两用半导体器件的技术
以下讨论描述了用于太阳能和数据存储的两用半导体器件的技术。这些技术可以通过使用或实施本文描述的任何实体来实现，诸如参考图1至图4或图8所描述的。这些技术包括图5、图6或图7所示的方法。图5、图6和图7中的每一个被示为由一个或多个实体执行的一组操作。
这些方法不一定限于所示的操作顺序。而是，可以重复、跳过、替换或重新排序任何操作以实现本文描述的各个方面。此外，这些方法可以全部或部分地彼此结合使用，而不管是由同一实体、单独实体还是它们的任何组合来执行。在以下讨论的部分中，将通过示例的方式参考图1的操作环境100和图2，图3和/或图4的实体。这样的参考不应被视为将所描述的方面限制为操作环境100、实体或配置，而是作为各种示例之一的说明。备选地或附加地，方法的操作也可以利用或由参考图8的系统描述的实体实现。
图5描绘了用于针对太阳能或数据存储功能配置两用半导体器件的示例方法500。在各个方面，如贯穿本公开所描述的，利用两用半导体器件104和/或通过配置控制器106来实现方法500。
在502处，两用半导体器件被选择性地配置为通过将具有相同掺杂类型的器件区域耦合，以利用耦合区域和器件的衬底形成PN结来生成功率。PN结可以响应于通过暴露的PN结接收的光而生成或提供功率。在某些情况下，两用半导体器件的两个n型区域或阱被短路以形成PN结或光电二极管。
在504处，利用PN结，基于由PN结接收的光来生成功率，该PN结包括具有相同掺杂类型的耦合区域。例如，当具有相同掺杂类型的两个区域被连接或耦合时，两用半导体器件可以用作太阳能电池或光电二极管。
在506处，响应于生成功率，两用半导体器件将功率提供给耦合到两用半导体器件的触点的负载。可以通过一个或多个开关器件将负载耦合到两用半导体器件，该开关器件由与两用半导体器件相关联的配置控制器控制。
在508处，通过将具有相同掺杂类型的两用半导体器件的区域解耦以提供相应数据储存器访问端子，来将两用半导体器件选择性地配置用于数据存储访问。当两用半导体器件被配置为用于数据存储的浮栅晶体管时，相应数据存储访问端子可以包括漏极和源极端子。在某些情况下，将两用半导体器件的两个n型区域或阱断开连接或解耦，以将两用半导体器件从光电二极管配置改变为存储器单元模式配置。通过这样做，可以允许对两用半导体器件的浮栅结构的访问以进行数据读取或写入操作。
在510处，经由两用半导体的浮栅结构的控制栅极和相应数据存储访问端子来访问两用半导体器件，以向两用半导体写入数据或从两用半导体器件读取数据。在一些情况下，将读取电压施加到控制栅极，并且测量在数据存储访问端子之间流动的电流以确定由两用半导体器件存储的至少一个位值的值。
在其他情况下，可以向控制栅极施加编程电压，以将电子汲取到浮栅结构的浮栅中，以将位值写入两用半导体器件。备选地或附加地，可以在两用半导体器件的两个区域之间施加源极-漏极电压，以使得能够经由栅极触点进行数据访问，这类似于闪存访问操作。方法500可以从操作508返回操作502，以将两用半导体器件重新配置为发电操作。
图6描绘了利用两用半导体器件来生成功率或存储数据的示例方法600。在各个方面中，如在整个公开中所描述的，利用两用半导体器件104和/或通过配置控制器106来实现方法600。
在602处，具有相同掺杂类型的两用半导体器件的区域经由开关器件耦合或连接。在某些情况下，两用半导体器件的两个n型区域被短路或电连接，以利用两用半导体器件实现光反应性PN结或太阳能电池。备选地或附加地，诸如另一场效应晶体管(FET)的开关器件用于连接两用半导体器件的两个n型区域或两个p型区域。
在604处，经由第二开关将负载连接到所连接的区域和具有不同掺杂类型的两用半导体器件的衬底的相应功率触点。在某些情况下，负载被连接或耦合到两用半导体器件的连接的n型区域和p型阱的相应触点。负载可以耦合到通过连接两用半导体器件的两个n型区域而形成的PN结的触点。在某些情况下，一个或多个开关器件被激活以将负载耦合到两用半导体器件或将两用半导体器件耦合到其他两用半导体器件。在后一种情况下，负载可以连接到多个两用半导体器件或连接在多个两用半导体器件两端。
在606处，由两用半导体器件生成的功率被提供给连接到两用半导体器件的功率触点的负载。可以串联连接任何合适数目的两用半导体器件，以在负载的预期电压水平上提供功率。备选地或附加地，功率调节电路可以耦合在两用半导体器件和负载之间，以将由两用半导体器件生成的功率降压或升压到期望的电压水平。
在608处，经由第二开关将负载从两用半导体器件的相应功率触点断开连接。在某些情况下，响应于两用半导体器件从光电二极管到存储单元的选择性配置，第二开关断开以使负载断开连接。
在610处，经由第一开关使具有相同掺杂类型的两用半导体器件的区域断开连接。在某些情况下，第一开关由配置控制器断开以使具有相同掺杂类型的区域断开连接。例如，可以通过断开耦合在两用半导体器件的n型区域之间的开关器件来使两用半导体器件的n型区域断开连接。使两用半导体器件的n型区域断开连接可以有效地将两用半导体器件从光电二极管模式配置为存储器单元模式，这使得能够对两用半导体器件的浮栅结构进行读取和写入操作。
在612处，在两用半导体器件的所断开连接的区域两端施加电压以实现数据存储访问。在一些情况下，在两用半导体器件的所断开连接的的n型区域上施加电压以使电流流动或电子隧穿。这可以包括直接地或通过另一种两用半导体器件将n型区域之一接地，并且将电压施加到两用半导体器件的另一n型区域。在一些情况下，与两用半导体器件相关联的存储器接口或存储器控制器使用耦合到该器件的n型区域之一或漏极端子之一的位线来施加电压。
在614处，经由两用半导体器件的浮栅结构的控制栅极来访问两用半导体器件的数据。还可使用经由所断开连接的区域之一(例如，源极或漏极)提供的两用半导体器件的数据访问端子来访问数据。通常，通过向栅极施加电压，存储器控制器可以从两用半导体器件读取数据或将数据写入两用半导体器件。换句话说，可以以类似于闪存单元的方式访问两用半导体器件，以确定通过浮栅结构的电荷存储的值，或者通过存储对两用半导体器件的浮栅施的电荷的适当水平来将值写入浮栅结构。
在616处，停止在两用半导体器件的所断开连接的区域两端施加电压。在某些情况下，停止在两用半导体器件的n型区域上施加电压。在将位值存储到两用半导体器件的浮栅结构或从其读取时，可以停止施加电压。方法600可以从操作614继续或返回操作602，以实施用于重新配置两用半导体器件以进行发电的操作。
图7描绘了用于形成用于太阳能和数据存储的两用半导体器件的示例方法700。在各个方面，方法700可以被实施以制造或形成用于实现两用电路的两用半导体衬底或器件。备选地或附加地，参考方法700或其他方法描述的操作可以通过一种或多种半导体制造工艺来实现，例如光刻、掩模、蚀刻、化学气相沉积和/或化学机械平坦化。
在702处，形成用于两用半导体器件的衬底，该衬底包括具有第一掺杂类型的阱和具有第二掺杂类型的区域。在某些情况下，形成包括p型阱和n型区域的衬底。两用半导体器件可以形成为使得能够通过p型阱和/或n型区域的至少一部分接收光，从而能够将两用半导体器件配置为光电二极管。
在704处，开关器件被形成在两用半导体器件的具有第二掺杂类型的区域之间并且将其耦合。例如，可以在两用半导体器件的n型区域之间形成开关器件。备选地或附加地，可以形成或暴露n型区域的相应端子，以使n型区域能够短路或连接。通过这样做，两用半导体器件可以被配置为光电二极管或太阳能电池。
在706处，在两用半导体器件的具有第一掺杂类型的阱之上形成浮栅结构。在某些情况下，在两用半导体器件的p型阱之上形成浮栅结构。浮栅结构可以包括第一绝缘材料层、形成在第一绝缘材料层与第二绝缘材料层之间的浮栅、以及形成在第二绝缘材料层之上的控制栅极。浮栅结构的尺寸或位置可以被设置成最小化入射在两用半导体器件的表面上的光的遮挡。备选地或附加地，当浮栅结构未位于两个n型区域之间或附近时，可形成n型区域的一个或多个半岛以支撑浮栅结构的操作。
在708处，在两用半导体器件的功率触点与具有第一类型掺杂的阱之一或具有第二类型掺杂的区域之一之间形成至少一个开关器件。例如，可以在两用半导体器件的功率触点与p型阱之一或n型区域之一之间形成开关器件。备选地，可以形成和暴露两用半导体器件的功率触点，以实现负载或另一两用半导体器件的外部耦合。开关器件可以使得能够将所述两用半导体器件的PN结的至少一个端子耦合至负载，以使得能够将由两用半导体器件生成的功率施加至负载。
在710处，在两用半导体的存储器访问端子与具有第二掺杂类型的区域之一之间形成至少一个开关器件。在某些情况下，在两用半导体器件的存储器访问端子(例如，源极或漏极)和n型区域之一之间形成开关器件。当被配置为浮栅晶体管时，至少一个开关器件可以将存储器接口耦合至两用半导体器件的控制栅极、源极或漏极。通过这样做，至少一个开关器件可以使得能够经由用于数据存储操作的相应源线、位线和/或字线访问两用半导体器件。
太阳能和数据存储系统
图8示出了太阳能和数据存储系统800(系统800)的示例性配置，其中实现了两用半导体器件的各方面。系统800可以被配置用于任何合适的设备或与之结合，诸如智能电话、上网本、平板计算机、接入点、网络附加存储、智能设备、机顶盒、服务器、汽车计算系统，或任何其他合适类型的设备(例如，本文所述的其他设备)。尽管参考系统进行了描述，但图8的实体也可以实现为其他类型的集成电路或系统、诸如片上系统(SoC)、专用集成电路(ASIC)，专用标准产品(ASSP)、数字信号处理器(DSP)、多芯片模块(MCM)，可编程SoC(PSoC)、系统级封装(SiP)或现场可编程门阵列(FPGA)。
系统800可以与电子电路、微处理器、存储器、输入/输出(I/O)控制逻辑、通信接口、固件和/或用于提供存储设备或太阳能功能设备的软件集成在一起。该系统还可以包括集成的数据总线、互连结构(未显示)或功率轨，该功率轨耦合系统的各个部件以在部件之间进行数据通信或功率传输。系统800的集成数据总线、互连结构、功率轨或其他组件可以通过外部端口、电源接口和/或数据接口暴露或访问。
在该示例中，系统800包括各种部件，例如输入-输出(I/O)控制逻辑802和处理器804，诸如微处理器、处理器核心、应用处理器、DSP等。系统800还包括存储器806和功率系统808，以为系统提供功率管理功能。在一些情况下，功率系统808包括或耦合到功率存储元件或功率传输元件以存储或传输由系统800生成的功率。存储器806可以包括RAM、SRAM、DRAM、易失性存储器、ROM、一次性可编程(OTP)存储器、闪存和/或其他合适的电子数据存储。在本公开的上下文中，存储器806经由非暂时性信号存储数据、指令或其他信息，并且不包括载波或暂时性信号。
系统800还可以包括固件、应用程序、程序、软件和/或操作系统，其可以实施为维护在系统806的存储器806或另一存储器上的处理器可执行指令，以供处理器执行804以实现系统800的功能。在该示例中，系统800包括配置控制器106，其可以被实现为配置系统800的两用半导体器件104以用于太阳能发电或数据存储。类似于固件，配置控制器106可以实现为系统800的存储器806或基于硬件的存储设备上的处理器可执行，并且响应于处理器804的执行而实现。系统800还可以包括其他通信接口，诸如用于控制本地片上(未示出)或片外通信收发器的部件或与之通信的收发器接口。收发器接口还可实现信号接口，以在芯片外传送射频(RF)、中频(IF)或基带频率信号，以促进通过耦合到系统800的收发器、物理层收发器(PHY)或媒体访问控制器的有线或无线通信(MAC)。
系统800的存储器806和功率系统808组件是由两用半导体器件104实现的，该两用半导体器件104包括配置电路108。在某些方面，系统800的配置控制器106被实现为配置两用半导体器件104。通过配置电路108将半导体器件104用于太阳能发电或数据存储。系统800的两用半导体器件104和配置电路108可以如参考本文所呈现的各个方面所描述的那样被实施。参考图1的环境100的相应部件或实体或图2、图3和/或图4所示的相应配置来描述这些组件和/或实体或相应功能的示例。
两用半导体器件104、配置控制器106和配置电路108可以独立实现，或者与任何合适的组件或电路组合实现，以实现本文所述的方面。例如，两用半导体器件104可以被实现为系统800的模拟电路、混合信号电路、太阳能电池、光电二极管、发光二极管、存储器单元、电流镜、放大器、滤波器、模数转换器或数模转换器的一部分。
尽管已经用特定于结构特征和/或方法操作的语言描述了主题，但是应该理解，所附权利要求书中定义的技术方案不必限于所此处描述的特定示例、特征或操作，包括执行它们的顺序。

Claims (20)

1.一种方法，包括：
通过将具有相同掺杂类型的两用半导体器件的区域耦合以利用所耦合的所述区域和具有不同掺杂类型的所述两用半导体器件的衬底形成PN结，来选择性地配置所述两用半导体器件以生成功率；
利用所述PN结，基于由包括具有所述相同掺杂类型的所耦合的所述区域的所述PN结接收的光来生成功率；
响应于生成所述功率，将所述功率提供给耦合至所述两用半导体器件的相应功率触点的负载；
通过将具有所述相同掺杂类型的所述两用半导体器件的所述区域解耦，以经由具有所述相同掺杂类型的所解耦的所述区域来提供相应数据存储访问端子，来选择性地将所述两用半导体器件配置为用于数据存储访问；和
经由所述两用半导体器件的浮栅结构的控制栅极和相应数据存储访问端子中的至少一个数据存储访问端子，访问所述两用半导体器件，以将数据写入所述两用半导体器件或从所述两用半导体器件读取数据，所述浮栅结构形成在所述两用半导体器件的所述衬底上，并且具有通过第一绝缘材料层与所述浮栅结构的所述控制栅极隔离并通过第二绝缘层材料层与所述衬底隔离的浮栅。
2.根据权利要求1所述的方法，其中：
所述两用半导体器件包括耦合在具有所述相同掺杂类型的所述区域之间的开关器件，
选择性地将所述两用半导体器件配置为生成功率包括：经由所述开关器件，连接具有所述相同掺杂类型的所述区域，以选择性地将所述两用半导体器件配置为光伏单元；和
选择性地将所述两用半导体器件配置为用于数据存储访问包括：经由所述开关器件，将具有所述相同掺杂类型的所述区域断开连接，以将所述两用半导体器件选择性地配置为存储器单元。
3.根据权利要求1所述的方法，其中所述两用半导体器件包括耦合在所述功率触点中的至少一个功率触点与所述负载之间的开关，并且所述方法还包括：经由所述开关器件，将所述功率触点中的所述至少一个功率触点耦合至所述负载，以使所述两用半导体器件能够将利用所述PN结所生成的所述功率提供给所述负载。
4.根据权利要求1所述的方法，还包括通过以下将至少一个位值写入所述两用半导体器件：
向经由所解耦的所述区域中的一个区域提供的所述数据存储访问端子中的一个数据存储访问端子施加第一电压，以使电流流过所解耦的所述区域之间的衬底；和
向所述浮栅结构的所述控制栅极施加第二电压，以使所述电流在所解耦的所述区域之间的所述衬底中流动，以有效地利用从所述电流注入并通过所述第二绝缘材料层进入所述浮栅中的电子为所述浮栅充电，所述浮栅的所述电荷与写入所述两用半导体的所述至少一个位值相对应。
5.根据权利要求1所述的方法，还包括通过以下读取由所述两用半导体器件存储的至少一个位值：
向经由所解耦的所述区域中的一个区域提供的所述数据存储访问端子中的一个数据存储访问端子施加第一电压，以使所述电流在所解耦的所述区域之间的衬底中流动；
向所述浮栅结构的所述控制栅极施加第二电压，以使所述电流在所解耦的所述区域之间的衬底中流动；
确定在所解耦的所述区域之间流动的电流量；和
基于在所解耦的所述区域之间流动的所述电流量，确定由所述两用半导体器件存储的所述至少一个位值。
6.根据权利要求5所述的方法，其中：
所述两用半导体器件被选择性地配置为单级单元(SLC)存储器器件，并且所述电流量指示由所述两用半导体器件存储的一个二进制位值；或者
所述两用半导体器件被选择性地配置为多级单元(MLC)存储器器件，并且所述电流量指示由所述两用半导体器件存储的多个位值。
7.根据权利要求1所述的方法，还包括通过以下擦除由所述两用半导体器件存储的数据：
向所述浮栅结构的所述控制栅极施加第一电压，所述浮栅结构的所述浮栅具有与由所述两用半导体存储的所述数据相对应的电子电荷；和
向经由所解耦的所述区域中的一个区域提供的所述数据存储访问端子中的一个数据存储访问端子施加第二电压，以通过使所述电子从浮栅隧穿并通过所述第二绝缘材料层到所述衬底或所述数据存储访问端子来使所述浮栅放电，所述第二电压高于所述第一电压。
8.根据权利要求1所述的方法，其中多个两用半导体器件包括所述两用半导体器件，所述多个两用半导体各自包括具有相同掺杂类型的相应区域，并且所述方法还包括：
选择性地耦合所述多个两用半导体器件的相应区域以生成作为由所述多个两用半导体器件形成的太阳能阵列的功率；或者
选择性地解耦所述多个两用半导体器件的所述相应区域，以使得能够对由所述多个两用半导体器件形成的存储器阵列进行数据存储访问。
9.一种两用半导体器件，包括：
衬底，所述衬底包括具有相同掺杂类型的第一区域和第二区域以及具有不同掺杂类型的阱；
开关器件，耦合在所述第一区域和所述第二区域之间，所述开关器件被配置为选择性地将所述第一区域连接到所述第二区域以生成功率，并且将所述第一区域从所述第二区域断开连接以使得能够存储至少一个位值；和
浮栅结构，设置在所述阱的至少一部分之上，所述浮栅结构被配置为存储与所述至少一个位值相对应的电荷，所述浮栅结构包括：
第一绝缘材料层，设置在所述阱的所述至少一部分之上并且被配置为允许使隧道电子进入或离开所述浮栅结构；
浮栅，设置在所述第一绝缘材料层之上，并且被配置为在通过所述第一绝缘材料层与所述阱绝缘的同时、基于进入或离开所述浮栅结构的所述隧道电子，存储与所述至少一个位值相对应的所述电荷；
第二绝缘材料层，设置在所述浮栅结构的所述浮栅之上；和
控制栅极，设置在所述浮栅之上并且通过所述第二绝缘材料层与所述浮栅绝缘，所述控制栅极被配置为控制所述电子的隧穿以对所述浮栅结构进行充电或放电。
10.根据权利要求9所述的两用半导体器件，其中所述阱与所述第一区域或所述第二区域中的至少一个区域之间的PN结被光学暴露以使得能够接收光。
11.根据权利要求9所述的两用半导体器件，其中所述阱与所述第一区域和所述第二区域两者之间的PN结被光学暴露以使得能够接收光。
12.根据权利要求9所述的两用半导体器件，还包括：
所述阱上的第一触点和所述第一区域或所述第二区域中的一个区域上的第二触点；和
开关器件，耦合在所述两用半导体器件的功率输出节点与所述第一触点或所述第二触点中的一个触点之间，所述开关器件被配置为将所述两用半导体器件的所述功率输出节点选择性地连接至所述负载，以使所述负载能够接收由所述两用半导体器件生成的所述功率。
13.根据权利要求9所述的两用半导体器件，还包括：
第一开关器件，耦合在所述第一区域和第一电压源之间，所述第一开关器件被配置为选择性地将所述第一区域连接到所述第一电压源，以使得能够擦除所述至少一个位值；或者
第二开关元件，耦合在所述第二区域和第二电压源之间，所述第二开关器件被配置为选择性地将所述第二区域连接到所述第二电压源，以使得能够写入或读取所述至少一个位值。
14.根据权利要求9所述的两用半导体器件，还包括：
字线，耦合到所述浮栅结构的所述控制栅极，所述字线被配置为选择性地向所述控制栅极施加电压，以使得能够写入、读取或擦除所述至少一个位值；
源极线，耦合到所述第一区域，所述源极线被配置为选择性地向所述第一区域施加第二电压以使得能够擦除所述至少一个位值；和
位线，耦合到所述第二区域，所述位线被配置为向所述第二区域选择性地施加第三电压，以使得能够写入或读取所述至少一个位值。
15.根据权利要求9所述的两用半导体器件，其中：
所述第一区域和所述第二区域的所述相同掺杂类型为n型掺杂，并且所述阱的所述不同掺杂类型为p型掺杂，或者
所述第一区域和所述第二区域的所述相同掺杂类型为p型掺杂，并且所述阱的所述不同掺杂类型是n型掺杂。
16.根据权利要求9所述的两用半导体器件，其中：
当耦合在所述第一区域和所述第二区域之间的开关器件将所述第一区域电连接到所述第二区域时，所述两用半导体器件选择性地可配置为光电二极管；和
当耦合在所述第一区域和所述第二区域之间的所述开关器件断开并且所述第一区域从所述第二区域断开连接时，所述两用半导体器件可配置为存储器单元。
17.一种太阳能和数据存储系统，包括：
多个两用半导体器件，所述两用半导体器件中的至少一些两用半导体器件利用以下被实现：
衬底，所述衬底包括具有相同掺杂类型的第一区域和第二区域以及具有不同掺杂类型的阱；
开关器件，耦合在所述第一区域和所述第二区域之间，所述开关器件被配置为选择性地将所述第一区域连接到所述第二区域以生成功率，并且使所述第一区域从所述第二区域断开连接以使得能够存储至少一个位值；和
浮栅结构，设置在所述阱的至少一部分之上，并且具有被配置为在通过相应绝缘材料层与所述阱和所述浮栅结构的控制栅极绝缘的同时存储与所述至少一个位值相对应的电荷的浮栅；
配置控制器，被实现以：
选择性地耦合具有所述相同掺杂类型的所述区域，以用于利用所耦合的所述区域和所述阱形成PN结，所述两用半导体器件通过所述PN结生成功率；和
选择性地解耦具有所述相同掺杂类型的所述区域，以经由具有所述相同掺杂类型的所解耦的所述区域提供相应数据存储访问端子，以使得能够写入或读取数据的至少一位。
18.根据权利要求17所述的太阳能和数据存储系统，其中所述多个两用半导体中的至少一些两用半导体利用在所述阱与所述第一区域或所述第二区域中的至少一个区域之间的PN结而被实现，所述PN结被光学暴露以使得能够接收光。
19.根据权利要求17所述的太阳能和数据存储系统，其中所述多个两用半导体中的至少一些两用半导体利用以下被实现：
字线，耦合到所述浮栅结构的所述控制栅极，所述字线被配置为选择性地向所述控制栅极施加电压，以使得能够写入、读取或擦除所述至少一个位值；
源极线，耦合到所述第一区域，所述源极线被配置为选择性地向所述第一区域施加第二电压，以使得能够擦除所述至少一个位值；和
位线，耦合到所述第二区域，所述位线被配置为向所述第二区域选择性地施加第三电压，以使得能够写入或读取所述至少一个位值。
20.根据权利要求17所述的太阳能和数据存储系统，其中：
当耦合在所述第一区域和所述第二区域之间的所述开关器件将所述第一区域电连接到所述第二区域时，所述多个两用半导体中的至少一些两用半导体可选择性地被配置为光伏单元；和
当耦合在所述第一区域和所述第二区域之间的所述开关器件断开并且第一区域从所述第二区域断开连接时，所述多个两用半导体中的至少一些两用半导体可选择性地被配置为存储器单元。
CN202010108971.3A 2019-02-21 2020-02-21 用于太阳能和数据存储的两用半导体器件 Pending CN111599804A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962808703P 2019-02-21 2019-02-21
US62/808,703 2019-02-21
US16/796,680 US11101389B2 (en) 2019-02-21 2020-02-20 Dual-use semiconductor device for solar power and data storage
US16/796,680 2020-02-20

Publications (1)

Publication Number Publication Date
CN111599804A true CN111599804A (zh) 2020-08-28

Family

ID=69726449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010108971.3A Pending CN111599804A (zh) 2019-02-21 2020-02-21 用于太阳能和数据存储的两用半导体器件

Country Status (3)

Country Link
US (1) US11101389B2 (zh)
EP (1) EP3699960B1 (zh)
CN (1) CN111599804A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895877A (ja) 1981-12-01 1983-06-07 Semiconductor Res Found 半導体光電変換装置
US8822815B2 (en) 2008-11-04 2014-09-02 Northrop Grumman Systems Corporation Photovoltaic silicon solar cells
US9991458B2 (en) * 2012-05-21 2018-06-05 Ramot At Tel-Aviv University Ltd. Nanoshell, method of fabricating same and uses thereof
CN104157658B (zh) 2014-04-09 2017-05-10 苏州东微半导体有限公司 一种半导体感光单元及其半导体感光单元阵列

Also Published As

Publication number Publication date
US20200274005A1 (en) 2020-08-27
US11101389B2 (en) 2021-08-24
EP3699960B1 (en) 2022-11-02
EP3699960A1 (en) 2020-08-26

Similar Documents

Publication Publication Date Title
US7436205B2 (en) Semiconductor device reducing power consumption in standby mode
CN1389874B (zh) 使用非易失性单元的单个单元可编程切换器
US6034893A (en) Non-volatile memory cell having dual avalanche injection elements
CN204791989U (zh) 耐高电压的字线驱动器和包含该字线驱动器的存储器及其系统
US8482980B2 (en) Memory array and method of operating the same
US9007838B2 (en) Semiconductor integrated circuit having a permanently conductive non-volatile memory element
US20040207025A1 (en) Data processor
US7633801B2 (en) Memory in logic cell
CN104299646B (zh) 基于标准工艺的超低功耗非易失性存储器
US8913356B2 (en) Composite electronic circuit assembly
EP3699960B1 (en) Dual-use semiconductor device for solar power and data storage
CN113990376A (zh) 一种高可靠Sense-Switch型pFLASH开关单元及阵列结构
CN104112472B (zh) 兼容标准cmos工艺的超低功耗差分结构非易失性存储器
CN206340344U (zh) 一种选通开关电路及包含该电路的存储器
US20170069386A1 (en) Nonvolatile memory device and method of programming the same
CN103928053B (zh) 低功耗单栅非挥发性存储器
CN114005477B (zh) 一种高可靠共浮栅型Flash存内计算器件及阵列结构
CN101359507B (zh) 基于低压工艺的非挥发性存储器单元及阵列和操作方法
US9812948B2 (en) Dynamic brown-out threshold voltage for power control
US6646925B2 (en) Method and system for discharging the bit lines of a memory cell array after erase operation
CN111931923A (zh) 近存储器运算系统
CN1389875A (zh) 总线及i/o焊垫的可程序化为四个状态的内联机元件
CN208226981U (zh) 一种nmos管保护电路及其芯片
CN111900172B (zh) 多次可编程存储单元及存储装置
CN103093820B (zh) 整合有闪存和eeprom的存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination