CN111596191B - 晶闸管关断时间的测定方法及测定装置 - Google Patents
晶闸管关断时间的测定方法及测定装置 Download PDFInfo
- Publication number
- CN111596191B CN111596191B CN202010663426.0A CN202010663426A CN111596191B CN 111596191 B CN111596191 B CN 111596191B CN 202010663426 A CN202010663426 A CN 202010663426A CN 111596191 B CN111596191 B CN 111596191B
- Authority
- CN
- China
- Prior art keywords
- thyristor
- time
- voltage
- potential
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/263—Circuits therefor for testing thyristors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/60—Arrangements for transfer of electric power between AC networks or generators via a high voltage DC link [HVCD]
Abstract
本发明提供了一种晶闸管关断时间的测定方法及测定装置,在dVD/dt<(dVD/dt)临界的情况下,在测试装置中操作被测器件;初始化关断延迟时间Toff;在晶闸管处于第一电位时,触发所述被测器件,对应于在重新施加正向电压二极管期间触发其传导模式;计入由于施加到MOSFET栅极的脉冲宽度的增加而自动增加的Toff,并且每次都检查晶闸管的行为状态;若晶闸管处于第二电位时,则针对在测量过程算法开始时固定的期望操作条件计算被测器件的tq值,其中,在多个阶段循环中重复测量被测件的tq参数,且能够较快地确定高频情况下运行的晶闸管的限制因素,进而对高压直流电力系统和换向器中使用的晶闸管的老化情况进行预测,从而提高工业设备的使用可靠性和提高晶闸管关断时间的应用范围。
Description
技术领域
本发明涉及测定装置技术领域,特别涉及一种晶闸管关断时间的测定方法及测定装置。
背景技术
硅晶闸管广泛应用于如高压直流(HVDC)电力系统等大功率系统。这些高压直流电力系统由于易受雷击或短路的影响,面临着很高的故障风险。由于晶闸管对雷击引起的浪涌具有鲁棒性,因此它是高压直流电力系统和换向器中最适合使用的元件之一。然而,在较高开关频率下运行的晶闸管的限制因素之一是其电路换相关断时间tq,定义为从过零电流瞬间(反向恢复电流开始流动)到正向阻断电压可以在晶闸管上重新施加而无需接通的瞬间之间的时间。在所有硬开关电源电路以及工作频率超过几千赫兹的电路中,必须了解关断时间。关断时间tq参数是在较高开关频率下应用晶闸管时的一个限制因素。
因此,准确测量tq及其随运行条件的变化仍是晶闸管换流器在高开关频率下运行的关键任务,在相关技术下,晶闸管关断时间仅在一些商业晶闸管的数据表中提供,导致晶闸管关断时间的应用范围较窄。
发明内容
本发明的目的在于提供一种晶闸管关断时间的测定方法及测定装置,解决现有技术中晶闸管关断时间的应用范围较窄的问题。
为解决上述技术问题,本发明采用如下技术方案:
根据本发明的一个方面,本发明提供一种晶闸管关断时间的测定方法,包括:在dVD/dt<(dVD/dt)临界的情况下,在测试装置中操作被测器件;初始化关断延迟时间Toff;在晶闸管处于第一电位时,触发所述被测器件,对应于在重新施加正向电压二极管期间触发其传导模式;计入由于施加到MOSFET栅极的脉冲宽度的增加而自动增加的Toff,并且每次都检查晶闸管的行为状态;若晶闸管处于第二电位时,则针对在测量过程算法开始时固定的期望操作条件计算被测器件的tq值。
根据本公开的一方面,提供了一种晶闸管关断时间的测定装置,包括:操作模块,用于在dVD/dt<(dVD/dt)临界的情况下,在测试装置中操作被测器件;初始化模块,用于初始化关断延迟时间Toff;触发模块,用于在晶闸管处于第一电位时,触发所述被测器件,对应于在重新施加正向电压二极管期间触发其传导模式;检查模块,用于计入由于施加到MOSFET栅极的脉冲宽度的增加而自动增加的Toff,并且每次都检查晶闸管的行为状态;计算模型,用于若晶闸管处于第二电位时,则针对在测量过程算法开始时固定的期望操作条件计算被测器件的tq值。
根据本公开的一方面,提供了一种计算机可读程序介质,其存储有计算机程序指令,当所述计算机程序指令被计算机执行时,使计算机执行根据上述的方法。
根据本公开的一方面,提供了一种电子装置,包括:处理器;存储器,所述存储器上存储有计算机可读指令,所述计算机可读指令被所述处理器执行时,实现上述的方法。
由上述技术方案可知,本发明实施例至少具有如下优点和积极效果:
在本发明的一些实施例所提供的技术方案中,在dVD/dt<(dVD/dt)临界的情况下,在测试装置中操作被测器件;初始化关断延迟时间Toff;在晶闸管处于第一电位时,触发所述被测器件,对应于在重新施加正向电压二极管期间触发其传导模式;计入由于施加到MOSFET栅极的脉冲宽度的增加而自动增加的Toff,并且每次都检查晶闸管的行为状态;若晶闸管处于第二电位时,则针对在测量过程算法开始时固定的期望操作条件计算被测器件的tq值,其中,在多个阶段循环中重复测量被测件的tq参数,且能够较快地确定高频情况下运行的晶闸管的限制因素,进而对高压直流电力系统和换向器中使用的晶闸管的老化情况进行预测,从而提高工业设备的使用可靠性和提高晶闸管关断时间的应用范围。
附图说明
图1是根据一示例性实施例示出的一种晶闸管关断时间的测定方法的流程图。
图2是根据一示例性实施例示出的晶闸管设计参数提取方法的基本流程图。
图3是根据一示例性实施例示出的晶闸管在A和B行为下的三个瞬态期间的电流和电压的典型波形。
图4是根据一示例性实施例示出的晶闸管tq参数精确测量的实验电路原理图
图5是根据一示例性实施例示出的IGBT、MOSFET和晶闸管栅极的实验控制信号时序图
图6是根据一示例性实施例示出的一种晶闸管关断时间的测定装置框图。
图7是根据一示例性实施例示出的一种电子装置的硬件图。
图8是根据一示例性实施例示出的一种晶闸管关断时间的测定方法的计算机可读存储介质。
具体实施方式
体现本发明特征与优点的典型实施方式将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施方式上具有各种的变化,其皆不脱离本发明的范围,且其中的说明及图示在本质上是当作说明之用,而非用以限制本发明。
硅晶闸管广泛应用于如高压直流(HVDC)电力系统等大功率系统。这些高压直流电力系统由于易受雷击或短路的影响,面临着很高的故障风险。由于晶闸管对雷击引起的浪涌具有鲁棒性,因此它是高压直流电力系统和换向器中最适合使用的元件之一。然而,在较高开关频率下运行的晶闸管的限制因素之一是其电路换相关断时间tq,定义为从过零电流瞬间(反向恢复电流开始流动)到正向阻断电压可以在晶闸管上重新施加而无需接通的瞬间之间的时间。在所有硬开关电源电路以及工作频率超过几千赫兹的电路中,必须了解关断时间。关断时间tq参数是在较高开关频率下应用晶闸管时的一个限制因素。
因此,准确测量tq及其随运行条件的变化仍是晶闸管换流器在高开关频率下运行的关键任务。
本发明设计并建立了一种高精度测量该参数的测试电路。由于测试电路的特殊性,未来可基于半导体器件的物理结构和相关模拟研究进行正向电流IF、反向施加电压VR、正向施加电压斜率dVd/dt以及工作温度To等电气和物理约束对晶闸管tq参数的影响分析。
tq值仅在一些商业晶闸管的数据表中提供,适用于某些操作条件,甚至仅在室温和125℃下给出,未提供有关其他测量条件的进一步信息。此外,商用晶闸管的tq测量程序也未被提出。
根据本公开的一个实施例,提供了一种晶闸管关断时间的测定方法,如图1和图2所示,该晶闸管关断时间的测定方法,包括:
步骤S110、在dVD/dt<(dVD/dt)临界的情况下,在测试装置中操作被测器件;
步骤S120、初始化关断延迟时间Toff;
步骤S130、在晶闸管处于第一电位时,触发所述被测器件,对应于在重新施加正向电压二极管期间触发其传导模式;
步骤S140、计入由于施加到MOSFET栅极的脉冲宽度的增加而自动增加的Toff,并且每次都检查晶闸管的行为状态;
步骤S150、若晶闸管处于第二电位时,则针对在测量过程算法开始时固定的期望操作条件计算被测器件的tq值。
在本发明的一些实施例中,基于前述方案,在dVD/dt<(dVD/dt)临界的情况下,在测试装置中操作被测器件;初始化关断延迟时间Toff;在晶闸管处于第一电位时,触发所述被测器件,对应于在重新施加正向电压二极管期间触发其传导模式;计入由于施加到MOSFET栅极的脉冲宽度的增加而自动增加的Toff,并且每次都检查晶闸管的行为状态;若晶闸管处于第二电位时,则针对在测量过程算法开始时固定的期望操作条件计算被测器件的tq值,其中,在多个阶段循环中重复测量被测件的tq参数,且能够较快地确定高频情况下运行的晶闸管的限制因素,进而对高压直流电力系统和换向器中使用的晶闸管的老化情况进行预测,从而提高工业设备的使用可靠性和提高晶闸管关断时间的应用范围。
另外,可大大增强功率半导体器件和相关设计参数的准确模型的可用性,更好的实现综合电力系统设计中预测其电气行为的精确仿真的目标。
下面对这些步骤进行详细描述。
如图1至图3所示,在步骤S110中,在dVD/dt<(dVD/dt)临界的情况下,在测试装置中操作被测器件;
在dVD/dt<(dVD/dt)临界的情况下,被测器件处于良好状态,以便于激发其状态,通过测试装置操作被测器件,从而调整被测器件的电位状态,进而在在多个阶段循环中重复测量被测件的tq参数。
另外,所述测试装置包括两个直流电压源和一个直流电流源,施加开关单元操作的主要条件;绝缘栅双极晶体管、晶体管、PIN二极管和MOSFET晶体管也与被测器件一起用作测试电路中的开关。
通过两个直流电压源和一个直流电流源改变所述测试装置的工作状态,以便于调整被测器件的电位状态。
为了准确测量晶闸管的tq,设计并搭建了测试装置。测试装置的电路如图4和图5所示。所建立的测试装置包括两个直流电压源和一个直流电流源,施加开关单元操作的主要条件(VR、IF)。绝缘栅双极晶体管(IGBT)晶体管、PIN二极管和MOSFET晶体管也与被测器件一起用作测试电路中的开关。被测器件的导通和关断瞬态行为主要由MOSFET晶体管控制。为了获得准确测量tq所需的晶闸管关断,选择快速MOSFET晶体管(IRF740)作为控制开关。由于开关单元包括受控开关,因此开关驱动电路的特性对于控制被测器件的dVD/dt的开关速度非常重要。设计了三个同步脉冲的驱动电路。这三个脉冲被施加到IGBT晶体管、MOSFET晶体管和被测器件的栅极上。
所述被测器件的导通和关断瞬态行为主要由MOSFET晶体管控制;该晶闸管关断时间的测定方法还包括:通过快速MOSFET晶体管作为控制开关,以测量所述被测器件所需的晶闸管关断的tq值,从而提高所述被测器件所需的晶闸管关断的tq的测量效率和准确性,而快速MOSFET晶体管作为控制开关保证所述被测器件的使用安全性。
所述直流电压源上设置有一个并联电阻,以限制所述晶闸管的自加热。其中,为了从实验的角度测量可控温度下晶闸管的tq参数,有必要通过极低的重复操作来限制晶闸管的自加热。
所述晶闸管关断时间的测定方法,其特征在于,还包括:在多个阶段循环中重复测量被测件的tq参数;首先,由驱动电路发送的第一脉冲使被测器件导通,该被测器件在关闭自由转动二极管后最初被正向偏置;当第二个脉冲被施加到MOSFET晶体管栅极时,将直流电压源连接到晶闸管上,使得突然的反向偏压切断其IF正向电流,总电流流过MOSFET晶体管,在晶闸管反向偏压开始时,有一个快速上升的反向电流脉冲达到峰值并衰减,被测器件的导通模式暂时停止;在最后一步中,正向电压以斜坡速率重新施加在被测器件上,通过在MOSFET晶体管上并联添加电容来控制。
具体的,在三阶段循环中重复测量被测件的tq参数。首先,由驱动电路发送的触发脉冲使被测器件导通,该被测器件在关闭自由转动二极管后最初被正向偏置。因此,通过晶闸管建立中频正向电流,并在其端子上获得正向压降VTM。当第二个脉冲被施加到MOSFET晶体管栅极时,第二阶段开始,在一个时隙期间触发以影响其传导模式。这个动作将直流电压源VR连接到晶闸管上,使得突然的反向偏压切断其IF正向电流,总电流流过MOSFET晶体管。在晶闸管反向偏压开始时,有一个快速上升的反向电流脉冲达到峰值并衰减,被测器件的导通模式暂时停止。这种反向电流是由于在晶闸管导通阶段,储存在晶闸管轻掺杂区的电荷的复合和抽空造成的。在最后一步中,正向电压以斜坡速率dVD/dt重新施加在被测器件上,通过在MOSFET晶体管上并联添加电容来控制。当MOSFET晶体管被关断时,这个阶段就开始了。
所述晶闸管关断时间的测定方法,其特征在于,还包括:基于所述第一电位和所述第二电位区分晶闸管的两种电位行为,具体的,所述第一电位为B电位,所述第二电位为A电位。
用A、B两种行为状态区分晶闸管的两种电位行为。对于A和B行为,从正向电流在反向偏压开始附近穿过零值的瞬间到晶闸管上的电压变为正值的瞬间,计算时间流逝。对于B行为状态,当晶闸管上正向重新施加的电压VD为正时,晶闸管导通过程被触发;然而,在相同的操作条件下,除了较大的Toff外,晶闸管保持关闭状态,如A行为状态所示。关断时间tq被确定为通过逐渐增加到时间的第一个变化从B检测到A行为状态的最大时间。
在步骤S120中,初始化关断延迟时间Toff;在步骤S130中,在晶闸管处于第一电位时,触发所述被测器件,对应于在重新施加正向电压二极管期间触发其传导模式。
其中,B行为状态对被测器件有效,对应于在重新施加正向电压VD二极管期间触发其传导模式。
在步骤S130中,计入由于施加到MOSFET栅极的脉冲宽度的增加而自动增加的Toff,并且每次都检查晶闸管的行为状态。
计入由于施加到MOSFET栅极的脉冲宽度的增加而自动增加的Toff,并且每次都检查组件的行为状态。一旦首次获得晶闸管的A行为状态,则针对在测量过程算法开始时固定的期望操作条件(VR、IF、To、dVD/dt)计算被测器件的tq值。
在步骤S140中,若晶闸管处于第二电位时,则针对在测量过程算法开始时固定的期望操作条件计算被测器件的tq值。
用A、B两种行为状态区分晶闸管的两种电位行为。对于A和B行为,从正向电流在反向偏压开始附近穿过零值的瞬间到晶闸管上的电压变为正值的瞬间,计算时间流逝。对于B行为状态,当晶闸管上正向重新施加的电压VD为正时,晶闸管导通过程被触发;然而,在相同的操作条件下,除了较大的Toff外,晶闸管保持关闭状态,如A行为状态所示。关断时间tq被确定为通过逐渐增加到时间的第一个变化从B检测到A行为状态的最大时间。
在本发明的一些实施例所提供的技术方案中,在dVD/dt<(dVD/dt)临界的情况下,在测试装置中操作被测器件;初始化关断延迟时间Toff;在晶闸管处于第一电位时,触发所述被测器件,对应于在重新施加正向电压二极管期间触发其传导模式;计入由于施加到MOSFET栅极的脉冲宽度的增加而自动增加的Toff,并且每次都检查晶闸管的行为状态;若晶闸管处于第二电位时,则针对在测量过程算法开始时固定的期望操作条件计算被测器件的tq值,其中,在多个阶段循环中重复测量被测件的tq参数,且能够较快地确定高频情况下运行的晶闸管的限制因素,进而对高压直流电力系统和换向器中使用的晶闸管的老化情况进行预测,从而提高工业设备的使用可靠性和提高晶闸管关断时间的应用范围。
另外,本发明在三阶段循环中重复测量被测件的tq参数,测试效率高,测量精度高,能达到工业使用的要求。能很快确定高频情况下运行的晶闸管的限制因素,进而对高压直流电力系统和换向器中使用的晶闸管的老化情况进行预测,从而提高工业设备的使用可靠性,并及时更换可能损坏的元件。
本发明设计并建立了一种高精度测量该参数的测试电路。由于测试电路的特殊性,未来可基于半导体器件的物理结构和相关模拟研究进行正向电流IF、反向施加电压VR、正向施加电压斜率dVd/dt以及工作温度To等电气和物理约束对晶闸管tq参数的影响分析。
本发明解决了tq值仅在一些商业晶闸管的数据表中提供,适用于某些操作条件,甚至仅在室温和125℃下给出,未提供有关其他测量条件的进一步信息的问题。此外,商用晶闸管的tq测量程序也未被提出。本发明开发了一种新的方法来实现对关断时间tq的高精度测量,可对比晶闸管外部电路施加的主要工作条件,利用数值器件模拟分析tq参数及其对主要工作条件的依赖性,有效填补了技术空白。
上列详细说明是针对本发明可行实施例的具体说明,该实施例并非用以限制本发明的专利范围,凡未脱离本发明所为的等效实施或变更,均应包含于本案的专利范围中。
如图6所示,在一个实施例中,所述晶闸管关断时间的测定装置200还包括:
操作模块210,用于在dVD/dt<(dVD/dt)临界的情况下,在测试装置中操作被测器件;
初始化模块220,用于初始化关断延迟时间Toff;
触发模块230,用于在晶闸管处于第一电位时,触发所述被测器件,对应于在重新施加正向电压二极管期间触发其传导模式;
检查模块240,用于计入由于施加到MOSFET栅极的脉冲宽度的增加而自动增加的Toff,并且每次都检查晶闸管的行为状态;
计算模型250,用于若晶闸管处于第二电位时,则针对在测量过程算法开始时固定的期望操作条件计算被测器件的tq值。
下面参照图7来描述根据本发明的这种实施方式的电子设备40。图7显示的电子设备40仅仅是一个示例,不应对本发明实施例的功能和使用范围带来任何限制。
如图7所示,电子设备40以通用计算设备的形式表现。电子设备40的组件可以包括但不限于:上述至少一个处理单元41、上述至少一个存储单元42、连接不同系统组件(包括存储单元42和处理单元41)的总线43。
其中,所述存储单元存储有程序代码,所述程序代码可以被所述处理单元41执行,使得所述处理单元41执行本说明书上述“实施例方法”部分中描述的根据本发明各种示例性实施方式的步骤。
存储单元42可以包括易失性存储单元形式的可读介质,例如随机存取存储单元(RAM)421和/或高速缓存存储单元422,还可以进一步包括只读存储单元(ROM)423。
存储单元42还可以包括具有一组(至少一个)程序模块425的程序/实用工具424,这样的程序模块425包括但不限于:操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线43可以为表示几类总线结构中的一种或多种,包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备40也可以与一个或多个外部设备(例如键盘、指向设备、蓝牙设备等)通信,还可与一个或者多个使得用户能与该电子设备40交互的设备通信,和/或与使得该电子设备40能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口45进行。并且,电子设备40还可以通过网络适配器46与一个或者多个网络(例如局域网(LAN),广域网(WAN)和/或公共网络,例如因特网)通信。如图7所示,网络适配器46通过总线43与电子设备40的其它模块通信。应当明白,尽管图中未示出,可以结合电子设备40使用其它硬件和/或软件模块,包括但不限于:微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施方式的描述,本领域的技术人员易于理解,这里描述的示例实施方式可以通过软件实现,也可以通过软件结合必要的硬件的方式来实现。因此,根据本公开实施方式的技术方案可以以软件产品的形式体现出来,该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM,U盘,移动硬盘等)中或网络上,包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。
根据本公开一个实施例,还提供了一种计算机可读存储介质,其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中,本发明的各个方面还可以实现为一种程序产品的形式,其包括程序代码,当所述程序产品在终端设备上运行时,所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
参考图8所示,描述了根据本发明的实施方式的用于实现上述方法的程序产品50,其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码,并可以在终端设备,例如个人电脑上运行。然而,本发明的程序产品不限于此,在本文件中,可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了可读程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质,该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于无线、有线、光缆、RF等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码,所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中,远程计算设备可以通过任意种类的网络,包括局域网(LAN)或广域网(WAN),连接到用户计算设备,或者,可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
此外,上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明,而不是限制目的。易于理解,上述附图所示的处理并不表明或限制这些处理的时间顺序。另外,也易于理解,这些处理可以是例如在多个模块中同步或异步执行的。
应当理解的是,本发明并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围执行各种修改和改变。本发明的范围仅由所附的权利要求来限。
Claims (7)
1.一种晶闸管关断时间的测定方法,其特征在于,包括:
在dVD/dt<(dVD/dt)临界的情况下,在测试装置中操作晶闸管;正向施加电压斜率dVD/dt;
初始化关断延迟时间Toff;
在晶闸管处于第一电位时,触发所述晶闸管,对应于在重新施加正向电压二极管期间触发其传导模式;
计入由于施加到MOSFET栅极的脉冲宽度的增加而自动增加的Toff,并且每次都检查晶闸管的行为状态;
若晶闸管处于第二电位时,则针对在测量过程算法开始时固定的期望操作条件计算晶闸管的tq值,其中,用A、B两种行为状态区分晶闸管的两种电位行为,对于A和B行为,从正向电流在反向偏压开始附近穿过零值的瞬间到晶闸管上的电压变为正值的瞬间,计算时间流逝,对于B行为状态,当晶闸管上正向重新施加的电压VD为正时,晶闸管导通过程被触发;然而,在相同的操作条件下,除了较大的Toff外,晶闸管保持关闭状态,为A行为状态,关断时间tq被确定为通过逐渐增加到时间的第一个变化从B检测到A行为状态的最大时间,所述测试装置包括两个直流电压源和一个直流电流源,施加开关单元操作的条件;绝缘栅双极晶体管、PIN二极管和MOSFET晶体管也与晶闸管一起用作测试电路中的开关。
2.如权利要求1所述的晶闸管关断时间的测定方法,其特征在于,所述直流电压源上设置有一个并联电阻,以限制所述晶闸管的自加热。
3.如权利要求1所述的晶闸管关断时间的测定方法,其特征在于,还包括:
在多个阶段循环中重复测量晶闸管的tq参数;首先,由驱动电路发送的第一脉冲使晶闸管导通,该晶闸管在关闭自由转动二极管后最初被正向偏置;当第二个脉冲被施加到MOSFET晶体管栅极时,将直流电压源连接到晶闸管上,使得突然的反向偏压切断其IF正向电流,总电流流过MOSFET晶体管,在晶闸管反向偏压开始时,有一个快速上升的反向电流脉冲达到峰值并衰减,晶闸管的导通模式暂时停止;在最后一步中,正向电压以斜坡速率重新施加在晶闸管上,通过在MOSFET晶体管上并联添加电容来控制。
4.如权利要求1所述的晶闸管关断时间的测定方法,其特征在于,还包括:
基于所述第一电位和所述第二电位区分晶闸管的两种电位行为。
5.一种晶闸管关断时间的测定装置,其特征在于,包括:
操作模块,用于在dVD/dt<(dVD/dt)临界的情况下,在测试装置中操作晶闸管;正向施加电压斜率dVD/dt;
初始化模块,用于初始化关断延迟时间Toff;
触发模块,用于在晶闸管处于第一电位时,触发所述晶闸管,对应于在重新施加正向电压二极管期间触发其传导模式;
检查模块,用于计入由于施加到MOSFET栅极的脉冲宽度的增加而自动增加的Toff,并且每次都检查晶闸管的行为状态;
计算模型,用于若晶闸管处于第二电位时,则针对在测量过程算法开始时固定的期望操作条件计算晶闸管的tq值,其中,用A、B两种行为状态区分晶闸管的两种电位行为,对于A和B行为,从正向电流在反向偏压开始附近穿过零值的瞬间到晶闸管上的电压变为正值的瞬间,计算时间流逝,对于B行为状态,当晶闸管上正向重新施加的电压VD为正时,晶闸管导通过程被触发;然而,在相同的操作条件下,除了较大的Toff外,晶闸管保持关闭状态,为A行为状态,关断时间tq被确定为通过逐渐增加到时间的第一个变化从B检测到A行为状态的最大时间,所述测试装置包括两个直流电压源和一个直流电流源,施加开关单元操作的条件;绝缘栅双极晶体管、PIN二极管和MOSFET晶体管也与晶闸管一起用作测试电路中的开关。
6.一种计算机可读程序介质,其特征在于,其存储有计算机程序指令,当所述计算机程序指令被计算机执行时,使计算机执行根据权利要求1至4中任一项所述的方法。
7.一种电子装置,其特征在于,包括:
处理器;
存储器,所述存储器上存储有计算机可读指令,所述计算机可读指令被所述处理器执行时,实现如权利要求1至4任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010663426.0A CN111596191B (zh) | 2020-07-10 | 2020-07-10 | 晶闸管关断时间的测定方法及测定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010663426.0A CN111596191B (zh) | 2020-07-10 | 2020-07-10 | 晶闸管关断时间的测定方法及测定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111596191A CN111596191A (zh) | 2020-08-28 |
CN111596191B true CN111596191B (zh) | 2023-06-20 |
Family
ID=72179658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010663426.0A Active CN111596191B (zh) | 2020-07-10 | 2020-07-10 | 晶闸管关断时间的测定方法及测定装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111596191B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113495204B (zh) * | 2021-06-03 | 2023-04-11 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种小功率管开关时间测试系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106646181A (zh) * | 2016-11-24 | 2017-05-10 | 瑞能半导体有限公司 | 晶闸管测试电路和测试方法 |
CN106980077A (zh) * | 2016-01-18 | 2017-07-25 | 株洲南车时代电气股份有限公司 | 一种晶闸管串联配对测试电路及方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101551833B (zh) * | 2009-05-14 | 2012-03-07 | 南方电网科学研究院有限责任公司 | 基于电荷控制理论的晶闸管宽频电磁暂态过程的计算方法 |
US20120206122A1 (en) * | 2011-02-11 | 2012-08-16 | Timothy Alan Dhuyvetter | Constant off time boost converter |
JP6048725B2 (ja) * | 2012-07-27 | 2016-12-21 | 東芝ライテック株式会社 | 検出回路 |
RU191052U1 (ru) * | 2019-04-16 | 2019-07-22 | Акционерное общество "ПРОТОН-ЭЛЕКТРОТЕКС" | Установка для определения времени выключения тиристоров |
-
2020
- 2020-07-10 CN CN202010663426.0A patent/CN111596191B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106980077A (zh) * | 2016-01-18 | 2017-07-25 | 株洲南车时代电气股份有限公司 | 一种晶闸管串联配对测试电路及方法 |
CN106646181A (zh) * | 2016-11-24 | 2017-05-10 | 瑞能半导体有限公司 | 晶闸管测试电路和测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111596191A (zh) | 2020-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Sonnenfeld et al. | An agile accelerated aging, characterization and scenario simulation system for gate controlled power transistors | |
Roy et al. | Analytical estimation of turn on switching loss of SiC MOSFET and Schottky diode pair from datasheet parameters | |
US10605854B2 (en) | Method for estimating power system health | |
US20150061639A1 (en) | Dead-Time Selection In Power Converters | |
Bahl et al. | A generalized approach to determine the switching lifetime of a GaN FET | |
CN105022285B (zh) | 一种基于特性曲线嵌入的igbt开关暂态实时仿真系统 | |
CN111596191B (zh) | 晶闸管关断时间的测定方法及测定装置 | |
Peng et al. | Junction temperature estimation of IGBT module via a bond wires lift‐off independent parameter VgE‐np | |
Hanif et al. | Detection of gate oxide and channel degradation in SiC power MOSFETs using reflectometry | |
CN111418268A (zh) | 用于监测电路的装置和方法 | |
Xu et al. | A datasheet-based behavioral model of SiC MOSFET for power loss prediction in electromagnetic transient simulation | |
KR101531018B1 (ko) | 전력반도체소자의 불량 예측 방법 | |
Huang et al. | Short circuit detection and driving control with no blanking time for high voltage high power insulated gate bipolar transistors | |
Yu et al. | Degradation analysis of planar, symmetrical and asymmetrical trench SiC MOSFETs under repetitive short circuit impulses | |
Hiller et al. | Using the Zth (t)-power pulse measurement to detect a degradation in the module structure | |
CN113741673B (zh) | 一种应用于热插拔服务器的保护装置 | |
JP6457988B2 (ja) | 繰り返しインパルス電圧による部分放電計測システムおよび部分放電計測方法 | |
Salvo et al. | Switching Modeling of Power Devices Turn-Off in a SiC Mosfets-based Inverter Leg | |
CN110031740B (zh) | 半导体器件负载短路状态下导通冲击装置和冲击方法 | |
JP2013002871A (ja) | 繰り返しインパルス電圧による部分放電計測システムおよび部分放電計測方法 | |
Dastfan | A new macro-model for power diodes reverse recovery | |
US9000830B2 (en) | Method and apparatus for protecting transistors | |
CN110795900A (zh) | 一种智能毛刺设计电路 | |
KR101264346B1 (ko) | 계측장비를 위한 정밀 펄스형 전류원 | |
Hu et al. | Verification and application of an analytical switching loss model for a SiC MOSFET and schottky diode half-bridge |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |